TWI650967B - 乙太網路的連線方法及其乙太網路裝置 - Google Patents

乙太網路的連線方法及其乙太網路裝置 Download PDF

Info

Publication number
TWI650967B
TWI650967B TW106132581A TW106132581A TWI650967B TW I650967 B TWI650967 B TW I650967B TW 106132581 A TW106132581 A TW 106132581A TW 106132581 A TW106132581 A TW 106132581A TW I650967 B TWI650967 B TW I650967B
Authority
TW
Taiwan
Prior art keywords
connection mode
ethernet
ethernet device
packet
connection
Prior art date
Application number
TW106132581A
Other languages
English (en)
Other versions
TW201914238A (zh
Inventor
朱建銀
蔡佳佳
劉博偉
吳昌璉
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI650967B publication Critical patent/TWI650967B/zh
Publication of TW201914238A publication Critical patent/TW201914238A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/091—Parallel or block-wise CRC computation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
    • H04L1/0008—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length by supplementing frame payload, e.g. with padding bits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Small-Scale Networks (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本案提供一種乙太網路的連線方法及其乙太網路裝置。所述連線方法及乙太網路裝置，可應用於當網路線無法使用完整四對雙絞線時，調降為僅使用一對或兩對雙絞線進行資料傳送，並加入錯誤更正碼以減少冗餘頻寬。

Description

乙太網路的連線方法及其乙太網路裝置
本發明是有關於一種有線網路連線方法及其網路裝置，且特別是一種乙太網路(Ethernet)的連線方法及其乙太網路裝置。
一般而言，乙太網路是透過雙絞線(twist pair)來建立起連線。在1000Base-T的標準規範下，乙太網路是透過四對雙絞線，才可正常運作。舉例來說，請參閱圖1，圖1是習知1000Base-T標準規範下的乙太網路連線方法的示意圖。乙太網路1包括網路線11及透過該網路線11相連接的兩乙太網路裝置13a、13b，且該網路線11中的每一對雙絞線11a~11d的資料傳輸速率即為250Mbps，因此該四對雙絞線11a~11d的傳輸速率共合計便為1Gbps。然而，由於在傳統10Base-T或100Base-T的標準規範下，該乙太網路1僅需要用到其中的任兩對雙絞線，就可正常運作，所以在早期電信業者提供的既有佈線中，通常只有兩對雙絞線能夠傳送資料。
因此，當使用者欲使用支援傳輸速率為1Gbps以上的乙太網路裝置，來透過該既有佈線與另一端亦支援傳輸速率為1Gbps以上的乙太網路裝置進行連線時，由於該既有佈線中少了額外的兩對雙絞線，不符合1000Base-T的標準規範，所以造成此兩乙太網路裝置雖然具有支援傳輸速率為1Gbps以上的能力，但卻因為受限於能使用的雙絞線數不足，而無法連線或被迫降為100Base-T/ 10Base-T的標準來傳送資料，致使此兩乙太網路裝置的效能因而受到影響。
因此，本發明之一目的，在於提供一種乙太網路的連線方法及其乙太網路裝置。所述連線方法及乙太網路裝置，可應用於當一網路線中僅有一對或兩對雙絞線能夠傳送資料時，提供一種連線機制，以避免無法連線或被迫降為100Base-T/10Base-T的標準來傳送資料。
本發明實施例提供一種乙太網路的連線方法，適用於具有一實體層和一媒體存取控制層的一乙太網路裝置中，該連線方法包括：設定該乙太網路裝置操作於一第一連線模式或一第二連線模式。其中，第一連線模式係使用一網路線上的四對雙絞線，且第二連線模式則僅使用該網路線上的一對或兩對雙絞線，並且當該乙太網路裝置操作於第二連線模式時，加入一錯誤更正碼(error correcting code，ECC)機制至該乙太網路裝置的媒體存取控制層與實體層之間。
本發明實施例提供一種乙太網路裝置。所述乙太網路裝置透過一網路線與一遠端網路裝置進行連線，且其包含一第一收發器、一第二收發器及一控制器。第一收發器耦接於該網路線上的一第一對雙絞線，且第二收發器則耦接於該網路線上的一第二對雙絞線。控制器用以設定該乙太網路裝置操作於一第一連線模式或一第二連線模式。其中，第一連線模式係使用該網路線上的四對雙絞線，且第二連線模式則僅使用該網路線上的該第一對雙絞線及/或該第二對雙絞線，並且當該乙太網路裝置操作於第二連線模式時，加入一錯誤更正碼機制至該乙太網路裝置的媒體存取控制層與實體層之間。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有 關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。
1、3‧‧‧乙太網路
11、31‧‧‧網路線
11a~11d、31a~31b‧‧‧雙絞線
13a、13b、33a、33b‧‧‧乙太網路裝置
RX‧‧‧接收單元
TX‧‧‧傳送單元
HC‧‧‧混合電路
331a、331b‧‧‧第一收發器
333a、333b‧‧‧第二收發器
335a、335b‧‧‧數位信號處理器
337a、337b‧‧‧控制器
339a‧‧‧線偵測電路
S200~S220‧‧‧流程步驟
341a、341b‧‧‧實體層(PHY)
343a、343b‧‧‧媒體存取控制層(MAC)
345a、345b‧‧‧錯誤更正碼編碼器
347a、347b‧‧‧錯誤更正碼解碼器
P1‧‧‧第一封包
P2‧‧‧第二封包
P3‧‧‧第三封包
P4‧‧‧第四封包
S1‧‧‧第一序列
S2‧‧‧第二序列
601‧‧‧第一FIFO緩衝器
603‧‧‧第二FIFO緩衝器
圖1是習知1000Base-T標準規範下的乙太網路連線方法的示意圖。
圖2A是本發明一實施例所提供的乙太網路的連線方法的流程示意圖。
圖2B是圖2A的乙太網路的連線方法中所設定乙太網路裝置操作於第一或第二連線模式的一流程示意圖。
圖3是本發明一實施例所提供的乙太網路裝置的功能方塊示意圖。
圖4是圖3的乙太網路裝置所映射至開放系統互聯(open system interconnection，OSI)參考模型的示意圖。
圖5A是圖4的錯誤更正碼編碼器於一較佳實施例下所執行編碼運算的示意圖。
圖5B是圖4的錯誤更正碼解碼器於一較佳實施例下所執行解碼運算的示意圖。
圖6是圖3的乙太網路裝置於另一較佳實施例下所映射至OSI參考模型的示意圖。
在下文中，將藉由圖式說明本發明之各種實施例來詳細描述本發明。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。此外，在圖式中相同參考數字可用以表示類似的元件。
首先，請一併參閱到圖2A及圖3，圖2A是本發明一實施例所提供的乙太網路的連線方法的流程示意圖，而圖3是本發明實施 例所提供的乙太網路裝置的功能方塊示意圖。其中，圖2A的乙太網路的連線方法是可以適用於圖3的乙太網路裝置33a、33b中，但本發明並不限制圖2A的乙太網路的連線方法僅能夠適用於圖3的乙太網路裝置33a、33b中。另外，圖3的乙太網路裝置33a、33b也僅只是所述乙太網路的連線方法的其中一種實現方式，其並非用以限制本發明。
在本實施例中，乙太網路3包括一網路線31以及透過該網路線31相連接的兩乙太網路裝置33a、33b。在正常的情況下，乙太網路的網路線應包含四對雙絞線，但相較於圖1的網路線11，圖3的網路線31則僅繪示兩對雙絞線31a~31b。因此，應當理解的是，本發明實施例所提供的乙太網路的連線方法及其乙太網路裝置，可以適用在某些早期電信業者所提供僅有兩對雙絞線的佈線中，或是適用在一些特殊情況，例如網路線中的雙絞線存在瑕疵，使得原有四對雙絞線的網路線僅有一對或兩對雙絞線能夠傳送資料。除此之外，於實務中，乙太網路裝置33a即例如為本地端的一主動(master)網路裝置(例如，Switch)，而乙太網路裝置33b則例如為遠端的一從動(slave)網路裝置(例如，NIC)，但本發明皆並不以此為限。
為了方便以下說明，下述將以乙太網路裝置33a的例子來進行說明。另外，乙太網路裝置33b中部分與乙太網路裝置33a相同或相似之元件以相同或相似之圖號標示，故於此便不再多加贅述。
如圖3所示，乙太網路裝置33a包括至少兩組分別由一接收單元RX和一傳送單元TX所組成的收發器(例如，圖3中的第一及第二收發器331a、333a)、一數位信號處理器(digital signal processor，DSP)335a、一控制器337a，以及與每一組收發器相耦接的混合電路(hybrid)HC。其中，第一收發器331a便通過其混合電路HC來耦接於網路線31上的一第一對雙絞線(例如，雙絞線31a)，且第二收發器333a則亦通過其混合電路HC來耦接於 網路線31上的一第二對雙絞線(例如，雙絞線31b)。
另外，數位信號處理器335a用來與第一及第二收發器331a、333a中的接收單元RX及傳送單元TX相連接，並且處理自該些接收單元RX所接收到的資料(未繪示)，以及處理自該些傳送單元TX所要送出的資料(未繪示)。然而，由於第一收發器331a、第二收發器333a、數位信號處理器335a及混合電路HC的運作原理為本技術領域中具有通常知識者所熟知，因此有關上述各元件的細部內容於此就不再多加贅述。
在本實施例中，控制器337a則用來設定乙太網路裝置33a操作於一第一連線模式或一第二連線模式。其中，第一連線模式係使用網路線31上的四對雙絞線，且第二連線模式則僅使用網路線31上的一對或兩對雙絞線。本發明並不限制控制器337a所能設定的最初連線模式必須是第一連線模式。換言之，本技術領域中具有通常知識者應可依據實際需求或應用來自行決定乙太網路裝置33a使用第一或第二連線模式來做為初始的連線模式。於是，在圖2A的連線方法中，步驟S200即可指的是設定乙太網路裝置33a操作於第一連線模式或第二連線模式。
然而，由於實務上網路線31所能使用的雙絞線數目係預先假設為未知，且習知1000Base-T標準規範下的連線方法便是須使用了四對雙絞線，因此當乙太網路裝置33a要開始與乙太網路裝置33b建立連線時，乙太網路裝置33a、33b通常是會先經過兩對雙絞線來進行自動協商(Auto-negotiation)機制以交換彼此的連線能力，然後乙太網路裝置33a的控制器337a便可會是優先設定乙太網路裝置33a操作於第一連線模式。接著，如圖3所示，因為網路線31所能實際使用的雙絞線數目卻只有兩對(亦即，雙絞線31a及31b)，所以在第一連線模式下，控制器337a更可依據一連線狀況來決定是否重新設定乙太網路裝置33a，使乙太網路33a操作於第二連線模式。
需說明的是，在本實施例中，所述連線狀況即可例如是乙太網路裝置33a嘗試連線失敗的一次數，但本發明並不以此為限制。因此，應當理解的是，當乙太網路裝置33a嘗試連線失敗的次數大於一預定次數時，例如3次或4次，控制器337a便能決定重新設定乙太網路裝置33a，使乙太網路裝置33a操作於第二連線模式。
另外，以下將針對本發明是如何知道兩乙太網路裝置33a、33b雙方的連線能力的細節作進一步地介紹。舉例來說，在其中一種應用中，當乙太網路裝置33a要開始與乙太網路裝置33b建立連線前，乙太網路裝置33a的控制器337a會來先控制第一及第二收發器331a、333a進行一自動協商(Auto Negotiation)機制，以確認乙太網路裝置33a、33b雙方的連線能力。在本實施例中，自動協商機制的一種較佳做法就是透過網路線31上的兩對雙絞線31a~31b互傳一連線脈波(link pulse)，以確認乙太網路裝置33a、33b雙方的連線能力。例如，藉用習知的N-way技術，兩乙太網路裝置33a、33b便能來獲得到彼此的連線能力。上述所獲得到乙太網路裝置33a、33b雙方的連線能力的具體實現方式在此僅只是舉例，其並非用以限制本發明。
由於第一連線模式是使用了網路線31上的四對雙絞線，因此假設當兩乙太網路裝置33a、33b雙方的連線能力為皆具有支援2.5GBase-T標準的情況下，第一連線模式的傳輸速率即可例如為2.5Gbps，但本發明並不以此為限制。接著，以下將再針對本發明的控制器337a是如何來決定第二連線模式為使用網路線31上的一對或兩對雙絞線的細節作進一步地介紹。值得一提的是，下述所採用的實行細節在此也僅只是舉例，其亦非用以限制本發明。
在其中一種應用中，當乙太網路裝置33a的控制器337a要決定重新設定乙太網路裝置33a操作於第二連線模式時，控制器337a可先控制第一及第二收發器331a、333a進行一線路偵測機制，以決定第二連線模式為使用網路線31上的一對或兩對雙絞線。在本 實施例中，線路偵測機制的一種較佳做法是利用連接至其每一接收單元Rx上的線偵測電路339a，來發送一偵測訊號(未繪示)出去，並且偵測各對雙絞線31i(亦即，i為a或b)上是否有訊號反射回來。若有訊號反射回來，則表示訊號無法通過該對雙絞線31i傳送出去，因而判定該對雙絞線31i是斷線或是在無法正常連線的狀態。
又或者是，從乙太網路裝置33b的控制器337b則會偵測是否收到來自各對雙絞線31i的訊號，若沒有收到來自該對雙絞線31i的訊號，則可判定該對雙絞線31i是斷線或是在無法正常連線的狀態。藉由上述的線路偵測機制，兩乙太網路裝置33a、33b的控制器337a、337b便能獲知該網路線31中所能實際使用的對線數目。仔細地說，雖然網路線31中已能提供出既有的兩對雙絞線31a、31b，但可能因為操作不當或品質不良等因素，而導致任其中一對雙絞線的損壞，並且使得該對雙絞線卻無法進行正常的連線工作。
因此，當上述線路偵測機制的結果是判定兩對雙絞線31a、31b皆能進行正常的連線工作時，操作於第二連線模式下的兩乙太網路裝置33a、33b雙方即可協議出用以皆透過該兩對雙絞線31a、31b來建立連線，並且使得該兩對雙絞線31a、31b的資料傳輸速率則分別為625Mbps，以滿足第二連線模式的傳輸速率共合計為1.25Gbps。
類似地，當上述線路偵測機制的結果是判定僅一對雙絞線31i能進行正常的連線工作時，所操作於第二連線模式下的兩乙太網路裝置33a、33b雙方則可協議出用以僅透過該對雙絞線31i來建立連線，並且使得該對雙絞線31i的資料傳輸速率則為1250Mbps，以不致於完全無法連線。同理，即使是在網路線31中的兩對雙絞線31a、31b皆能進行正常連線的情況下，所操作於第二連線模式下的兩乙太網路裝置33a、33b雙方將仍可只協議出用以透過網路線31中的一對雙絞線31i來建立連線，以節省對於另一對 雙絞線的使用。
也就是說，請一併參閱圖2B，針對圖2A中的步驟S200所設定乙太網路裝置33a操作於第一或第二連線模式的實行細節即可包含為如下步驟。首先，在步驟S210中，設定乙太網路裝置33a操作於第一連線模式。接著，在步驟S220中，於此第一連線模式下，依據一連線狀況來決定是否重新設定乙太網路裝置33a，使乙太網路裝置33a操作於第二連線模式。
此外，依據另一實施例，圖2A中的步驟S200亦可由軟體或韌體，直接在初始模式下將乙太網路裝置33a設定為第二連線模式，以節省整體的設定時間。由於乙太網路裝置33a與33b間的連線模式，其設定方法有諸多實施例，故在此不另贅述。
因此，根據以上內容的教示，本技術領域中具有通常知識者應可理解到，本實施例的主要精神之一便是在於，可應用於當網路線無法使用完整四對雙絞線時，調降為僅使用一對或兩對雙絞線的第二連線模式來進行資料傳送。然而，由於上述第二連線模式的資料傳輸速率即可例如為1.25Gbps，因此相較於先前技術是必須透過四對線，才可達到傳輸速率為1Gbps以上的連線能力，本發明則是可直接利用具有兩對線的既有佈線，就能達到傳輸速率為1Gbps以上的連線能力，並藉以解決了先前技術因受限於對線數不足，而只能被迫調降為較低傳輸速率10M或100M或甚至完全無法連線的問題。
另一方面，透過上述操作，原本既有佈線所只能達到10M/100M/500M的頻寬，現在卻可升級至1000M以上，因此本發明亦有效地提高了使用頻寬。除此之外，當在該兩乙太網路裝置33a、33b仍操作於第二連線模式時，若圖3的網路線31則改成包含具有四對雙絞線的正常情況下，由於該第二連線模式中所未能夠使用到的其他兩對雙絞線，還可以分配給其他所相似於該兩乙太網路裝置33a、33b的另兩乙太網路裝置所使用，因此本發明更 可提供出兩路1000M以上的頻寬，以進而實現滿足一些特殊需求的應用。
另一方面，對於操作在傳輸速率為1.25Gbps(亦即，第二連線模式)的乙太網路裝置33a而言，其實體層(physical layer，PHY)的實體編碼子層(physical coding sublayer，PCS)與媒體存取控制層(medium access control layer，MAC)之間的介面(例如，XGMII)的傳輸速率則亦為1.25Gbps，但由於MAC的工作速率只有1Gbps，所以該PHY上便存在著有0.25Gbps的冗餘頻寬。換句話說，當來自MAC的一封包(packet)要送到PCS之前，該封包則需要額外地***0.25Gbps的冗餘資料，以滿足速率從1Gbps變為1.25Gbps，而當來自PCS的封包要送到MAC之前，該封包則需要額外地剔除掉0.25Gbps的冗餘資料，以滿足速率從1.25Gbps變為1Gbps。
在該情況下，MAC與PHY之間可能浪費了0.25Gbps的頻寬。因此，本發明之另一目的，在於提供一種用於PHY和MAC間的封包改良技術。所述封包改良技術，可應用於當乙太網路裝置33a操作在前述第二連線模式時，加入一錯誤更正碼機制至該PHY及該MAC之間，以改善上述冗餘頻寬浪費的問題。仔細地說，請一併參閱到圖4，圖4是圖3的乙太網路裝置所映射至開放系統互聯(open system interconnection，OSI)參考模型的示意圖。其中，由於OSI參考模型即為本技術領域中具有通常知識者所習知，因此有關OSI參考模型中的PHY 341a、341b及MAC 343a、343b的細部內容，於此就不再多加贅述。
為了方便以下說明，下述也僅以乙太網路裝置33a的例子來進行說明。另外，乙太網路裝置33b中部分與乙太網路裝置33a相同或相似之元件以相同或相似之圖號標示，故於此便不再多加贅述。如圖4所示，乙太網路裝置33a更包括一錯誤更正碼編碼器(ECC encoder)345a，耦接於其MAC 343a與PHY 341a之間， 且該錯誤更正碼編碼器345a用以對MAC 343a輸出的一第一封包P1進行編碼，以產生一第二封包P2至PHY 341a。類似地，乙太網路裝置33a也更包括一錯誤更正碼解碼器(ECC decoder)347a，同樣耦接於其MAC 343a與PHY 341a之間，且該錯誤更正碼解碼器347a則用以對PHY 341a輸出的一第三封包P3進行解碼，以產生一第四封包P4至MAC 343a。
舉例來說，假設當來自MAC 343a的一個四位元組(byte)的封包(亦即，第一封包P1)要送到PHY 341a的PCS前，錯誤更正碼編碼器345a便會將該四位元組的封包，編碼成一個五位元組的封包(亦即，第二封包P2)，以滿足速率從1Gbps提升至1.25Gbps；相反地，當來自PHY 341a的一個五位元組的封包(亦即，第三封包P3)要送到MAC 343a之前，錯誤更正碼解碼器347a便會將該五位元組的封包，解碼成一個四位元組的封包(亦即，第四封包P4)，以滿足速率從1.25Gbps降為至1Gbps。
根據以上內容之教示，本技術領域中具有通常知識者應可理解到，本實施例的主要精神之一便是在於，可藉由加入錯誤更正碼至這些冗餘頻寬中，以使得這些冗餘頻寬不致於被浪費掉，並且因為所述錯誤更正碼編碼器345a及錯誤更正碼解碼器347a也可同樣用在乙太網路裝置33b中，所以本發明還能夠實現兩乙太網路裝置33a、33b雙方MAC 343a、343b間的檢測糾錯能力，以有效降低傳輸通道的誤碼率，並且進而提升兩乙太網路裝置33a、33b的工作效能(performance)。
進一步來說，在其中一種應用中，所述錯誤更正碼即可例如為BCH碼。於是，錯誤更正碼編碼器345a係執行以一BCH(n，k)碼為基礎的編碼運算，且錯誤更正碼解碼器347a則執行以該BCH(n，k)碼為基礎的解碼運算。其中，n即表示為經編碼後(或未經解碼前)的封包位元數，而k則表示為未經編碼前(或經解碼後)的封包位元數。然而，由於以BCH(n，k)碼為基礎的編碼運算或 解碼運算皆為本技術領域中具有通常知識者所習知，因此有關於其細部內容於此就不多加贅述。
需要說明的是，根據現有技術可知，來自於PHY 341a的封包位元數與來自於MAC 343a的封包位元數，皆並不能夠相對等同於上述參數n及k的值。因此，本發明實施例還必須額外使用一縮短碼長的機制來實現以BCH(n，k)碼為基礎的編碼運算或解碼運算。更仔細地說，請一併參閱到圖5A及圖5B，圖5A及圖5B係將分別用以來解釋圖4的錯誤更正碼編碼器及錯誤更正碼解碼器於一較佳實施例下所執行編解碼運算的示意圖。值得注意的是，圖5A及圖5B的實現方式在此皆僅只是舉例，其並非用以限制本發明。另外，圖5A及圖5B中部分與圖4相同之元件以相同之圖號標示，故於此便不再多加詳述其細節。
於圖5A的實施例中，錯誤更正碼編碼器345a先對第一封包P1的最高位元進行補零，以產生具有k個位元的第一封包P1，並且將具有k個位元的第一封包P1經執行以BCH(n，k)碼為基礎的編碼運算後，編碼成具有n個位元的一第一序列S1。接著，錯誤更正碼編碼器345a對具有n個位元的該第一序列S1的最高位元進行剔除，以產生具有α個位元的第二封包P2。
於圖5B的實施例中，錯誤更正碼解碼器347a則先對第三封包P3的最高位元進行補零，以產生具有n個位元的第三封包P3，並且將具有n個位元的第三封包P3經執行以BCH(n，k)碼為基礎的解碼運算後，解碼成具有k個位元的一第二序列S2。接著，錯誤更正碼解碼器347a對具有k個位元的第二序列S2的最高位元進行剔除，以產生具有β個位元的第四封包P4。
應當理解的是，上述參數α及β即分別代表為所實際要輸入至PHY 341a及MAC 343a的封包位元數，但本發明並不限制其α及β的具體參數值。舉例來說，假設當MAC 343a的一四位元組封包要送到PHY 341a的PCS時(亦即，MAC 343a所輸出的原始第 一封包P1係為具有32個位元，例如P1(32)=[b1,b2,...,b31,b32])，且在錯誤更正碼編碼器345a則是執行以BCH(63,57)碼為基礎的編碼運算(亦即，n為63，且k為57)情況下，該錯誤更正碼編碼器345a便會先對該原始第一封包P1(32)新添加25個最高位元的零，以形成具有57個位元的第一封包P1(57)(例如，P1(57)=[01,02,...,024,025,b1,b2,...,b31,b32])。
接著，該錯誤更正碼編碼器345a便才能對具有57個位元的該第一封包P1(57)執行以BCH(63，57)碼為基礎的編碼運算，以產生出具有63個位元的第一序列S1(63)。根據BCH(63，57)碼的編解碼原理可知，該第一序列S1(63)中的最高25個位元必然皆為零。因此，該錯誤更正碼編碼器345a後續便能直接將該第一序列S1(63)中的前23個最高位元再剔除掉，以形成僅具有40個位元(亦即，五位元組)的第一序列S1(40)作為傳輸至PHY 341a的第二封包P2，以滿足速率從1Gbps提升至1.25Gbps。換言之，對於上述例子而言，參數α即為40。
另一方面，假設當PHY 341a的一五位元組的封包要送到MAC 343a時(亦即，PHY 341a所輸出的原始第三封包P3係為具有40個位元，例如P3(40)=[b1,b2,...,b39,b40])，且在錯誤更正碼解碼器347a則是執行以BCH(63，57)碼為基礎的解碼運算情況下，該錯誤更正碼解碼器347a便會先對該原始第三封包P3(40)新添加23個最高位元的零，以形成具有63個位元的第三封包P3(63)(例如，P3(63)=[01,02,...,022,023,b1,b2,...,b39,b40])。
接著，該錯誤更正碼解碼器347a便才能對具有63個位元的該第三封包P3(63)執行以BCH(63，57)碼為基礎的解碼運算，以產生出具有57個位元的第二序列S2(57)。同理，根據BCH(63，57)碼的編解碼原理，該錯誤更正碼解碼器347a後續便能直接將該第二序列S2(57)中的前25個最高位元再剔除掉，以形成僅具有32個位元(亦即，四位元組)的第二序列S2(32)作為傳輸至MAC 343a的 第四封包P4，以滿足速率從1.25Gbps降為至1Gbps。換言之，對於上述例子而言，參數β則為32。
需要再次說明的是，上述所採用的具體方式在此皆僅只是舉例，其並非用以限制本發明，故本技術領域中具有通常知識者應可依據實際需求或應用來進行相關設計。另外，由於BCH(63，57)碼的糾錯特性，因此本實施例便能以實現每四位元組的資料封包就有1位元的糾錯能力。然而，為了更有效提升所謂的糾錯能力，本技術領域中具有通常知識者應可理解到，本發明實施例的錯誤更正碼編碼器345a及錯誤更正碼解碼器347a還能執行以更大碼長為基礎的BCH碼編解碼運算。舉例來說，假設當錯誤更正碼編碼器345a及錯誤更正碼解碼器347a則是執行以BCH(127，113)碼為基礎的編解碼運算時，所述實施例便能改以實現每八位元組的資料就有2位元的糾錯能力。
舉例來說，當MAC 343a的一八位元組封包(亦即，64個位元)要送到PHY 341a的PCS時，錯誤更正碼編碼器345a便會先將該64個位元的封包補足成具有113個位元後，再接續執行以BCH(127，113)碼為基礎的編碼運算，以產生出具有127個位元的封包，並從該127個位元中剔除掉若干個零位元，以形成僅具有80個位元(亦即，十位元組)的封包，藉以滿足速率從1Gbps提升至1.25Gbps。
類似地，當PHY 341a的一十位元組的封包要送到MAC 343a時，錯誤更正碼解碼器347a則會先將該80個位元的封包補足成具有127個位元後，再接續執行以BCH(127，113)碼為基礎的解碼運算，以產生出具有113個位元的封包，並從該113個位元中剔除掉若干個零位元，以形成僅具有64個位的封包，藉以滿足速率從1.25Gbps降為至1Gbps。總而言之，上述實行細節則相似於前述實施例，故於此便不再多加贅述。
另一方面，由於在PHY 341a與MAC 343a之間所傳遞的封包 還必需遵守介面(例如，XGMII)的規範限制，因此該封包主要可能包含有前導碼(preamble)、幀開始符(SFD)、酬載(payload)及冗餘校驗(CRC)等。其中，前導碼及SFD是用來作為該封包的開頭，但為了有助於接收端成功到出該封包的開頭，因此前導碼通常是不進行編解碼的。也就是說，錯誤更正碼編碼器345a是可以從來自MAC 343a的封包的SFD開始，以每四位元組的資料為一單位去進行圖5A的流程。相反地，該錯誤更正碼解碼器347a則是從來自PHY 341a的封包的SFD開始，以每五位元組的資料為一單位去進行圖5B的流程。
因此，應當理解的是，上述MAC 343a與PHY 341a之間的速率即可視作為4：5的關係。然而，由於來自MAC 343a的封包與來自PHY 341a的封包，可能在前導碼及封包尾端(packet end)上採用並不完全相同的結構設計，因此錯誤更正碼編碼器345a及錯誤更正碼解碼器347a容易發生對該封包尾端不足以四位元組或五位元組為一單位的情形，以致於造成MAC 343a與PHY 341a之間的速率卻無法維持在4：5的關係。對此，請參閱圖6，圖6是圖3的乙太網路裝置於另一較佳實施例下所映射至OSI參考模型的示意圖。其中，為了方便以下說明，圖6就僅以乙太網路裝置33a的例子來進行說明。
顯然地，相較於圖4的實施例，圖6的乙太網路裝置33a更包括一第一先進先出(first in first out，FIFO)緩衝器601及一第二FIFO緩衝器603。其中，第一FIFO緩衝器601耦接於MAC 343a與錯誤更正碼編碼器345a之間，而第二FIFO緩衝器603則耦接於PHY 341a與錯誤更正碼解碼器347a之間。
仔細地說，乙太網路裝置33a是可先利用第一FIFO緩衝器601，儲存來自MAC 343a的第一封包P1，並且當在第一FIFO緩衝器601所儲存的第一封包P1滿足具有β個位元時，乙太網路裝置33a才會利用該錯誤更正碼編碼器345a來對第一封包P1進行 編碼，而當第一FIFO緩衝器601中所儲存的第一封包P1並無法滿足具有β個位元時，乙太網路裝置33a則會先對於第一FIFO緩衝器601中所儲存的第一封包P1的最低位元進行補零，以產生出具有β個位元的第一封包P1後，才再利用該錯誤更正碼編碼器345a來對第一封包P1進行編碼。
類似地，乙太網路裝置33a則是可先利用第二FIFO緩衝器603，儲存來自PHY 341a的第三封包P3，並且當在第二FIFO緩衝器603中所儲存的第三封包P3滿足具有α個位元時，乙太網路裝置33a才會利用該錯誤更正碼解碼器347a來對第三封包P3進行解碼，而當第二FIFO緩衝器603中所儲存的第三封包P3並無法滿足具有α個位元時，乙太網路裝置33a則會先對於第二FIFO緩衝器603中所儲存的第三封包P3的最低位元進行補零，以產生出具有α個位元的第三封包P3後，才再利用該錯誤更正碼解碼器347a來對第三封包P3進行解碼。
於是，若仍以前述四位元組及五位元組的封包例子來作說明的話，當乙太網路裝置33a發現第一FIFO緩衝器601中所儲存的第一封包P1尾端不足以四位元組為一單位時，乙太網路裝置33a便會先將第一FIFO緩衝器601中所儲存的該第一封包P1尾端添加若干個零位元，以補足成四位元組後，才再開始輸入至錯誤更正碼編碼器345a，以進行圖5A的流程。
類似地，當乙太網路裝置33a發現第二FIFO緩衝器603中所儲存的第三封包P3尾端不足以五位元組為一單位時，乙太網路裝置33a便會先將第二FIFO緩衝器603中所儲存的第三封包P3尾端添加若干個零位元，以補足成五位元組後，才再開始輸入至錯誤更正碼解碼器347a，以進行圖5B的流程。
然而，由於錯誤更正碼編碼器345a及錯誤更正碼解碼器347a進行圖5A及圖5B的流程如上已有概述，因此有關於其細部內容於此就不再多加贅述。總而言之，本發明實施例還可以是更額外 地提供出一種緩衝機制，以藉由通過調整緩衝器中所儲存的封包尾端的長度，來進而使得實現MAC 343與PHY 341a之間的速率維持在4：5的關係。
綜上所述，本發明實施例所提供的乙太網路的連線方法及其乙太網路裝置，可應用於當一網路線中僅有一對或兩對雙絞線能夠傳送資料時，提供一種連線模式，以避免無法連線或被迫降為100Base-T/10Base-T的標準來傳送資料。除此之外，所述連線方法及乙太網路裝置，還可以是當在操作前述連線模式時，加入一錯誤更正碼機制至PHY及MAC之間，以改善冗餘頻寬浪費的問題。
以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

Claims (10)

  1. 一種乙太網路(Ethernet)的連線方法，適用於具有一媒體存取控制層與一實體層的一乙太網路裝置中，該連線方法包括：設定該乙太網路裝置操作於一第一連線模式或一第二連線模式，其中該第一連線模式係使用一網路線上的四對雙絞線，且該第二連線模式則僅使用該網路線上的一對或兩對雙絞線，並且當該乙太網路裝置操作於該第二連線模式時，加入一錯誤更正碼(error correcting code，ECC)機制至該媒體存取控制層與該實體層之間。
  2. 如請求項第1項所述的連線方法，其中在設定該乙太網路裝置操作於該第一連線模式或該第二連線模式的步驟中，更包括：設定該乙太網路裝置操作於該第一連線模式；以及於該第一連線模式下，依據一連線狀況來決定是否重新設定該乙太網路裝置，使該乙太網路操作於該第二連線模式。
  3. 如請求項第2項所述的連線方法，其中該連線狀況係為該乙太網路裝置嘗試連線失敗的次數，並且當該乙太網路裝置嘗試連線失敗的該次數大於一預定次數時，則決定重新設定該乙太網路裝置，使該乙太網路裝置操作於該第二連線模式。
  4. 如請求項第1項所述的連線方法，其中該乙太網路裝置更包括一錯誤更正碼編碼器，耦接於該媒體存取控制層與該實體層之間，且該錯誤更正碼編碼器用以對該媒體存取控制層輸出的一第一封包進行編碼，以產生一第二封包至該實體層。
  5. 如請求項第4項所述的連線方法，其中該錯誤更正碼編碼器係執行以一BCH(n，k)碼為基礎的一編碼運算。
  6. 如請求項第5項所述的連線方法，其中該編碼運算更包括：對該第一封包的最高位元進行補零，以產生具有k個位元的該第一封包，並且將具有k個位元的該第一封包經執行以該BCH(n，k)碼為基礎的該編碼運算後，編碼成具有n個位元的 一第一序列；以及對具有n個位元的該第一序列的最高位元進行剔除，以產生具有α個位元的該第二封包。
  7. 一種乙太網路裝置，透過一網路線與一遠端網路裝置進行連線，該乙太網路裝置包含：一第一收發器，耦接於該網路線上的一第一對雙絞線；一第二收發器，耦接於該網路線上的一第二對雙絞線；以及一控制器，用以設定該乙太網路裝置操作於一第一連線模式或一第二連線模式，其中該第一連線模式係使用該網路線上的四對雙絞線，且該第二連線模式則僅使用該網路線上的該第一對雙絞線及/或該第二對雙絞線，並且當該乙太網路裝置操作於該第二連線模式時，加入一錯誤更正碼機制至該乙太網路裝置的一媒體存取控制層與一實體層之間。
  8. 如請求項第7項所述的乙太網路裝置，其中該控制器係執行以下步驟來設定該乙太網路裝置操作於該第一連線模式或該第二連線模式：設定該乙太網路裝置操作於該第一連線模式；以及於該第一連線模式下，依據一連線狀況來決定是否重新設定該乙太網路裝置，使該乙太網路操作於該第二連線模式。
  9. 如請求項第7項所述的乙太網路裝置，其中該乙太網路裝置更包括一錯誤更正碼編碼器，耦接於該媒體存取控制層與該實體層之間，且該錯誤更正碼編碼器用以對該媒體存取控制層輸出的一第一封包進行編碼，以產生一第二封包至該實體層。
  10. 如請求項第9項所述的乙太網路裝置，其中該錯誤更正碼編碼器係執行以一BCH(n，k)碼為基礎的一編碼運算。
TW106132581A 2017-09-04 2017-09-22 乙太網路的連線方法及其乙太網路裝置 TWI650967B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710785400.1A CN109428690B (zh) 2017-09-04 2017-09-04 以太网络的连线方法及以太网络装置
??201710785400.1 2017-09-04

Publications (2)

Publication Number Publication Date
TWI650967B true TWI650967B (zh) 2019-02-11
TW201914238A TW201914238A (zh) 2019-04-01

Family

ID=65513360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106132581A TWI650967B (zh) 2017-09-04 2017-09-22 乙太網路的連線方法及其乙太網路裝置

Country Status (3)

Country Link
US (1) US10756760B2 (zh)
CN (1) CN109428690B (zh)
TW (1) TWI650967B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109993274B (zh) * 2017-12-29 2021-01-12 深圳云天励飞技术有限公司 人工智能计算装置及相关产品
TWI681649B (zh) * 2018-11-23 2020-01-01 瑞昱半導體股份有限公司 網路通訊裝置及方法
CN111756453A (zh) * 2019-03-28 2020-10-09 创发信息科技（苏州）有限公司 通过一对双绞线或两对双绞线来传输的以太网通信***
US11716101B2 (en) * 2021-04-21 2023-08-01 Nxp Usa, Inc. Multi-radio device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729416B2 (en) * 2006-05-15 2010-06-01 Cisco Technology, Inc. 1000Base-T transmission over 2-pair
US7979587B1 (en) * 2000-12-18 2011-07-12 Marvell International Ltd. Apparatus and method for automatic speed downshift for a two pair cable
US8370701B2 (en) * 2009-07-21 2013-02-05 Broadcom Corporation System and method for achieving greater than 10 Gbit/s transmission rates for twisted pair physical layer devices
US20150326376A1 (en) * 2013-08-23 2015-11-12 Applied Micro Circuits Corporation Multi-rate transmissions over twinax cables

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544323A (en) * 1993-09-23 1996-08-06 Standard Microsystems Corp. High bit rate ethernet connection
US6373908B2 (en) * 1998-11-11 2002-04-16 Broadcom Corporation Adaptive electronic transmission signal cancellation apparatus for full duplex communication
CN1294431A (zh) * 1999-11-02 2001-05-09 邵威烈 模块接插盒及与模块接插盒配套使用的功能模块
US6795494B1 (en) * 2000-05-12 2004-09-21 National Semiconductor Corporation Receiver architecture using mixed analog and digital signal processing and method of operation
US6604206B2 (en) * 2001-05-30 2003-08-05 Cicada Semiconductor Corporation Reduced GMII with internal timing compensation
US7047181B1 (en) * 2001-11-19 2006-05-16 Cypress Semiconductor Corporation External power detect and supply
US7817674B2 (en) * 2004-01-09 2010-10-19 Vitesse Semiconductor Corporation Output clock adjustment for a digital I/O between physical layer device and media access controller
CN101174915B (zh) * 2006-10-31 2011-04-27 杭州华三通信技术有限公司 一种以太网传输装置及一种以太网信号的传输方法
CN100550756C (zh) * 2006-10-31 2009-10-14 中兴通讯股份有限公司 一种在spi4.2总线上实现组播的方法
US10212003B2 (en) * 2008-06-20 2019-02-19 Lantiq Beteiligungs-GmbH & Co. KG Multi-mode ethernet transceiver
CN101686106B (zh) * 2008-09-28 2013-04-17 华为技术有限公司 自适应前向纠错的方法、装置和***
CN101778009B (zh) * 2009-01-12 2012-09-05 瑞昱半导体股份有限公司 有线网络连线方法及应用该方法的网络装置
US8612819B2 (en) * 2009-08-25 2013-12-17 Radvision Ltd. Systems, methods, and media for checking available bandwidth using forward error correction
CN101656593B (zh) * 2009-09-15 2013-05-22 中国人民解放军国防科学技术大学 前向纠错编码方法、前向纠错译码方法及其装置
CN201708810U (zh) * 2010-06-01 2011-01-12 天津通广集团振通电子有限公司 串口转以太网装置
US10075189B2 (en) * 2015-06-22 2018-09-11 Altera Corporation Techniques for variable forward error correction
CN106549848A (zh) * 2015-09-17 2017-03-29 胡兵 改进的动态可预测p—坚持csma/cd介质访问控制设计
US10630494B2 (en) * 2017-12-15 2020-04-21 Crestron Electronics, Inc. PoE powered device with link layer startup processor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7979587B1 (en) * 2000-12-18 2011-07-12 Marvell International Ltd. Apparatus and method for automatic speed downshift for a two pair cable
US7729416B2 (en) * 2006-05-15 2010-06-01 Cisco Technology, Inc. 1000Base-T transmission over 2-pair
US8370701B2 (en) * 2009-07-21 2013-02-05 Broadcom Corporation System and method for achieving greater than 10 Gbit/s transmission rates for twisted pair physical layer devices
US20150326376A1 (en) * 2013-08-23 2015-11-12 Applied Micro Circuits Corporation Multi-rate transmissions over twinax cables

Also Published As

Publication number Publication date
CN109428690A (zh) 2019-03-05
CN109428690B (zh) 2021-07-30
US20190074849A1 (en) 2019-03-07
TW201914238A (zh) 2019-04-01
US10756760B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
TWI650967B (zh) 乙太網路的連線方法及其乙太網路裝置
US11296807B2 (en) Techniques to operate a time division multiplexing(TDM) media access control (MAC)
JP4443601B2 (ja) 自動ネゴシエーションに基づき自動設定する送受信器
US8488450B2 (en) Method and system for physical layer aggregation
US7415013B1 (en) Reduced pin gigabit media independent interface
US11563521B2 (en) Method and apparatus for port channelization at physical layer
KR101664658B1 (ko) 공유된 데이터 경로를 사용하는 다수의 이더넷 포트들 및 포트 타입들
JP6236945B2 (ja) 伝送装置、伝送システム、及び伝送方法
US9485053B2 (en) Long-distance RapidIO packet delivery
WO2020029892A1 (zh) 接收码块流的方法、发送码块流的方法和通信装置
US11902172B2 (en) Device and method for transferring identification and/or data flow control information between devices
JP2021533691A (ja) サービスビットストリームを処理する方法及び装置
US20080320162A1 (en) Method and System for Minimum Frame Size Support for a Communication Protocol Encapsulated Over Ethernet
JP7346662B2 (ja) データ送信方法および転送デバイス
JP7192195B2 (ja) コードブロックストリームの受信方法、コードブロックストリームの送信方法、および通信装置
TW202333459A (zh) 編碼方法、解碼方法、裝置、設備、系統及可讀儲存介質
CN116633707A (zh) 一种通信方法及通信装置