TWI650951B - Ａｄ變換裝置及攝像裝置 - Google Patents

Ａｄ變換裝置及攝像裝置 Download PDF

Info

Publication number
TWI650951B
TWI650951B TW107103155A TW107103155A TWI650951B TW I650951 B TWI650951 B TW I650951B TW 107103155 A TW107103155 A TW 107103155A TW 107103155 A TW107103155 A TW 107103155A TW I650951 B TWI650951 B TW I650951B
Authority
TW
Taiwan
Prior art keywords
signal
clock
counter
unit
conversion device
Prior art date
Application number
TW107103155A
Other languages
English (en)
Other versions
TW201834400A (zh
Inventor
笠井弦
Original Assignee
美商科點半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商科點半導體有限公司 filed Critical 美商科點半導體有限公司
Publication of TW201834400A publication Critical patent/TW201834400A/zh
Application granted granted Critical
Publication of TWI650951B publication Critical patent/TWI650951B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

[課題] 提供一種AD變換裝置及攝像裝置，能夠抑制佈局大小，縮短AD變換所需時間，避免複雜的構成。 　　[解決手段] 具備：比較第1參照信號及第2參照信號、與包含重置成分及信號成分的畫素信號的比較部(31)；將計數器時脈進行遞增計數的遞增計數器(34)；補正遞增計數器(34)的計數值的黑位準的黑位準補正部(35)；其中，遞增計數器(34)，在比較部(31)比較第1參照信號與重置成分而使輸出反轉時，開始遞增計數，而在比較部(31)比較第2參照信號與信號成分而使輸出反轉時，停止遞增計數。藉由從由遞增計數器(34)進行遞增計數的計數值，減去由遞增計數器(34)將來自被遮蔽的畫素的畫素信號該偏移值作計數的值，在補正黑位準的同時輸出從信號成分中除去重置成分的攝像資料。

Description

ＡＤ變換裝置及攝像裝置
[0001] 本發明係有關於AD變換裝置及攝像裝置
[0002] 從前，以CCD及CMOS為首的攝像裝置使用於多種的用途。一般，攝像裝置在每個配置成矩陣狀的複數畫素之列(column)，具備AD變換裝置(Analog Digital Converter)。AD變換裝置，被從畫素輸入表示入射光的光量的類比電信號(畫素信號)，並將該畫素信號數位化。 　　[0003] 在這裡，畫素信號以在重置成分中加入信號成分的形態來輸出。因此，在AD變換裝置中，會執行相關雙重取樣(Correlated Double Sampling：CDS)。CDS為藉由取得因應重置成分的信號電壓與因應信號成分的信號電壓之差，來取出有效的信號成分的技術。 　　[0004] 例如，專利文獻1中，揭示具備斜面波形產生器、比較器、及雙向計數器的AD變換裝置。該AD變換裝置在將重置成分作AD變換時進行遞減計數，將信號成分作AD變換時進行遞增計數。藉此得到的計數值，成為將除去重置成分的信號成分數位化的值。 　　[0005] 又，為了實現固體攝像裝置的高速化，時脈的高速化、及計數器的低耗電力化成為必要。因此，特別是關於要求高速動作的下位位元，提案有使用利用灰階代碼的計數器的AD變換裝置(例如，參照專利文獻2)。藉由這樣的構成，能對應時脈的高速化，又，能夠避免二進制代碼的問題點即位元的同時反轉。 [先前技術文獻] [專利文獻] 　　[0006] 　　[專利文獻1] 特開2008-259228號公報 　　[專利文獻2] 特開2011-234326號公報
[發明所欲解決的問題] 　　[0007] 但是，因為為了將重置成分及信號成分作計數而需要雙向計數器，元件數會變多，會有列的佈局大小變大的這個問題點。又，為了切換遞增計數與遞減計數而需要時間，會有AD變換所需時間變長的這個問題點。 　　[0008] 又，使用階代碼的計數器時，為了在CDS中取得重置成分與信號成分之差，需要將重置成分與信號成分各自的灰階代碼變換成二進制代碼。因此，會有電路及控制變複雜的這個問題點。 　　[0009] 本發明鑑於這些情事，目的為提供一種AD變換裝置及攝像裝置，能夠抑制佈局大小，縮短AD變換所需時間，避免複雜的構成。 [解決問題的手段] 　　[0010] 解決上述課題的本發明的態樣為一種AD變換裝置，係將包含重置成分與信號成分的類比信號變換成數位信號的AD變換裝置，具備：比較隨著時間經過而信號位準發生變化的第1參照信號及第2參照信號、與前述類比信號的比較部；接受時脈的供應，基於該時脈及前述比較部的比較結果生成計數器時脈，並將該計數器時脈進行遞增計數的計數部；前述計數部，在前述比較部比較前述第1參照信號與前述重置成分而使輸出反轉時，將前述計數器時脈進行遞增計數；在前述比較部比較前述第2參照信號與前述信號成分而使輸出反轉時，停止前述計數器時脈的遞增計數。 　　[0011] 在第1態樣中，能夠得到將類比信號數位化的計數值。該計數值，僅減去將從第1參照信號到第2參照信號之間的時脈作計數的固定的偏移值，而成為由除去重置成分的真的信號成分所形成的數位信號。因此，AD變換裝置，能夠得到僅以減去固定的偏移值而能得到由真的信號成分所形成的數位信號的計數值。又，作為將計數值作計數的計數器，僅由遞增計數器即能夠實現。亦即，因為未使用實施相關雙重取樣所需的從前的雙向計數器，能夠大幅地刪減元件數，在能夠將佈局的大小小型化的同時，也能夠避免電路構成的複雜化。又，在使用雙向計數器時，雖需要用以切換遞增計數及遞減計數的切換時間，但在本發明中不需要切換時間。因此，能進行更高速的AD變換。 　　[0012] 本發明的第2態樣為在第1態樣記載的AD變換裝置中，前述計數部具備：在前述比較部比較前述第1參照信號與前述重置成分而使輸出反轉後，到前述比較部比較前述第2參照信號與前述信號成分而使輸出反轉為止的期間，生成計數器啟用信號的計數器啟用信號生成部；將前述計數器啟用信號與前述時脈作為輸入而將前述計數器時脈輸出的AND閘；將由前述AND閘輸出的前述計數器時脈進行遞增計數的遞增計數器。 　　[0013] 在第2態樣中，能夠將計數部以簡易的電路構成來實現。 　　[0014] 本發明的第3態樣為在第1或第2態樣記載的AD變換裝置中，前述計數部，在前述第1參照信號的結束到前述第2參照信號的開始為止的期間，強制使遞增計數開始。 　　[0015] 在第3態樣中，即便在未能檢出重置成分的情況下，也能夠輸出接近於本來應被輸出的數位信號的值。 　　[0016] 本發明的第4態樣為在第1至第3中任1個態樣記載的AD變換裝置中，前述計數部，具備：將前述計數器時脈的上升進行遞增計數的雙倍資料速率計數器；在前述比較部比較前述第1參照信號與前述重置成分而使輸出反轉時，當前述時脈為低位準時原封不動使用前述時脈，當前述時脈為高位準時使前述時脈反轉而使用。 　　[0017] 說明關於第4態樣。本態樣的雙倍資料速率計數器，藉由在時脈的上升時開始計數，保持結束時的時脈的高位準或低位準而作為最下位位元，來實現雙倍資料速率。藉由第4態樣，因為不管計數開始時的時脈的狀態為何，都能時常從時脈的上升開始計數，能夠進行也包含最下位位元的正確AD變換。 　　[0018] 本發明的第5態樣為在第1至第3中任1個態樣記載的AD變換裝置中，前述計數部，具備：將前述計數器時脈的上升進行遞增計數的雙倍資料速率計數器；在前述比較部比較前述第1參照信號與前述重置成分而使輸出反轉時，當前述時脈為低位準時原封不動使用前述時脈，當前述時脈為高位準時使前述時脈反轉而使用。 　　[0019] 在第5態樣中，本態樣的雙倍資料速率計數器，藉由在時脈的上升時開始計數，保持結束時的時脈的高位準或低位準而作為最下位位元，來實現雙倍資料速率。藉由第5態樣，因為不管計數開始時的時脈的狀態為何，都能時常從時脈的上升開始計數，能夠進行也包含最下位位元的正確AD變換。 　　[0020] 本發明的第6態樣為在第1至第3中任1個態樣記載的AD變換裝置中，前述計數部，具備：將前述計數器時脈的上升進行遞增計數的雙倍資料速率計數器；在前述比較部比較前述第1參照信號與前述重置成分並使輸出反轉時，當前述時脈為高位準時，由前述雙倍資料速率計數器來將被進行遞增計數的計數值加算1。 　　[0021] 藉由第6態樣，即便是在雙倍速率計數器未從時脈的上升開始時遞增計數的情況下，也能夠輸出也包含最下位位元的正確的計數值。 　　[0022] 本發明的第7態樣為在第1至第3中任1個態樣記載的AD變換裝置中，前述計數部，具備：將前述計數器時脈的下降進行遞減計數的雙倍資料速率計數器；在前述比較部比較前述第1參照信號與前述重置成分並使輸出反轉時，當前述時脈為低位準時，由前述雙倍資料速率計數器來將被進行遞增計數的計數值加算1。 　　[0023] 在第7態樣中，即便是在雙倍速率計數器未從時脈的下降時開始遞增計數的情況下，也能夠輸出也包含最下位位元的正確的計數值。 　　[0024] 本發明的第8態樣為在第1至第7中任1個態樣記載的AD變換裝置中，具備：將由前述計數部計數的計數值減去預定值的差分作為數位信號輸出的減算部；前述減算部，將從前述計數值，減去作為前述預定值的將從第1參照信號的開始到第2參照信號的開始為止的期間被供應的前述時脈作計數的偏移值所得到的差分作為數位信號來輸出。 　　[0025] 在第8態樣中，能夠輸出由從畫素信號施予相關雙重取樣的真的信號成分所形成的數位信號(攝像資料)。 　　[0026] 本發明的第9態樣為一種攝像裝置，具備：第8態樣記載的AD變換裝置；藉由光電變換元件將包含來自入射光的重置成分及信號成分的類比信號輸出的單位畫素；藉由前述AD變換裝置將前述類比信號變換成數位信號而輸出攝像資料。 　　[0027] 在第9態樣中，能夠將從單位畫素得到的類比的畫素信號藉由AD變換裝置來數位化，來得到攝像資料。又，AD變換裝置為了將類比信號數位化而進行相關雙重取樣，但作為此時使用的計數器，僅由遞增計數器即能夠實現。亦即，因為未使用實施相關雙重取樣所需的從前的雙向計數器，能夠大幅地刪減元件數，在能夠將攝像裝置的佈局的大小小型化的同時，也能夠避免電路構成的複雜化。又，在使用雙向計數器時，雖需要用以切換遞增計數及遞減計數的切換時間，但在本發明中不需要切換時間。因此，攝像裝置能進行更高速的AD變換，能夠高速地輸出數位信號(攝像資料)。 　　[0028] 本發明的第10態樣為一種攝像裝置，具備：第6或第7態樣記載的AD變換裝置；藉由光電變換元件將包含來自入射光的重置成分及信號成分的類比信號輸出的單位畫素；被遮光的前述單位畫素即遮光畫素；將從前述AD變換裝置得到的將來自前述單位畫素的類比信號作為輸入的前述計數值、與從前述AD變換裝置得到的將來自前述遮光畫素的類比信號作為輸入的前述計數值的差分作為攝像資料來輸出的信號處理部。 　　[0029] 在第10態樣中，作為用以從計數值減去偏移值的手段，僅進行黑位準補正，就能夠自動減去偏移值。藉此，能夠到由將類比信號進行黑位準補正，且減去偏移值的真的信號成分所形成的數位信號(攝像資料)。在這樣的本態樣的攝像裝置中，並不需要特別準備用以從計數值減去偏移值的減算電路。藉此，能夠更加避免電路構造的複雜化。 [發明的效果] 　　[0030] 根據本發明，能提供一種AD變換裝置及攝像裝置，能夠抑制佈局大小，縮短AD變換所需時間，避免複雜的構成。
[0032] ＜實施形態1＞ 　　圖1為表示本實施形態的攝像裝置的構成的區塊圖。本實施形態的攝像裝置為搭載列並排ADC的CMOS影像感測器。 　　[0033] 攝像裝置10具備：將包含多數光電變換元件的單位畫素11以行列狀(矩陣狀)2維配置而成的畫素陣列部12、行掃描電路13、列處理部14、參照電壓供應部15、列掃描電路16、水平輸出線17、時序控制電路18、及信號處理部19。 　　[0034] 時序控制電路18基於主時脈MCLK，生成成為行掃描電路13、列處理部14、參照電壓供應部15、及列掃描電路16等動作的基準的時脈信號及控制信號等，並對行掃描電路13、列處理部14、參照電壓供應部15、及列掃描電路16等供應。 　　[0035] 將畫素陣列部12的各單位畫素11進行驅動控制的周邊的驅動系統及信號處理系統等，即行掃描電路13、列處理部14、參照電壓供應部15、列掃描電路16、水平輸出線17、及時序控制電路18等，在與畫素陣列部12相同的晶片(半導體基板)上集積。 　　[0036] 作為單位畫素11，在這裡雖將圖示省略，但除了光電變換元件(例如，光二極體)以外，可以使用例如具有：將藉由該光電變換元件將入射光進行光電變換所得到電荷轉送至FD(浮置擴散)部的轉送電晶體、控制該FD部的電位的重置電晶體、及輸出因應FD部的電位的信號的增幅電晶體的三電晶體構成、或另外更具有用以進行畫素選擇的選擇電晶體的四電晶體構成等。從單位畫素11輸出的類比信號在這裡被稱為畫素信號。 　　[0037] 在畫素陣列部12中，在將單位畫素11僅以m行n列分2維配置的同時，相對該m行n列的畫素配置，於每行配置行控制線21(21-1～21-m)、於每列配置列信號線22(22-1～22-n)。行控制線21-1～21-m的各一端連接至對應行掃描電路13的各行的各輸出端。行掃描電路13藉由偏移暫存器等來構成，通過行控制線21-1～21-m進行畫素陣列部12的行位址及行掃描的控制。 　　[0038] 列處理部14，例如，具有設置於每畫素陣列部12的畫素列即每列信號線22-1～22-n的AD變換裝置(以下，ADC)30-1～30-n，將從畫素陣列部12的各單位畫素11向每列輸出的畫素信號變換成數位信號而輸出。又，也將每列信號線22-1～22-n的ADC30-1～30-n總稱表記為ADC30。有關ADC30的詳細將於後述。 　　[0039] 參照電壓供應部15，為生成隨著時間經過而信號位準變化成傾斜狀的所謂的斜面(RAMP)波形的參照電壓者，具體來說，藉由DAC(數位-類比變換電路)來生成參照電壓。此外，作為生成RAMP波形的參照電壓的手段不限於DAC。 　　[0040] 參照電壓供應部15藉由從時序控制電路18所提供的控制信號，基於從時序控制電路18所提供的時脈CLK生成RAMP波形的參照電壓，供應至列處理部14的ADC30-1～30-n。 　　[0041] 列掃描電路16藉由偏移暫存器等來構成，進行列處理部14中的ADC30-1～30-n的列位址及列掃描的控制。在該列掃描電路16所進行的控制之下，由ADC30-1～30-n的各者而被AD變換的N位元的數位信號依序經由水平輸出線17被輸出。水平輸出線17由N位元寬度分的信號線來構成。 　　[0042] 又，攝像裝置10作為用以補正因暗電流的影響所造成的黑位準的偏差的構成，具有所謂的稱為Optical Black(OB)的畫素(以後，稱為遮光畫素11D)。遮光畫素11D的構成雖與單位畫素11相同，但呈被遮光的狀態。遮光畫素11D連接至ADC30D，遮光畫素11D輸出的類比信號藉由ADC30D被變換成數位信號。該ADC30D的構成與上述的ADC30為相同構成。 　　[0043] 信號處理部19藉由取得從未被遮光的單位畫素11得到的畫素信號、與從被遮光的遮光畫素11D得到的畫素信號間的差分來補正黑位準。詳細雖於後述，但信號處理部19將從ADC30得到的數位信號、及從ADC30D得到的數位信號作為輸入，將該等的差分作為攝像資料輸出。此外，信號處理部19不只是進行這種黑位準補正，例如，也可以是進行數位信號的緩衝、偏差補正、色調補正等各種的影像處理機能。又，信號處理部19將N位元的平行攝像資料變換成串列的攝像資料並輸出至攝像裝置10的外部裝置也可以。 　　[0044] 圖2表示ADC的區塊圖。ADC30-1～30-n、及ADC30D都具有相同構成，在裡說明關於ADC30-n。 　　[0045] ADC30-n具備：比較部31、CE生成電路32、AND閘33、遞增計數器34。此外，CE生成電路32、AND閘33、及遞增計數器34為請求項中所記載的計數部的一實施例。 　　[0046] 比較部31，比較因應從畫素陣列部12的第n列的各單位畫素11輸出的信號的列信號線22-n的電位VSL、與從參照電壓供應部15供應的參照電壓的電位RAMP。例如，當電位RAMP變得比電位VSL還大時，輸出(Comp.out)成為低位準，當電位RAMP為電位VSL以下時，輸出(Comp.out)成為高位準。 　　[0047] CE生成電路32，僅檢出比較部31的輸出的上升邊緣，此時使保持的值反轉。例如，將CE生成電路32重置時，保持低位準。接著，檢出比較部31的輸出的上升邊緣時保持高位準。接著，檢出比較部31的輸出的上升邊緣時保持低位準。這樣，將從在比較部31比較第1參照信號與重置成分而使輸出反轉後，到比較部31比較第2參照信號與信號成分而使輸出反轉為止的期間被輸出的信號稱為計數器啟用信號，之後略記成CE(Counter Enable)信號。CE信號成為AND閘33的輸入。 　　[0048] AND閘33輸出：CE信號、與從時序控制電路18提供的時脈CLK的邏輯積。將AND閘33的輸出稱為計數器時脈(Counter CLK)。 　　[0049] 遞增計數器34為非同步計數器，被提供有來自AND閘33的計數器時脈，與該計數器時脈同步進行遞增計數。其中，遞增計數器34進行利用二進制代碼的遞增計數。將計數ADC30的遞增計數器34的值稱為計數值。此外，遞增計數器34不限於使用二進制代碼的遞增計數，為進行使用灰階代碼的遞增計數者也可以。 　　[0050] 關於上述的構成的攝像裝置10的動作，利用圖3的時序流程來說明。在同圖中，將RAMP以一點鏈線表示，將其他以實線表示。 　　[0051] VSL表示單位畫素11輸出的信號的電位，RAMP表示參照電壓供應部15輸出的RAMP波形的參照電壓。CLK表示從時序控制電路18提供的時脈CLK。Comp.out表示比較部31的輸出，CE表示CE生成電路32的CE信號，Counter CLK表示從AND閘33輸出的計數器時脈。 　　[0052] 雖省略了關於單位畫素11的具體動作說明，但如同習知的，在單位畫素11進行重置動作與轉送動作。在重置動作中，重置成預定的電位時的FD部的電位作為重置成分從單位畫素11被輸出至列信號線22-1～22-n。在轉送動作中，從光電變換元件轉送進行光電變換的電荷時的FD部的電位作為信號成分從單位畫素11被輸出至列信號線22-1～22-n。在同圖中，Vr為重置成分的電位，Vs為包含重置成分的信號成分的電位。 　　[0053] RAMP波形包含第1參照信號Vref1 及第2參照信號Vref2 。第1參照信號Vref1 隨著從t0 到t2 的時間經過而信號位準從基準電位V0 開始漸減，第2參照信號Vref2 隨著從t3 到t5 的時間經過而信號位準從基準電位V0 開始漸減。第1參照信號Vref1 與重置成分比較，並與第2參照信號Vref2 比較。 　　[0054] 又，在本實施形態中，時脈CLK僅在生成第1參照信號Vref1 及第2參照信號Vref2 時產生。 　　[0055] 藉由行掃描電路13所進行的行掃描而選擇某行i，從該選擇行i的單位畫素11向列信號線22-1～22-n讀入畫素信號，並輸入至比較部31。 　　[0056] 接著，將由從單位畫素11供應的重置成分所形成的畫素信號數位化。具體來說，參照電壓供應部15對比較部31開始第1參照信號Vref1 的供應(時刻t0 )。又，在供應第1參照信號Vref1 期間，供應時脈CLK(時刻t0 ～t2 )。 　　[0057] 隨著時間經過，第1參照信號Vref1 其信號位準降低，與列信號線22-n的電位VSL在時刻t1 以電位Vr相交，在時刻t1 ～t2 中電位變得比重置成分的電位Vr還低。 　　[0058] 第1參照信號Vref1 若低於重置成分的電位Vr的話，比較部31的輸出從低位準反轉成高位準(時刻t1 )。CE生成電路32檢出比較部31的輸出的上升邊緣，保持高位準並輸出高位準的CE信號。AND閘33在CE信號為高位準的期間，將時脈CLK作為計數器時脈輸出。亦即，AND閘33，在從第1參照信號Vref1 與重置成分的電位Vr成為相等的時刻t1 ，到第1參照信號Vref1 結束的時刻t2 為止的期間，輸出計數器時脈。 　　[0059] 遞增計數器34在從AND閘33輸入計數器時脈的期間(時刻t1 ～t2 )，進行遞增計數。在該時點的計數值，在這裡設為從「0」開始計數到「C1 」(正整數)為止。 　　[0060] 接著，將由從單位畫素11供應的重置成分及信號成分所形成的畫素信號數位化。具體來說，參照電壓供應部15對比較部31開始第2參照信號Vref2 的供應(時刻t3 )。 　　[0061] 又，在供應第2參照信號Vref2 的期間，供應時脈CLK(時刻t3 ～t5 )。如同上述，CE生成電路32設為僅檢出比較部31輸出的信號的上升邊緣的構成。接著，在重置成分的檢出時，CE生成電路32在檢出比較部31輸出的信號的上升邊緣後，原封不動保持高位準。 　　[0062] 因為將這種高位準的CE信號及時脈CLK作為輸入，AND閘33從第2參照信號Vref2 的供應開始時(時刻t3 )輸出計數器時脈。 　　[0063] 隨著時間經過，第2參照信號Vref2 信號位準降低，與列信號線22-n的電位VSL在時刻t4 以電位Vs相交，在時刻t4 ～t5 中電位變得比重置成分的電位Vs還低。 　　[0064] 第2參照信號Vref2 若低於包含重置成分的信號成分的電位Vs，比較部31的輸出從低位準反轉成高位準(時刻t4 )。CE生成電路32檢出比較部31的輸出的上升邊緣，將至此為止保持的高位準反轉並保持低位準。AND閘33因為CE信號成為低位準，不將時脈CLK作為計數器時脈輸出。 　　[0065] 這樣的話，在從開始第2參照信號Vref2 的時刻t3 ，到第2參照信號Vref2 與包含重置成分的信號成分的電位Vs變成相等的時刻t4 為止的期間，從AND閘33輸出計數器時脈。 　　[0066] 遞增計數器34在從AND閘33輸入計數器時脈的期間(時刻t3 ～t4 )，進行遞增計數。該遞增計數，首先，從在時刻t1 ～t2 計數的值開始持續進行計數。在停止計數的時刻t4 中的最終計數值設為「C」(正整數)。 　　[0067] 從時刻t3 到時刻t4 之間，由遞增計數器34計數的值設為「C2 」(正整數)。因此，如式1所示，計數值C為計數值C1 與計數值C2 的和。[0068] 在由這樣的CE生成電路32、AND閘33及遞增計數器34所構成的計數部中，基於時脈CLK、與比較部31中的比較結果，生成計數器時脈，以遞增計數器34將該計數器時脈進行遞增計數。具體來說，比較部31比較第1參照信號Vref1 與表示重置成分的電位Vr並使輸出反轉時(時刻t1 )，遞增計數器34將計數器時脈進行遞增計數。接著，在該計數部中，比較部31比較第2參照信號Vref2 與表示包含重置成分旳信號成分的電位Vs並使輸出反轉時(時刻t4 )，遞增計數器34停止計數器時脈的遞增計數。 　　[0069] 藉由從由遞增計數器34輸出的計數值C減去預定值，能夠得到從單位畫素11得到的畫素信號之中除去重置成分的真的信號成分。該預定值，為將從第1參照信號Vref1 的開始(時刻t0 )到第2參照信號Vref2 的開始(時刻t3 )為止的期間被供應的時脈CLK作計數的偏移值(在圖中表記為Offset)。 　　[0070] 首先，說明藉由從計數值C減去偏移值來得到信號成分。 　　[0071] 在這裡，在從第1參照信號Vref1 的供應開始(時刻t0 )，到第1參照信號Vref1 與電位Vr相交為止(時刻t1 )的期間，假定產生計數器時脈，在該期間遞增計數器34將計數器時脈計數的值作為C0 。 　　[0072] 偏移值為將從第1參照信號Vref1 的開始(時刻t0 )到第2參照信號Vref2 的開始(時刻t3 )為止的期間被供應的時脈CLK作計數的值。在本實施形態中，因為設為僅在產生第1參照信號Vref1 的期間(時刻t0 ～t2 )會產生時脈CLK，將從時刻t0 到時刻t2 為止的期間產生的時脈CLK作計數的值成為偏移值。 　　[0073] 因此，偏移值如式2所示，等於遞增計數器34將計數器時脈作計數的計數值C1 、與假想的計數值C0 的和。[0074] 從(式1)及(式2)得知，從計數值C減去偏移值的差，如式3所示，等於計數值C2 、與計數值C0 的差。[0075] 計數值C0 ，為RAMP波形的信號位準從基準電位V0 降低至重置成分的電位Vr的期間被計數的值，亦即，將重置成分數位化的值。 　　[0076] 計數值C2 ，為RAMP波形的信號位準從基準電位V0 降低至包含重置成分的信號成分的電位Vs的期間被計數的值，亦即，將包含重置成分的信號成分數位化的值。 　　[0077] 從計數值C2 減去計數值C0 的值為將真的信號成分數位化的值(攝像資料)。因此，藉由從遞增計數器34輸出的計數值C減去偏移值所得到差分，成為將施予相關雙重取樣所得到的真的信號成分數位化的值。 　　[0078] 因為偏移值為將在第1參照信號Vref1 產生的時間所產生的時脈CLK作計數的值，故為固定值。因此，不需要用以將偏移值計數的計數器。若決定第1參照信號Vref1 的時間長，能夠固定地將偏移值決定。又，偏移值作為在全部的ADC30共通的值。 　　[0079] 藉由設置從由遞增計數器34得到的計數值C減去偏移值的減算電路(相當於請求項的減算部)，能夠得到將真的信號成分數位化的攝像資料。但是，藉由執行接下來說明的黑位準補正，即便不特別設置減算電路，也能夠基於計數值C得到攝像資料。該種處理由信號處理部19來進行。 　　[0080] 信號處理部19具備：由一般的攝像裝置進行的用以除去暗電流的影響的電路。具體來說，信號處理部19從遞增計數器34通過水平輸出線17輸入計數值C。又，信號處理部19，也被從將來自遮光畫素11D的畫素信號數位化的ADC30D輸入計數值(之後，稱為暗電流計數值D)。接著信號處理部19將該等計數值C與暗電流計數值D的差分作為攝像資料輸出。 　　[0081] 將從計數值C減去偏移值的真的信號成分設為Signal時，式3會如式4所示。其中，在不補正黑位準時的真的信號成分中，因為包含暗電流成分，將暗電流成分設為DC(Dark Current)時，能以式5的式子表示。關於暗電流計數值D也與式5一樣如式6所示。[0082] 暗電流計數值D因為將遮光畫素11D的類比信號作為基礎，信號成分為0，包含暗電流成分DC與偏移值。換言之，從暗電流計數值D減去偏移值的值，表示僅有暗電流的黑位準信號。因為偏移值在全部的ADC30共通，從式5減去式6後，如式7所示，成為表示除去暗電流成分及偏移值的真的信號成分的數位信號(攝像資料)。[0083] 因此，信號處理部19取得未被遮光的單位畫素11的計數值C、與被遮光的遮光畫素11D得到的暗電流計數值D間的差分。藉此，在能夠將暗電流成分DC除去並進行黑位準補正的同時，減去偏移值，與實施相關雙重取樣一樣，能夠輸出由真的信號成分所形成的攝像資料。 　　[0084] 在ADC30中進行一連的CDS及AD變換後，在遞增計數器34中保持N位元的數位信號。接著，由列處理部14的各ADC30-1～30-n被AD變換的N位元的數位信號，藉由列掃描電路16所進行的列掃描，經由N位元寬度的水平輸出線17依序向信號處理部19輸出。藉由信號處理部19進行黑位準補正及偏移值的減算，輸出攝像資料。之後，藉由在每行依序返復進行同樣的動作而生成2維影像。 　　[0085] 以上說明的ADC30(AD變換裝置)，將來自配置成矩陣狀的單位畫素11的類比畫素信號數位化而在遞增計數器34中作為計數值保持。該計數值如同上述，僅減去固定的偏移值而成為由真的信號成分所形成的數位信號(攝像資料)。因此，本實施形態的ADC30，能夠輸出僅以減去固定的偏移值而能得到由真的信號成分所形成的數位信號的計數值。作為用以得到這種計數值的構成，由遞增計數器34來實現。亦即，因為未使用實施相關雙重取樣所需的從前的雙向計數器，能夠大幅地刪減元件數，能夠將ADC30以及攝像裝置10的佈局大小小型化。 　　[0086] 又，在使用雙向計數器時，需要用來切換遞增計數及遞減計數的切換時間。以圖3來說，需要切換第1參照信號Vref1 與第2參照信號Vref2 之間(圖3的時刻t2 到t3 )的時間。但是，本實施形態的ADC30不需要這樣的切換時間。因此，能進行更高速的AD變換，又，也能期待1／f雜訊的降低效果。 　　[0087] 又，在本實施形態中，以使用二進制代碼的遞增計數器34為例作說明，但也能使用灰階代碼的遞增計數器。即便是使用灰階代碼的遞增計數器的情形，也不需要用於CDS的保持重置信號的記憶體。 　　[0088] 這樣的話，即便使用灰階代碼的遞增計數器，也不需要CDS用的記憶體、及用於CDS的從灰階代碼變換至二進制代碼的電路，不會使電路及控制變複雜。接著，藉由使用灰階代碼的遞增計數器，能夠實現時脈的高速化及低耗電力化，再來，能夠避免在二進制代碼的問題點即位元的同時反轉。 　　[0089] 再來，具備本實施形態的ADC30的攝像裝置10，作為用以從由ADC30得到的計數值減去偏移值的構成，使用進行黑位準補正的信號處理部19。藉由設置這樣的信號處理部19，在進行黑位準補正的同時，實施相關雙重取樣，除去包含於畫素信號的重置成分而得到由真的信號成分所形成的攝像資料。進行黑位準補正的信號處理部19，為從前的攝像裝置一般所具備者。因為僅適用這樣的信號處理部19即能得到除去重置成分的攝像資料，並不需要特別準備用以從由ADC30得到的計數值減去偏移值的減算電路。藉此，能夠更加避免電路構造的複雜化。 　　[0090] ＜實施形態2＞ 　　在本實施形態中，說明有關對應無法檢出重置成分時的ADC30。圖4為ADC的區塊圖，圖5為ADC的時序流程。此外，與實施形態1相同者，附加相同符號並省略重複的說明。 　　[0091] 如圖4所示，本實施形態的ADC30的CE生成電路32A，設有強制使高位準的CE信號輸出的機能。CE生成電路32A，在強制計數開始信號(圖中記成Forced Counter Start)為低位準時的動作與實施形態1的CE生成電路32一樣。當強制計數開始信號為高位準，不管輸入為何，都作為CE信號輸出高位準。 　　[0092] 第1參照信號Vref1 結束後到第2參照信號Vref2 開始為止的期間的任意時點，高位準的強制計數開始信號被提供至CE生成電路32A。 　　[0093] 利用圖5說明有關本實施形態的ADC30的動作。 　　隨著時間經過，第1參照信號Vref1 信號位準雖降低，但有未與列信號線22-n的電位VSL相交的情形。例如，強光入射至單位畫素11時，因為畫素信號的信號量越大電位VSL越低，電位VSL有成為未與第1參照信號Vref1 相交的低位準的情形。 　　[0094] 這種情況下，從CE生成電路32A輸出的CE信號維持低位準。因此，在第1參照信號Vref1 (時刻t0 ～t2 )中，從AND閘33不輸出計數器時脈，在遞增計數器34不開始遞增計數。 　　[0095] 接著，在第1參照信號Vref1 結束到第2參照信號Vref2 開始為止的期間(時刻t2 ～t3 )，高位準的強制計數開始信號被提供至CE生成電路32A。藉此，CE生成電路32A，在檢出下個從比較部31的輸出的上升邊緣為止(到時刻t4 為止)，保持高位準。接著，AND閘33在第2參照信號Vref2 之間(時刻t3 ～t4 )輸出計數器時脈，遞增計數器34進行遞增計數。之後，與實施形態1一樣，藉由從由遞增計數器34進行遞增計數後的計數值C減去暗電流計數值D，來得到攝像資料。 　　[0096] 假如，在CE生成電路32A未設有重置機能的情形，因為從CE生成電路32A輸出的CE信號成為原封不動的低位準，從AND閘33也不輸出計數器時脈。該結果中，可得知遞增計數器34的計數值C成為0，作為黑色的攝像資料被輸出。也就是說，即便實際上存在相當的亮度，也被作為黑色的攝像資料輸出了。 　　[0097] 不過，根據本實施形態的ADC30，藉由在CE生成電路32A強制地設置進行遞增計數器34的計數的機能，能輸出非黑色，而本來應被輸出的接近攝像資料者。 　　[0098] ＜實施形態3＞ 　　在本實施形態中，說明關於作為遞增計數器使用雙倍資料速率(Double Data Rate；DDR)計數器的ADC30。圖6為ADC的區塊圖，圖7為ADC30的時序流程。此外，與實施形態1相同者，附加相同符號並省略重複的說明。 　　[0099] 如圖6所示，本實施形態的ADC30，在比較部31比較第1參照信號Vref1 與重置成分並使輸出反轉時，若時脈為高位準，則原封不動使用該時脈，若時脈為低位準，則使時脈反轉而使用。 　　[0100] 作為用於進行這種時脈的反轉的具體構成，ADC30具備：作為遞增計數器的DDR計數器34A、比較部31(圖未示)、CE生成電路32(圖未示)、時脈・反向時脈生成電路37(圖中為CLK or CLKB生成電路)、鎖存電路38、及延遲電路39。 　　[0101] 時脈・反向時脈生成電路37，為在檢出CE信號的上升邊緣時，當時脈為高位準時將時脈原封不動輸出，當時脈為低位準時輸出使時脈反轉的反向時脈(CLKB)的電路。 　　[0102] 又，時脈・反向時脈生成電路37的輸出被輸入至鎖存電路38而保持。延遲電路39用於保持鎖存電路38所致的時脈・反向時脈生成電路37的輸出。 　　[0103] 利用圖7說明有關本實施形態的ADC30的動作。同圖的CLK表示時脈CLK，CLKB表示使時脈CLK反轉的反向時脈。又，時刻t1 與實施形態1(圖3)所示者一樣，表示檢出重置成分時(第1參照信號Vref1 與電位Vr相交時)。時刻t4 表示檢出包含重置成分的信號成分時(第2參照信號Vref2 與電位Vs相交時)。 　　[0104] 首先，說明關於由時脈・反向時脈生成電路37檢出CE信號的上升邊緣時(時刻t1 )，時脈CLK為低位準的情形。此時，時脈・反向時脈生成電路37將時脈CLK原封不動輸出。接著，在DDR計數器34A開始計數器時脈的計數時，成為在計數器時脈的上升開始。 　　[0105] 另一方面，說明關於由時脈・反向時脈生成電路37檢出CE信號的上升邊緣時(時刻t1 )，時脈CLK為低位準的情形。此時，時脈・反向時脈生成電路37輸出使時脈CLK反轉的CLKB。因為這樣使時脈CLK反轉，提供至DDR計數器34A的計數器時脈成為反向時脈CLKB，當開始計數器時脈的計數時，成為在計數器時脈的上升(ta )開始。 　　[0106] 假如，當時脈・反向時脈生成電路37未使時脈CLK反轉時，DDR計數器34A將CLK進行遞增計數，而不是CLKB。當為將計數器時脈的上升計數的DDR計數器34A的情形時，到下個計數器時脈的上升為止(從時刻t1 到tb 為止)，必須待機，會延遲半周期以上。 　　[0107] 但是，在本實施形態的ADC30中，若檢出CE信號的上升邊緣時的時脈CLK為高位準則使其反轉。藉此，DDR計數器34A能夠經常從計數器時脈的上升後開始遞增計數。亦即，能夠避免上述的待機到下個計數器時脈的上升為止。又，因為以DDR計數器34A將計數器時脈進行遞增計數，能夠將計數器的頻率設為2倍，能將ADC30所進行的AD變換高速化。 　　[0108] 此外，使用計數時脈的下降的DDR計數器時，為如接下來的方式構成。由時脈・反向時脈生成電路37檢出CE信號的上升邊緣時(時刻t1 )，當時脈CLK為高位準時，時脈・反向時脈生成電路37將時脈CLK原封不動輸出。另一方面，由時脈・反向時脈生成電路37檢出CE信號的上升邊緣時(時刻t1 )，當時脈CLK為低位準時，時脈・反向時脈生成電路37使時脈CLK反轉而輸出反向時脈CLKB。因為這樣使時脈CLK反轉，提供至DDR計數器的計數器時脈成為反向時脈CLKB，當開始計數器時脈的計數時，成為在計數器時脈的下降開始。藉此，DDR計數器能夠經常從計數器時脈的下降後開始遞增計數。亦即，能夠避免待機到下個計數器時脈的下降為止。 　　[0109] ＜實施形態4＞ 　　在本實施形態中，說明關於作為遞增計數器使用雙倍資料速率(Double Data Rate；DDR)計數器的ADC30。圖8為ADC的區塊圖。此外，與實施形態3相同者，附加相同符號並省略重複的說明。 　　[0110] 如圖8所示，本實施形態的ADC30，在比較部31比較第1參照信號Vref1 與重置成分並使輸出反轉時，若時脈為高位準，則由DDR計數器34A來將被遞增計數的計數值加算1。 　　[0111] 作為用於實現這種處理的具體構成，ADC30具備：作為遞增計數器的DDR計數器34A、比較部31(圖未示)、CE生成電路32(圖未示)、時脈位準檢出電路40(圖中為CLK H or L檢出電路)、鎖存電路41、及加算部42。 　　[0112] 時脈位準檢出電路40保持在實施形態1說明的檢出CE生成電路32的輸出CE信號的上升邊緣時的時脈CLK的信號位準。 　　[0113] 鎖存電路41在實施形態1說明的CE生成電路32的輸出CE信號為高位準時將時脈CLK作為計數器時脈輸出，成為低位準時，將此時的時脈CLK保持。鎖存電路41的輸出被輸入至DDR計數器34A，進行遞增計數。 　　[0114] 加算部42，若時脈位準檢出電路40的輸出為高位準的話，對由DDR計數器34A所進行遞增計數的計數值加算1並輸出，若時脈位準檢出電路40的輸出為低位準的話，將由DDR計數器34A進行遞增計數的計數值原封不動輸出。 　　[0115] 如實施形態3所述，當檢出CE信號的上升邊緣時若時脈CLK為高位準的話，DDR計數器34A到下個計數器時脈的上升為止(從時刻t1 到tb 為止)，必須待機。此時，因為DDR計數器34A無法將待機期間的計數器時脈作計數，最終輸出的計數值，是比正確計數值還少1的值。 　　[0116] 本實施形態的ADC30，在檢出CE信號的上升邊緣時當時脈CLK為高位準時，因為在DDR計數器34A輸出的計數值加算1，能夠輸出正確的計數值。 　　[0117] 此外，使用計數時脈的下降的DDR計數器時，加算部42，若時脈位準檢出電路40的輸出為低位準的話，將由DDR計數器進行遞增計數的計數值加算1並輸出。 　　[0118] 當檢出CE信號的上升邊緣時若時脈CLK為低位準的話，DDR計數器到下個時脈的下降為止必須待機。此時，因為DDR計數器無法將待機期間的時脈作計數，最終輸出的計數值，是比正確計數值還少1的值。本實施形態的ADC30，在檢出CE信號的上升邊緣時當時脈CLK為高位準時，因為在DDR計數器輸出的計數值加算1，能夠輸出正確的計數值。 　　[0119] ＜其他的實施形態＞ 　　以上，雖說明有關本發明的各實施形態，但本發明的基本構成並不限於上述者。 　　[0120] 在實施形態1～實施形態4中，作為從ADC30計數的計數值減算偏移的手段雖使用信號處理部19，但並不限於此。例如，在各ADC30，設置用以從由遞增計數器34進行遞增計數的計數值，減去偏移值的減算電路也可以。根據這種具備減算電路的ADC30，能夠輸出由從畫素信號施予相關雙重取樣的真的信號成分所形成的數位信號(攝像資料)。 　　[0121] 在實施形態1~實施形態4中，偏移值雖是僅將在第1參照信號Vref1 產生的時脈CLK作計數的值，但不限於此。偏移值為將從第1參照信號Vref1 的開始到第2參照信號Vref2 的開始為止的期間供應的時脈CLK作計數的值也可以。若是圖3的例的話，在時刻t2 ～t3 使時脈CLK產生也可以。在這種情形也一樣，藉由從由遞增計數器34(或DDR計數器34A)進行遞增計數的計數值減去該偏移值，能夠得到將除去重置成分的真的信號成分數位化的攝像資料。又，第1參照信號及第2參照信號不限於實施形態1~實施形態4所例示者。至少，是隨著時間經過而信號位準變化的波形也可以。 　　[0122] 在實施形態1～實施形態4中，ADC30雖用於處理攝像裝置的畫素信號，但並不限於此用途。若是包含重置成分與信號成分的類比信號的話，即能適用本發明的AD變換裝置。例如，除了上述實施形態說明的光以外，從放射線等電磁波變換成電信號的元件將類比信號變換成數位信號時也能夠適用本發明的AD變換裝置。
[0123]
10‧‧‧攝像裝置
11‧‧‧單位畫素
11D‧‧‧遮光畫素
19‧‧‧信號處理部
31‧‧‧比較部
32、32A‧‧‧CE生成電路
33‧‧‧AND閘
34‧‧‧遞增計數器
34A‧‧‧DDR計數器
37‧‧‧時脈・反向時脈生成電路
38、41‧‧‧鎖存電路
39‧‧‧延遲電路
40‧‧‧時脈位準檢出電路
42‧‧‧加算部
[0031] 　　[圖1] 表示實施形態1的攝像裝置的構成的區塊圖。 　　[圖2] 實施形態1的AD變換裝置的區塊圖。 　　[圖3] 實施形態1的AD變換裝置的時序流程圖。 　　[圖4] 實施形態2的AD變換裝置的區塊圖。 　　[圖5] 實施形態2的AD變換裝置的時序流程圖。 　　[圖6] 實施形態3的AD變換裝置的區塊圖。 　　[圖7] 實施形態3的AD變換裝置的時序流程圖。 　　[圖8] 實施形態4的AD變換裝置的區塊圖。

Claims (17)

  1. 一種AD變換裝置，係將包含重置成分與信號成分的類比信號變換成數位信號的AD變換裝置，具備： 　　比較隨著時間經過而信號位準發生變化的第1參照信號及第2參照信號、與前述類比信號的比較部； 　　接受時脈的供應，基於該時脈及前述比較部的比較結果生成計數器時脈，並將該計數器時脈進行遞增計數的計數部； 　　前述計數部， 　　在前述比較部比較前述第1參照信號與前述重置成分而使輸出反轉時，將前述計數器時脈進行遞增計數； 　　在前述比較部比較前述第2參照信號與前述信號成分而使輸出反轉時，停止前述計數器時脈的遞增計數。
  2. 如請求項1所記載之AD變換裝置，其中， 　　前述計數部，具備： 　　在前述比較部比較前述第1參照信號與前述重置成分而使輸出反轉後，到前述比較部比較前述第2參照信號與前述信號成分而使輸出反轉為止的期間，生成計數器啟用信號的計數器啟用信號生成部； 　　將前述計數器啟用信號與前述時脈作為輸入而將前述計數器時脈輸出的AND閘； 　　將由前述AND閘輸出的前述計數器時脈進行遞增計數的遞增計數器。
  3. 如請求項1所記載之AD變換裝置，其中， 　　前述計數部，在前述第1參照信號的結束到前述第2參照信號的開始為止的期間，強制使遞增計數開始。
  4. 如請求項2所記載之AD變換裝置，其中， 　　前述計數部，在前述第1參照信號的結束到前述第2參照信號的開始為止的期間，強制使遞增計數開始。
  5. 如請求項1到請求項4中任1項所記載之AD變換裝置，其中， 　　前述計數部，具備： 　　將前述計數器時脈的上升進行遞增計數的雙倍資料速率計數器； 　　在前述比較部比較前述第1參照信號與前述重置成分而使輸出反轉時，當前述時脈為低位準時原封不動使用前述時脈，當前述時脈為高位準時使前述時脈反轉而使用。
  6. 如請求項1到請求項4中任1項所記載之AD變換裝置，其中， 　　前述計數部，具備： 　　將前述計數器時脈的下降進行遞增計數的雙倍資料速率計數器； 　　在前述比較部比較前述第1參照信號與前述重置成分並使輸出反轉時，當前述時脈為高位準時原封不動使用前述時脈，當前述時脈為低位準時使前述時脈反轉而使用。
  7. 如請求項1到請求項4中任1項所記載之AD變換裝置，其中， 　　前述計數部，具備： 　　將前述計數器時脈的上升進行遞增計數的雙倍資料速率計數器； 　　在前述比較部比較前述第1參照信號與前述重置成分並使輸出反轉時，當前述時脈為高位準時，由前述雙倍資料速率計數器來將被進行遞增計數的計數值加算1。
  8. 如請求項1到請求項4中任1項所記載之AD變換裝置，其中， 　　前述計數部，具備： 　　將前述計數器時脈的下降進行遞增計數的雙倍資料速率計數器； 　　在前述比較部比較前述第1參照信號與前述重置成分並使輸出反轉時，當前述時脈為低位準時，由前述雙倍資料速率計數器來將被進行遞增計數的計數值加算1。
  9. 如請求項1到請求項4中任1項所記載之AD變換裝置，其中， 　　具備：將由前述計數部計數的計數值減去預定值的差分作為數位信號輸出的減算部； 　　前述減算部，將從前述計數值，減去作為前述預定值的將從第1參照信號的開始到第2參照信號的開始為止的期間被供應的前述時脈作計數的偏移值所得到的差分作為數位信號來輸出。
  10. 如請求項5所記載之AD變換裝置，其中， 　　具備：將由前述計數部計數的計數值減去預定值的差分作為數位信號輸出的減算部； 　　前述減算部，將從前述計數值，減去作為前述預定值的將從第1參照信號的開始到第2參照信號的開始為止的期間被供應的前述時脈作計數的偏移值所得到的差分作為數位信號來輸出。
  11. 如請求項6所記載之AD變換裝置，其中， 　　具備：將由前述計數部計數的計數值減去預定值的差分作為數位信號輸出的減算部； 　　前述減算部，將從前述計數值，減去作為前述預定值的將從第1參照信號的開始到第2參照信號的開始為止的期間被供應的前述時脈作計數的偏移值所得到的差分作為數位信號來輸出。
  12. 如請求項7所記載之AD變換裝置，其中， 　　具備：將由前述計數部計數的計數值減去預定值的差分作為數位信號輸出的減算部； 　　前述減算部，將從前述計數值，減去作為前述預定值的將從第1參照信號的開始到第2參照信號的開始為止的期間被供應的前述時脈作計數的偏移值所得到的差分作為數位信號來輸出。
  13. 如請求項8所記載之AD變換裝置，其中， 　　具備：將由前述計數部計數的計數值減去預定值的差分作為數位信號輸出的減算部； 　　前述減算部，將從前述計數值，減去作為前述預定值的將從第1參照信號的開始到第2參照信號的開始為止的期間被供應的前述時脈作計數的偏移值所得到的差分作為數位信號來輸出。
  14. 一種攝像裝置，具備：如請求項9所記載之AD變換裝置； 　　藉由光電變換元件將包含來自入射光的重置成分及信號成分的類比信號輸出的單位畫素；藉由前述AD變換裝置將前述類比信號變換成數位信號而輸出攝像資料。
  15. 一種攝像裝置，具備：如請求項10到請求項13中任1項所記載之AD變換裝置； 　　藉由光電變換元件將包含來自入射光的重置成分及信號成分的類比信號輸出的單位畫素；藉由前述AD變換裝置將前述類比信號變換成數位信號而輸出攝像資料。
  16. 一種攝像裝置，具備：如請求項7所記載之AD變換裝置； 　　藉由光電變換元件將包含來自入射光的重置成分及信號成分的類比信號輸出的單位畫素； 　　被遮光的前述單位畫素即遮光畫素； 　　將從前述AD變換裝置得到的將來自前述單位畫素的類比信號作為輸入的前述計數值、與從前述AD變換裝置得到的將來自前述遮光畫素的類比信號作為輸入的前述計數值的差分作為攝像資料來輸出的信號處理部。
  17. 一種攝像裝置，具備：如請求項8所記載之AD變換裝置； 　　藉由光電變換元件將包含來自入射光的重置成分及信號成分的類比信號輸出的單位畫素； 　　被遮光的前述單位畫素即遮光畫素； 　　將從前述AD變換裝置得到的將來自前述單位畫素的類比信號作為輸入的前述計數值、與從前述AD變換裝置得到的將來自前述遮光畫素的類比信號作為輸入的前述計數值的差分作為攝像資料來輸出的信號處理部。
TW107103155A 2017-01-30 2018-01-30 Ａｄ變換裝置及攝像裝置 TWI650951B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-014791 2017-01-30
JP2017014791A JP6195142B1 (ja) 2017-01-30 2017-01-30 Ａｄ変換装置及び撮像装置

Publications (2)

Publication Number Publication Date
TW201834400A TW201834400A (zh) 2018-09-16
TWI650951B true TWI650951B (zh) 2019-02-11

Family

ID=59854899

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107103155A TWI650951B (zh) 2017-01-30 2018-01-30 Ａｄ變換裝置及攝像裝置

Country Status (4)

Country Link
JP (1) JP6195142B1 (zh)
CN (1) CN110235437A (zh)
TW (1) TWI650951B (zh)
WO (1) WO2018138958A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088279B2 (en) * 2004-04-12 2006-08-08 Sony Corporation AD conversion method, AD converter, semiconductor device for detecting distribution of physical quantities, and electronic apparatus
TW200845735A (en) * 2007-01-17 2008-11-16 Sony Corp Solid-state imaging device and imaging apparatus
TW201404145A (zh) * 2012-07-06 2014-01-16 新力股份有限公司 固體攝像裝置及固體攝像裝置之驅動方法、以及電子機器
TW201540072A (zh) * 2014-04-15 2015-10-16 Sony Corp 攝像元件、電子機器
TW201637435A (zh) * 2015-04-06 2016-10-16 Sony Corp 固體攝像裝置、電子機器及ａｄ轉換裝置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4281822B2 (ja) * 2007-05-11 2009-06-17 ソニー株式会社 固体撮像装置、撮像装置
JP4743227B2 (ja) * 2008-05-12 2011-08-10 ソニー株式会社 Ａｄ変換方法およびａｄ変換装置、並びに物理量分布検知の半導体装置および電子機器
JP5254140B2 (ja) * 2009-07-14 2013-08-07 株式会社東芝 Ａ／ｄ変換器及びそれを備えた固体撮像装置
US20110122274A1 (en) * 2009-11-23 2011-05-26 Samsung Electronics Co., Ltd. Ddr counter circuits, analog to digital converters, image sensors and digital imaging systems including the same
JP5728826B2 (ja) * 2010-04-30 2015-06-03 ソニー株式会社 カラムａ／ｄ変換器、カラムａ／ｄ変換方法、固体撮像素子およびカメラシステム
JP5868049B2 (ja) * 2011-07-19 2016-02-24 キヤノン株式会社 撮像装置
CN103051848B (zh) * 2013-01-21 2015-12-09 长春长光辰芯光电技术有限公司 图像数据模数转换方法及图像传感器
CN103686004B (zh) * 2013-12-11 2017-02-08 格科微电子（上海）有限公司 列并行模数转换器、像素感光值输出方法及cmos图像传感器
WO2015111398A1 (ja) * 2014-01-21 2015-07-30 パナソニックＩｐマネジメント株式会社 固体撮像装置
KR20160017500A (ko) * 2014-08-06 2016-02-16 에스케이하이닉스 주식회사 이중 데이터 레이트 카운터 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
US9906749B2 (en) * 2014-09-02 2018-02-27 Canon Kabushiki Kaisha Image capturing apparatus capable of generating and adding pixel region information to image data, method of controlling the same, and image sensor
JP2016184869A (ja) * 2015-03-26 2016-10-20 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088279B2 (en) * 2004-04-12 2006-08-08 Sony Corporation AD conversion method, AD converter, semiconductor device for detecting distribution of physical quantities, and electronic apparatus
TW200845735A (en) * 2007-01-17 2008-11-16 Sony Corp Solid-state imaging device and imaging apparatus
TW201404145A (zh) * 2012-07-06 2014-01-16 新力股份有限公司 固體攝像裝置及固體攝像裝置之驅動方法、以及電子機器
TW201540072A (zh) * 2014-04-15 2015-10-16 Sony Corp 攝像元件、電子機器
TW201637435A (zh) * 2015-04-06 2016-10-16 Sony Corp 固體攝像裝置、電子機器及ａｄ轉換裝置

Also Published As

Publication number Publication date
TW201834400A (zh) 2018-09-16
CN110235437A (zh) 2019-09-13
JP6195142B1 (ja) 2017-09-13
WO2018138958A1 (ja) 2018-08-02
JP2018125623A (ja) 2018-08-09

Similar Documents

Publication Publication Date Title
TWI392352B (zh) 固態影像擷取裝置，固態影像擷取裝置的類比／數位轉換方法，及影像擷取裝置
US7495597B2 (en) Counter circuit, AD conversion method, AD converter, semiconductor device for detecting distribution of physical quantities, and electronic apparatus
US7952630B2 (en) Data processor, solid-state imaging device, imaging device, and electronic apparatus
US7088279B2 (en) AD conversion method, AD converter, semiconductor device for detecting distribution of physical quantities, and electronic apparatus
JP5407523B2 (ja) 積分型ａｄ変換装置、固体撮像素子、およびカメラシステム
US8111312B2 (en) Solid-state imaging device, method of driving the same, and camera
JP5359521B2 (ja) バイナリ値変換回路およびその方法、ａｄ変換装置、固体撮像素子、並びにカメラシステム
US9001241B2 (en) A/D conversion circuit and image pick-up device
US8111309B2 (en) Solid-state image pickup device and signal processing method using solid-state image pickup device
US20110122274A1 (en) Ddr counter circuits, analog to digital converters, image sensors and digital imaging systems including the same
US10097781B2 (en) Analog-to-digital converter and operating method thereof
US8704696B2 (en) AD conversion circuit and imaging apparatus
US20120120290A1 (en) Image sensing device and method for operating the same
US20220377273A1 (en) Image sensor and method of operating an image sensor
JP2012204842A (ja) 固体撮像装置
CN114845074A (zh) 模数转换电路、图像感测装置及其操作方法
US8174427B2 (en) A/D converter and solid-state imaging device
TWI650951B (zh) Ａｄ變換裝置及攝像裝置
US9338384B2 (en) Solid-state imaging apparatus including electrically connected substrates
JP6843190B2 (ja) 固体撮像素子
JP2014120987A (ja) Ａ／ｄ変換回路および固体撮像装置