TWI646522B - 攜帶型裝置的顯示系統以及應用處理器 - Google Patents

攜帶型裝置的顯示系統以及應用處理器 Download PDF

Info

Publication number
TWI646522B
TWI646522B TW103123832A TW103123832A TWI646522B TW I646522 B TWI646522 B TW I646522B TW 103123832 A TW103123832 A TW 103123832A TW 103123832 A TW103123832 A TW 103123832A TW I646522 B TWI646522 B TW I646522B
Authority
TW
Taiwan
Prior art keywords
frequency
control signal
signal
clock signal
integrated circuit
Prior art date
Application number
TW103123832A
Other languages
English (en)
Other versions
TW201503097A (zh
Inventor
吳熙泰
金東輝
金度慶
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201503097A publication Critical patent/TW201503097A/zh
Application granted granted Critical
Publication of TWI646522B publication Critical patent/TWI646522B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一種在顯示面板上顯示影像資料的攜帶型裝置的顯示系統的應用處理器，所述應用處理器包含：控制器，經組態以獲得自顯示驅動器積體電路接收的資料傳輸時序控制信號的頻率，且基於所獲得的所述頻率而產生用於調整與所述顯示驅動器積體電路的操作時鐘信號相關的頻率的頻率控制信號；傳輸器，經組態以將所產生的所述頻率控制信號傳輸至所述顯示驅動器積體電路；以及頻率計算電路，包括：偵測器，經組態以自所述顯示驅動器積體電路接收所述資料傳輸時序控制信號；以及頻率計算器，經組態以計算所接收的所述資料傳輸時序控制信號的所述頻率。

Description

攜帶型裝置的顯示系統以及應用處理器 【相關申請案的交叉參考】
本申請案主張2013年7月11日申請的美國臨時專利申請案第61/845,183號的權益，主張2013年10月8日在韓國智慧財產局(KIPO)申請的韓國專利申請案第10-2013-0120011號的優先權，且主張2014年6月30日在韓國智慧財產局(KIPO)申請的韓國專利申請案第10-2014-0080512號的優先權，所述專利申請案中的每一者的全部內容特此以引用的方式併入本文中。
根據例示性實施例的設備及方法是關於主機，且更特定言之，是關於用於基於自顯示驅動器積體電路(integrated circuit,IC)輸出的資料傳輸時序控制信號而控制顯示驅動器IC的操作時鐘信號的頻率的主機、包含所述主機的系統以及操作所述系統的方法。
包含液晶顯示器(liquid crystal display,LCD)面板的行動裝置在各種模式(包含視訊模式或命令模式)中驅動LCD面板。行動產業處理器介面顯示器串列介面(Mobile Industry Processor Interface Display Serial Interface,MIPI® DSI)是攜帶型電子裝置的先前技術的顯示標準。
MIPI支援兩種顯示模式，即，視訊模式以及命令模式。在命令模式中，藉由撕裂效應(tearing effect,TE)信號而控制自主機的畫面資料傳輸的開始。在視訊模式中，即時地將畫面資料自主機傳輸至面板。
當在顯示面板上顯示靜態影像時，顯示驅動器IC週期性地自顯示驅動器IC中所包含的畫面緩衝器讀取靜態影像，且在顯示面板上顯示靜態影像，此稱為面板自行再新(self-refresh)。此時，顯示驅動器IC使用自電阻器-電容器(resistor-capacitor,RC)振盪器輸出的時鐘信號而執行面板自行再新。因為RC振盪器對溫度變化敏感，所以時鐘信號的頻率可能出現偏差。此偏差導致電磁干擾(electromagnetic interference,EMI)，所述EMI會干擾其他裝置(諸如，觸碰螢幕、觸控筆等)的操作頻率。
當顯示驅動器IC在命令模式中將TE信號傳輸至主機時，主機基於TE信號而將畫面資料傳輸至顯示驅動器IC。TE信號用於防止撕裂或螢幕撕裂。撕裂或螢幕撕裂是在對應於至少兩個不同畫面的影像資料同時顯示於顯示面板上的單個螢幕上時顯 現的視覺假影。
一或多個例示性實施例可克服以上缺點及上文未描述的其他缺點。然而，應理解，一或多個例示性實施例並非為克服上文所述的缺點所需，且可能不克服上文所述的問題中的任一者。
根據例示性實施例的態樣，提供一種用於在顯示面板上驅動影像資料的顯示的顯示驅動器積體電路(display driver integrated circuit,DDI)，所述DDI包含：控制信號產生器，經組態以基於操作時鐘信號而產生控制信號，且將所產生的所述控制信號傳輸至外部裝置；接收器，經組態以回應於所傳輸的所述控制信號而自所述外部裝置接收第一頻率控制信號；以及控制器，經組態以基於所接收的所述第一頻率控制信號而輸出第二頻率控制信號以調整與所述操作時鐘信號相關的頻率。
所述控制信號可為撕裂效應信號，且所述接收器可經組態以回應於所傳輸的所述控制信號而自所述外部裝置接收所述影像資料。
所述DDI可更包含：振盪器，經組態以將所述操作時鐘信號輸出至所述控制信號產生器，其中所述控制器可經組態以將所述第二頻率控制信號輸出至所述振盪器以調整所述操作時鐘信號的頻率。
所述控制器可經組態以將所述第二頻率控制信號輸出至 所述控制信號產生器；且所述控制信號產生器可經組態以根據所輸出的所述第二頻率控制信號以及所述操作時鐘信號而調整所產生的所述控制信號的頻率。
所述控制信號產生器可經組態以根據所述操作時鐘信號的有偏差的頻率與所產生的所述控制信號的所述頻率之間的比率而調整所產生的所述控制信號的所述頻率。
所述接收器可為行動產業處理器介面(MIPI)接收器。
所述DDI可更包含：影像處理器，經組態以將所述影像資料輸出至所述顯示面板，其中所述處理器可經組態以回應於所傳輸的所述控制信號而自所述外部裝置接收所述影像資料。
所述DDI可更包含：畫面緩衝器，經組態以緩衝所述影像資料，其中所述控制器可經組態以控制將所接收的所述影像資料寫入至所述畫面緩衝器，且根據所述操作時鐘信號而控制自所述畫面緩衝器讀取所接收的所述影像資料以輸出至所述顯示面板。
根據另一例示性實施例的態樣，提供一種在顯示面板上顯示影像資料的攜帶型裝置的顯示系統的應用處理器，所述應用處理器包含：控制器，經組態以獲得自顯示驅動器積體電路(DDI)接收的資料傳輸時序控制信號的頻率，且基於所獲得的所述頻率而產生用於調整與所述DDI的操作時鐘信號相關的頻率的頻率控制信號；傳輸器，經組態以將所產生的所述頻率控制信號傳輸至所述DDI；以及頻率計算電路，包含：偵測器，經組態以自所述 DDI接收所述資料傳輸時序控制信號；以及頻率計算器，經組態以計算所接收的所述資料傳輸時序控制信號的頻率。
所述頻率計算器可經組態以將所計算的所述頻率輸出至所述控制器。
所述頻率計算電路可更包含：頻率比較器，經組態以判定所計算的所述頻率是否處於所述DDI的預定操作頻率範圍內，根據所述判定而產生控制信號，且將所產生的所述控制信號輸出至所述控制器。
所述頻率比較器可回應於所計算的所述頻率低於所述預定操作頻率範圍而產生第一控制信號，回應於所計算的所述頻率處於所述預定操作頻率範圍內而產生第二控制信號，且回應於所計算的所述頻率高於所述預定操作頻率範圍而產生第三控制信號，而作為所述控制信號。
所述頻率計算電路可更包含：頻率計數器，經組態以基於參考時鐘信號而判定所接收的所述資料傳輸時序控制信號的週期的計數值，其中所述頻率計算器可經組態以基於所判定的所述計數值而計算所接收的所述資料傳輸時序控制信號的所述頻率。
所述偵測器可包含：邊緣偵測器，經組態以基於所接收的所述資料傳輸時序控制信號的上升邊緣或下降邊緣而偵測所接收的所述資料傳輸時序控制信號的所述週期。
所述頻率計算電路可更包含：分頻器，經組態以按照預定因數來對所述參考時鐘信號進行分頻，其中所述頻率計數器可 經組態以基於所分頻的所述參考時鐘信號而判定所述計數值。
根據另一例示性實施例的態樣，提供一種控制顯示器的操作時鐘信號的頻率的方法，所述方法包含：藉由主機而自顯示驅動器積體電路(DDI)接收信號；基於參考時鐘信號而計算所接收的所述信號的頻率；基於所計算的所述頻率而產生用於調整與所述DDI的操作時鐘信號相關的頻率的頻率控制信號；以及將所產生的所述頻率控制信號傳輸至所述DDI。
所述產生所述頻率控制信號可包含回應於所計算的所述頻率處於所述DDI的預定操作頻率範圍外而產生所述頻率控制信號。
所述方法可更包含：回應於所接收的所述信號而將影像資料傳輸至所述DDI，其中所接收的所述信號為撕裂效應信號。
所述計算所述頻率可包含：基於所述參考時鐘信號而判定所接收的所述信號的週期的計數值；以及基於所判定的所述計數值而計算所接收的所述信號的所述頻率。
根據另一例示性實施例的態樣，提供一種控制顯示器的操作時鐘信號的頻率的方法，所述方法包含：藉由DDI基於操作時鐘信號而產生控制信號；將所產生的所述控制信號傳輸至主機；回應於所傳輸的所述控制信號而自所述主機接收第一頻率控制信號；以及基於所接收的所述第一頻率控制信號而調整所述控制信號的頻率。
所述調整所述控制信號的所述頻率可包含藉由調整所述 操作時鐘信號的頻率而調整所述控制信號的所述頻率。
所述調整所述控制信號的所述頻率可包含根據所述操作時鐘信號的有偏差的頻率與所述控制信號的所述頻率之間的比率而調整所述控制信號的所述頻率。
所述控制信號可為撕裂效應信號。
根據另一例示性實施例的態樣，提供一種顯示影像資料的顯示系統，所述顯示系統包含：應用處理器，包含：第一控制器，經組態以自頻率計算電路獲得由顯示驅動器積體電路(DDI)提供的信號的頻率，且基於所獲得的所述頻率而產生用於調整與所述DDI的操作時鐘信號相關的頻率的第一頻率控制信號，以及傳輸器，經組態以將所產生的所述第一頻率控制信號傳輸至所述DDI；所述頻率計算電路，經組態以自所述DDI接收所述信號，基於參考時鐘信號而計算所接收的所述信號的所述頻率，且將所計算的所述頻率提供至所述第一控制器；以及所述DDI，經組態以驅動顯示面板上的所述影像資料的顯示，所述DDI包含：控制信號產生器，經組態以基於所述操作時鐘信號而產生所述信號，且將所產生的所述信號提供至所述應用處理器以及所述頻率計算電路；接收器，經組態以回應於所提供的所述信號而自所述應用處理器接收所述第一頻率控制信號；以及第二控制器，經組態以基於所接收的所述第一頻率控制信號而輸出第二頻率控制信號以調整與所述操作時鐘信號相關的所述頻率。
所述顯示系統可為攜帶型裝置，且所述應用處理器可為主機。
所述顯示系統可更包含所述顯示面板，所述顯示面板包含經組態以自觸控筆接收輸入的觸碰螢幕。
所述信號可為撕裂效應信號。
所述DDI可包含：振盪器，經組態以輸出所述操作時鐘信號，其中所述DDI可經組態以根據所述第二頻率控制信號而調整所述操作時鐘信號的頻率。
所述DDI可經組態以根據所述第二頻率控制信號以及所述操作時鐘信號而調整所產生的所述信號的頻率。
所述DDI可經組態以根據所述操作時鐘信號的有偏差的頻率與所產生的所述信號的所述頻率之間的比率而調整所產生的所述信號的所述頻率。
根據另一例示性實施例的態樣，提供一種在顯示面板上顯示影像資料的攜帶型裝置的顯示系統的應用處理器，所述應用處理器包含：控制器，經組態以獲得自顯示驅動器積體電路(DDI)接收的信號的頻率，且基於所獲得的所述頻率而產生用於調整與所述DDI的操作時鐘信號相關的頻率的頻率控制信號；以及傳輸器，經組態以將所產生的所述頻率控制信號傳輸至所述DDI。
所接收的所述信號可為撕裂效應信號，且所述控制器可經組態以控制所述傳輸器回應於所接收的所述撕裂效應信號而將所述影像資料傳輸至所述DDI。
所述控制器可經組態以回應於所獲得的所述頻率處於所述DDI的預定操作頻率範圍外而產生所述頻率控制信號。
所述應用處理器可更包含：頻率計算電路，經組態以自所述DDI接收所述信號，且基於參考時鐘信號而計算所接收的所述信號的所述頻率，其中所述控制器可經組態以基於所計算的所述頻率而產生所述頻率控制信號。
所述頻率計算電路可包含：頻率計數器，經組態以基於所述參考時鐘信號而判定所接收的所述信號的週期的計數值；以及頻率計算器，經組態以基於所判定的所述計數值而計算所接收的所述信號的所述頻率。
所述頻率計算電路可更包含：邊緣偵測器，經組態以基於所接收的所述信號的上升邊緣或下降邊緣而偵測所接收的所述信號的所述週期。
所述頻率計算電路可更包含：分頻器，經組態以按照預定因數來對所述參考時鐘信號進行分頻；且所述頻率計數器可經組態以基於所分頻的所述參考時鐘信號來判定所述計數值。
所述頻率計算電路可更包含：頻率比較器，經組態以判定所計算的所述頻率是否處於所述DDI的預定操作頻率範圍內，且根據所述判定而將控制信號輸出至所述控制器；且所述控制器可根據所輸出的所述控制信號而產生所述頻率控制信號。
所述頻率比較器可回應於所計算的所述頻率小於所述預定操作頻率範圍而輸出第一中斷信號，且回應於所計算的所述頻 率大於所述預定操作頻率範圍而輸出第三中斷信號，而作為所述控制信號，且所述控制器可產生所述頻率控制信號以回應於所輸出的所述第一中斷信號或所輸出的所述第三中斷信號而調整所述頻率。
所述控制器可為CPU。
所述控制器可為影像處理電路。
10‧‧‧介面
11‧‧‧介面
11a‧‧‧專屬傳輸線
12‧‧‧介面
100、100A、100B、100C‧‧‧系統
200、200A、200B‧‧‧主機
201‧‧‧匯流排
210‧‧‧中央處理單元
220‧‧‧唯讀記憶體
230‧‧‧記憶體控制器
240‧‧‧相機介面
250、250A、250B、250C、250D、250E、250F‧‧‧頻率計算電路
251‧‧‧邊緣偵測器
252‧‧‧邊緣偵測電路
252-1‧‧‧及閘
252-2‧‧‧反相器
252-3‧‧‧邊緣偵測器
253‧‧‧分頻器
255‧‧‧頻率計數器
256‧‧‧頻率計算器
257‧‧‧頻率比較電路
260‧‧‧影像處理電路
270、270A‧‧‧傳輸介面
290‧‧‧介面
300、300A、300B‧‧‧顯示驅動器積體電路
310、310A‧‧‧接收介面
320、320A、320B‧‧‧控制電路
325‧‧‧畫面緩衝器
330‧‧‧振盪器
340、340A‧‧‧時序控制器
342‧‧‧時序控制信號產生器
344‧‧‧影像處理電路
350‧‧‧驅動電路區塊
400‧‧‧顯示面板
500‧‧‧外部記憶體
600‧‧‧相機
700‧‧‧頻率計算積體電路
CLK‧‧‧專屬時鐘信號
CNT‧‧‧計數值
DET‧‧‧偵測信號
DTE‧‧‧運算結果
fcnt、fcnt1、fcnt2、fcnt3‧‧‧頻率
fref、frefd‧‧‧參考時鐘信號
FTF、FTFa‧‧‧第二週期
FW‧‧‧頻率窗
HCLK‧‧‧時鐘信號
HIW、HIWa‧‧‧高週期寬度
ifc‧‧‧內部時鐘信號
INT‧‧‧中斷
LIW、LIWa‧‧‧低週期寬度
RTR、RTRa‧‧‧第一週期
S110、S120、S130、S140‧‧‧操作
TE‧‧‧資料傳輸時序控制信號
X-OSC‧‧‧晶體振盪器
藉由參看附圖詳細描述本發明概念的例示性實施例，本發明概念的以上及其他特徵及優點將變得更顯而易見。
圖1為根據例示性實施例的系統的方塊圖。
圖2為根據例示性實施例的頻率計算電路的方塊圖。
圖3為根據另一例示性實施例的頻率計算電路的方塊圖。
圖4為根據例示性實施例的頻率計算電路的操作的時序圖。
圖5A及圖5B為根據另一例示性實施例的頻率計算電路的操作的時序圖。
圖6為根據又一例示性實施例的頻率計算電路的方塊圖。
圖7為圖6所說明的頻率計算電路的操作的時序圖。
圖8為根據又一例示性實施例的頻率計算電路的方塊圖。
圖9為根據另一例示性實施例的頻率計算電路的方塊圖。
圖10為圖9所說明的頻率計算電路的操作的時序圖。
圖11為根據又一例示性實施例的頻率計算電路的方塊圖。
圖12為根據例示性實施例的對系統進行操作的方法的流程圖。
圖13為根據另一例示性實施例的系統的方塊圖。
圖14為根據又一例示性實施例的系統的方塊圖。
圖15為根據又一例示性實施例的系統的方塊圖。
將在下文參看附圖來更全面地描述例示性實施例。然而，例示性實施例可按照許多不同形式來體現且不應解釋為限於本文所闡述的例示性實施例。實情為，提供此等例示性實施例，以使得本揭露將為全面且完整的，且將向熟習此項技術者完全傳達本發明概念的範疇。在諸圖中，為了清楚起見，可能誇示了層以及區域的大小以及相對大小。相似參考數字在全文中表示相似元件。
應理解，當一元件被稱為「連接至」或「耦接至」另一元件時，所述元件可直接連接至或耦接至所述另一元件，或可存在介入元件。相比而言，當一元件被稱為「直接連接至」或「直接耦接至」另一元件時，不存在介入元件。如本文中所使用，術語「及/或」包含相關聯的所列出項目中的一或多者的任何以及所有組合且可縮寫為「/」。
應理解，儘管本文中可使用術語「第一」、「第二」等來描述各種元件，但此等元件不應受此等術語限制。此等術語僅用 於區分一個元件與另一元件。舉例而言，第一信號可稱為第二信號，且類似地，第二信號可稱為第一信號，而不偏離本揭露的教示。
本文中所使用的術語是出於描述例示性實施例的目的，且不意欲限制本發明概念。如本文中所使用，單數形式「一個」以及「所述」意欲亦包含複數形式，除非上下文另有清楚指示。應進一步理解，術語「包括」或「包含」在用於本說明書中時指定所敍述的特徵、區域、整體、步驟、操作、元件及/或組件的存在，但不排除一或多個其他特徵、區域、整體、步驟、操作、元件、組件及/或其群組的存在或添加。
除非另有定義，否則本文中所使用的所有術語(包含技術以及科學術語)具有與一般熟習例示性實施例所屬技術者通常所理解者相同的含義。應進一步理解，術語(諸如，常用字典中所定義的術語)應被解釋為具有與其在相關技術及/或本申請案的背景中的含義一致的含義，且不應以理想化或過度正式的意義來解釋，除非本文中明確地如此定義。
圖1為根據例示性實施例的系統100的方塊圖。參看圖1，系統100包含主機200、顯示驅動器IC(DDI)300、顯示面板400、外部記憶體500以及相機600。
系統100可實施為蜂巢式電話、智慧型電話、平板型裝置、個人電腦(PC)、攜帶型裝置、多媒體播放器、行動網際網絡裝置(mobile internet device,MID)、物聯網(Internet of things,IoT) 裝置、萬聯網(Internet of everything,IoE)裝置、可穿戴電腦、智慧型裝置等。
舉例而言，當系統100支援行動產業處理器介面(MIPI®)時，系統100亦可支援面板自行再新(PSR)。PSR為在顯示面板400上週期性地顯示DDI 300的畫面緩衝器325中所儲存的靜態影像資料的操作。
在一或多個例示性實施例中，系統100可支援MIPI命令模式及/或MIPI視訊模式(其支援PSR)。然而，應理解一或多個其他例示性實施例不限於此。舉例而言，根據另一例示性實施例，系統100可包含支援嵌入式顯示埠(embedded DisplayPort,eDP)標準的介面。
主機200可自DDI 300接收資料傳輸時序控制信號TE，使用參考時鐘信號「fref」來計算資料傳輸時序控制信號TE的頻率，基於計算結果而產生用於調整DDI 300的操作時鐘信號的頻率的第一頻率控制信號，且將第一頻率控制信號輸出至DDI 300。
此外，每當將影像資料(例如，靜態影像資料或動態影像資料)傳輸至DDI 300，主機便可基於或使用傳輸時序控制信號TE而將影像資料傳輸至DDI 300。
換言之，傳輸時序控制信號TE控制自主機200至DDI 300的影像資料的傳輸時序。因此，資料傳輸時序控制信號TE可為用於MIPI中的撕裂效應(TE)信號。且，當主機200回應於自DDI 300輸出以防止TE的特定信號而將影像資料傳輸至DDI 300時， 可認為特定信號作為傳輸時序控制信號TE而操作，而無關於主機200與DDI 300之間的介面的類型。雖然在本例示性實施例中，主機200接收資料傳輸時序控制信號TE(諸如，撕裂效應TE信號)，但應理解一或多個其他例示性實施例不限於此，且主機200可自DDI 300接收任何信號或控制信號，所接收的信號的頻率是基於DDI 300的操作時鐘信號。
主機200可實施為積體電路(IC)、系統晶片(SoC)、處理器、應用處理器(application processor,AP)、行動AP等。主機200可包含中央處理單元(CPU)210、唯讀記憶體(ROM)220、記憶體控制器230、相機介面(interface,I/F)240、頻率計算電路250、影像處理電路260以及傳輸介面(transmit interface,TX I/F)270。
CPU 210可經由匯流排201而控制元件220、230、240、250、260及270中的至少一者的操作。CPU 210可包含至少一個核心。CPU 210可在開機期間執行自外部記憶體500輸出的作業系統(operating system,OS)。根據OS的控制，CPU 210可產生用於調整DDI 300的操作時鐘信號的頻率的第一頻率控制信號，且可經由TX I/F 270而將第一頻率控制信號傳輸至DDI 300。
換言之，當有必要或判定要調整DDI 300的操作時鐘信號的頻率時，主機200可將第一頻率控制信號傳輸至DDI 300。第一頻率控制信號可按照命令的形式來傳輸至DDI 300，且可經由傳輸影像資料的傳輸線而傳輸至DDI 300。
ROM 220可儲存由CPU 210使用的程式碼及/或資料。
記憶體控制器230可將資料儲存於外部記憶體500中，且可自外部記憶體500讀取資料。舉例而言，記憶體控制器230可為動態隨機存取記憶體(DRAM)控制器以及快閃式記憶體控制器的集合。因此，外部記憶體500可為DRAM及快閃記憶體的集合。
相機I/F 240可接收由相機600攝取的影像資料，且將影像資料傳輸至記憶體控制器230及/或影像處理電路260。當系統100支援MIPI時，相機600以及相機I/F 240可使用相機串列介面(camera serial interface,CSI)(例如，CSI-2)而彼此通信。相機600可使用低電壓差分發信(low-voltage differential signaling,LVDS)而將影像資料傳輸至相機I/F 240。
頻率計算電路250可自DDI 300接收資料傳輸時序控制信號TE，使用自晶體振盪器X-OSC輸出的與時鐘信號相關的參考時鐘信號「fref」而計算資料傳輸時序控制信號TE的頻率，且經由匯流排201而將計算結果傳輸至CPU 210。CPU 210可藉由使用計算結果來產生用於調整DDI 300的操作時鐘信號的頻率的第一頻率控制信號而作為控制電路操作。
雖然在本例示性實施例中，頻率計算電路250計算資料傳輸時序控制信號TE的頻率fcnt，但應理解，在一或多個其他例示性實施例中，CPU 210可計算資料傳輸時序控制信號TE的頻率fcnt。舉例而言，在此狀況下，頻率計算電路250可使用參考時鐘 信號fref或frefd而對資料傳輸時序控制信號TE的週期進行計數，產生對應於計數結果的計數值CNT，且將計數值CNT提供至CPU 210。CPU 210可接著使用計數值CNT而計算資料傳輸時序控制信號TE的頻率fcnt。
雖然在一或多個其他例示性實施例中，主機200可包含用於產生第一頻率控制信號的獨立控制電路，但產生用於調整DDI 300的操作時鐘信號的頻率的控制信號的電路在本文中被稱為控制電路(例如，CPU 210)。
影像處理電路260處理且控制待傳輸至DDI 300的影像資料及/或命令資料。命令資料包含第一頻率控制信號。影像資料及/或命令資料可按照MIPI中所定義的資料封包的形式來傳輸。然而，應理解一或多個其他例示性實施例不限於此。舉例而言，根據另一例示性實施例，影像資料及/或命令資料可按照eDP標準或高速串列介面標準中所定義的資料格式來傳輸。
TX I/F 270可與DDI 300的接收介面(receive interface,RX I/F)310通信。影像資料及/或命令資料可經由影像處理電路260以及TX I/F 270而自主機200傳輸至DDI 300。TX I/F 270可使用與自晶體振盪器X-OSC輸出的時鐘信號fref相關、基於fref或等效於fref的時鐘信號來傳輸影像資料。
介面10連接於主機200與DDI 300之間。舉例而言，介面10可經實施以支援MIPI、eDP、高速串列介面等。
DDI 300可基於自主機200傳輸的影像資料及/或命令資 料而處理影像資料，且可將所處理的影像資料傳輸至顯示面板400。此時，DDI 300可使用畫面緩衝器325中所儲存的影像資料而執行PSR。
DDI 300可回應於自主機200傳輸的第一頻率控制信號而調整DDI 300的操作時鐘信號的頻率。操作時鐘信號的頻率可為用於DDI 300的操作的各種操作時鐘信號中的每一者的頻率。
舉例而言，操作時鐘信號可為自DDI 300內所實施的振盪器330輸出的內部時鐘信號「ifc」。此時，振盪器330的內部時鐘信號ifc可參與資料傳輸時序控制信號TE的產生以及用於PSR的控制信號的產生。DDI 300可實施為行動DDI。DDI 300包含RX I/F 310、控制電路320、畫面緩衝器325、振盪器330、時序控制器340以及驅動電路區塊350。
RX I/F 310可將自主機200的TX I/F 270傳輸的影像資料及/或命令資料轉換為適用於DDI 300的格式。舉例而言，當RX I/F 310支援MIPI時，RX I/F 310可令經由介面10而接收的時鐘信號傳遞至控制電路320，且可使用時鐘信號而自影像資料(例如，資料封包)恢復資料、資料啟用信號以及同步信號(例如，垂直同步信號以及水平同步信號)。
控制電路320可基於自RX I/F 310輸出的一或多個控制信號而控制畫面緩衝器325、振盪器330及/或時序控制器340的操作。
在一或多個例示性實施例中，當RX I/F 310接收用於控 制DDI 300的操作時鐘信號的頻率的第一頻率控制信號(或命令)且將其輸出至控制電路320時，控制電路320可基於第一頻率控制信號而產生第二頻率控制信號。舉例而言，當按照命令的形式來傳輸第一頻率控制信號時，第二頻率控制信號可為經解碼的命令。振盪器330可回應於第二頻率控制信號而調整(例如，增大或減小)內部時鐘信號ifc的頻率。
此時，時序控制信號產生器342可使用經頻率調整的內部時鐘信號ifc而調整資料傳輸時序控制信號TE的頻率，且可將頻率已被調整的資料傳輸時序控制信號TE輸出至主機200。
在一或多個其他例示性實施例中，當RX I/F 310接收用於控制DDI 300的操作時鐘信號的頻率的第一頻率控制信號且將其輸出至控制電路320時，控制電路320可直接使用與第一頻率控制信號相關的第二頻率控制信號來控制時序控制信號產生器342。舉例而言，在此狀況下，控制電路320可控制時序控制信號產生器342藉由調整內部時鐘信號ifc的頻率與資料傳輸時序控制信號TE的頻率之間的比率來調整(例如，增大或減小)資料傳輸時序控制信號TE的頻率，而振盪器330並不調整(例如，增大或減小)內部時鐘信號ifc的頻率。此處，所述比率可儲存於(例如)時序控制信號產生器342的暫存器中。舉例而言，在此狀況下，若內部時鐘信號ifc的頻率發生偏差而兩倍於原始頻率，則可藉由調整資料傳輸時序控制信號TE的雙態觸變循環(例如，自每8個循環的內部時鐘信號中的一個循環的資料傳輸時序控制信號TE 調整為每16個循環的內部時鐘信號中的一個循環的資料傳輸時序控制信號TE)來調整比率。
根據另一例示性實施例，振盪器330可使用第二頻率控制信號來調整(例如，增大或減小)內部時鐘信號ifc的頻率，且控制電路320可直接使用第二頻率控制信號來控制時序控制信號產生器342。舉例而言，在此狀況下，控制電路320可控制時序控制信號產生器342藉由調整經調整的內部時鐘信號ifc的頻率(由振盪器330調整)與資料傳輸時序控制信號TE的頻率之間的比率來調整(例如，增大或減小)資料傳輸時序控制信號TE的頻率。
時序控制信號產生器342可回應於第二頻率控制信號而調整(例如，增大或減小)資料傳輸時序控制信號TE的頻率，且可將頻率已被調整的資料傳輸時序控制信號TE輸出至主機200。舉例而言，當DDI 300支援MIPI時，時序控制信號產生器342可實施為TE信號產生器。
控制電路320可使用寫入控制信號而將由RX I/F 310接收且自RX I/F 310輸出的影像資料寫入至畫面緩衝器325。寫入控制信號為用於將影像資料寫入至畫面緩衝器325的信號。控制電路320亦可使用根據振盪器330的內部時鐘信號ifc而產生的讀取控制信號而自畫面緩衝器325讀取影像資料，且將影像資料傳輸至時序控制器340中所包含的影像處理電路344。
影像處理電路344使用振盪器330的內部時鐘信號ifc而處理自控制電路320輸出的影像資料，且將對應於處理結果的顯 示資料以及顯示資料的同步信號(例如，垂直同步信號、水平同步信號以及資料啟用信號)輸出至驅動電路區塊350。
驅動電路區塊350可根據自影像處理電路344輸出的顯示資料以及同步信號而將顯示資料驅動至顯示面板400。此外，應理解，驅動電路區塊350可包含至少一個源極驅動器以及至少一個閘極驅動器。顯示面板400可實施為薄膜電晶體液晶顯示器(thin-film-transistor liquid-crystal display,TFT-LCD)面板、有機發光二極體(organic light-emitting diode,OLED)顯示面板、主動矩陣OLED(active-matrix organic light-emitting diode,AMOLED)顯示面板、可撓性顯示面板、LCD面板等。
圖2為根據例示性實施例的頻率計算電路250A的方塊圖。舉例而言，頻率計算電路250A可實施為圖1所說明的頻率計算電路250。圖4為根據例示性實施例的頻率計算電路250A的操作的時序圖。參看圖2，頻率計算電路250A包含邊緣偵測器251、頻率計數器255以及頻率計算器256。頻率計算電路250A亦可包含分頻器253。
參看圖4中的狀況I，頻率計算電路250A可使用參考時鐘信號fref或frefd而對資料傳輸時序控制信號TE的特定週期(例如，上升邊緣間的間隔(下文中，稱為「第一週期」))RTR進行計數，且可使用對應於計數結果的計數值CNT而計算資料傳輸時序控制信號TE的頻率fcnt。
邊緣偵測器251回應於參考時鐘信號fref或frefd而偵測 資料傳輸時序控制信號TE的上升邊緣，產生具有脈衝波形的偵測信號DET，且將資料傳輸時序控制信號TE輸出至頻率計數器255。偵測信號DET的波形可與資料傳輸時序控制信號TE的波形相同、實質上相同或類似。
頻率計數器255可使用參考時鐘信號fref或frefd來對第一週期RTR進行計數，且產生對應於計數結果的計數值CNT。舉例而言，頻率計數器255可對第一週期RTR中的參考時鐘信號fref或frefd的循環的數目進行計數。頻率計算器256可使用計數值CNT而計算資料傳輸時序控制信號TE的頻率fcnt，且可將頻率fcnt輸出至CPU 210。根據一或多個例示性實施例，頻率計數器255以及頻率計算器256可一起實施於單個電路中，但應理解，一或多個其他例示性實施例不限於此。
頻率計數器255回應於已啟動的偵測信號DET而重設先前計數值，使用參考時鐘信號fref或frefd來對第一週期RTR進行計數，且產生計數值CNT。
CPU 210可判定自頻率計算器256輸出的頻率fcnt是否處於DDI 300的預定範圍(例如，中心操作頻率範圍)內，且基於判定結果而產生第一頻率控制信號。可基於中心操作頻率以及偏差而判定中心操作頻率範圍。中心操作頻率以及偏差可隨著DDI 300的設計規格而變化。舉例而言，當中心操作頻率為60赫茲且偏差為±0.2%時，中心操作頻率範圍可被判定為59.88赫茲至60.12赫茲。
DDI 300可基於與主機200所產生的第一頻率控制信號相關的第二頻率控制信號而調整(例如，增大或減小)資料傳輸時序控制信號TE的頻率。舉例而言，當頻率fcnt不處於中心操作頻率範圍內時，主機200將第一頻率控制信號輸出至DDI 300，以使得DDI 300可基於與第一頻率控制信號相關或基於第一頻率控制信號的第二頻率控制信號而即時地調整資料傳輸時序控制信號TE的頻率。舉例而言，當按照命令的形式來傳輸第一頻率控制信號時，第二頻率控制信號可為經解碼的命令。
在圖4中，RTRa表示具有由DDI 300調整的頻率的資料傳輸時序控制信號TE的第一週期。因為基於主機200所產生的第一頻率控制信號而調整(例如，增大)資料傳輸時序控制信號TE的第一週期，所以第一週期RTR及RTRa彼此不同，如圖4所示。
頻率計數器255使用參考時鐘信號fref或frefd來對第一週期RTRa進行計數，且產生對應於計數結果的計數值CNT。頻率計算器256使用計數值CNT而計算資料傳輸時序控制信號TE的頻率fcnt，且將頻率fcnt輸出至CPU 210。CPU 210比較頻率fcnt與中心操作頻率範圍且基於比較結果而判定是否產生第一頻率控制信號及/或判定第一頻率控制信號的類型(例如，指示增大、減小或維持資料傳輸時序控制信號TE的頻率)。
參看圖4中的狀況II，頻率計算電路250A可使用參考時鐘信號fref或frefd而對資料傳輸時序控制信號TE的特定週期(例如，下降邊緣間的間隔(下文中，稱為「第二週期」))FTF進行 計數，且可使用對應於計數結果的計數值CNT而計算資料傳輸時序控制信號TE的頻率fcnt。
邊緣偵測器251偵測資料傳輸時序控制信號TE的下降邊緣，產生具有脈衝波形的偵測信號DET，且將資料傳輸時序控制信號TE輸出至頻率計數器255。頻率計數器255使用參考時鐘信號fref或frefd來對第二週期FTF進行計數，且產生計數值CNT。頻率計算器256使用計數值CNT而計算資料傳輸時序控制信號TE的頻率fcnt，且將頻率fcnt輸出至CPU 210。
CPU 210可判定自頻率計算器256輸出的頻率fcnt是否處於DDI 300的預定範圍(例如，中心操作頻率範圍)內，且基於判定結果而控制第一頻率控制信號的產生。
DDI 300可基於與主機200所產生的第一頻率控制信號相關的第二頻率控制信號而調整資料傳輸時序控制信號TE的頻率。舉例而言，當頻率fcnt不處於中心操作頻率範圍內時，主機200將第一頻率控制信號輸出至DDI 300，以使得DDI 300可基於第一頻率控制信號而即時地調整資料傳輸時序控制信號TE的頻率。
在圖4中，FTFa表示具有由DDI 300調整的頻率的資料傳輸時序控制信號TE的第二週期。因為基於主機200所產生的第一頻率控制信號而調整(例如，增大)資料傳輸時序控制信號TE的第二週期，所以第二週期FTF及FTFa彼此不同，如圖4所示。
頻率計數器255使用參考時鐘信號fref或frefd來對第二 週期FTFa進行計數，且產生計數值CNT。頻率計算器256使用計數值CNT而計算資料傳輸時序控制信號TE的頻率fcnt，且將頻率fcnt輸出至CPU 210。CPU 210比較頻率fcnt與中心操作頻率範圍，且基於比較結果而判定是否產生第一頻率控制信號。
分頻器253以按照預定分頻因數來對晶體振盪器X-OSC的輸出時鐘信號fref進行分頻，且將經分頻的時鐘信號frefd輸出至頻率計數器255。因此，參考時鐘信號可為晶體振盪器X-OSC的輸出時鐘信號fref或經分頻的時鐘信號frefd。可根據主機200的設計規格來決定分頻因數。應理解，在一或多個其他例示性實施例中，可省略分頻器253。
在圖2所說明的本例示性實施例中，資料傳輸時序控制信號TE的頻率fcnt被傳輸至CPU 210。然而，應理解一或多個其他例示性實施例不限於此。舉例而言，根據另一例示性實施例，計數值CNT被直接傳輸至CPU 210。在此狀況下，CPU 210可使用計數值CNT來計算資料傳輸時序控制信號TE的頻率fcnt，判定頻率fcnt是否處於預定範圍(例如，中心操作頻率範圍)內，且基於判定結果而決定是否產生第一頻率控制信號。
圖3為根據另一例示性實施例的頻率計算電路250B的方塊圖。舉例而言，頻率計算電路250B可實施為圖1所說明的頻率計算電路250。除頻率比較電路257(例如，頻率比較器)之外，圖3所說明的頻率計算電路250B的結構及操作與圖2所說明的頻率計算電路250A的結構及操作相同、實質上相同或類似。圖5A 及圖5B為根據另一例示性實施例的頻率計算電路250B的操作的時序圖。
參看圖3、圖5A及圖5B，頻率比較電路257可判定自頻率計算器256輸出的頻率fcnt是否處於預定範圍(例如，頻率窗FW)內，且可根據判定結果而將控制信號(例如，中斷INT)輸出至CPU 210。頻率比較電路257可充當產生中斷INT的中斷產生電路。
圖5A及圖5B所說明的頻率窗FW可與上文參看圖2及圖4的中心操作頻率範圍相同、實質上相同或類似。參看圖5A及圖5B中的狀況I，當由頻率計算器256計算的頻率fcnt(=fcnt1)低於頻率窗FW的下限時，頻率比較電路257可將第一中斷INT輸出至CPU 210。CPU 210可回應於第一中斷INT而產生指示增大DDI 300的操作時鐘信號的頻率的第一頻率控制信號。因此，DDI 300可基於第一頻率控制信號而增大資料傳輸時序控制信號TE的頻率。
參看圖5A中的狀況II，當由頻率計算器256計算的頻率fcnt(=fcnt2)處於頻率窗FW的下限與上限之間或處於頻率窗FW內時，頻率比較電路257不將第一中斷INT輸出至CPU 210。同時，參看圖5B中的狀況II，當由頻率計算器256計算的頻率fcnt(=fcnt2)處於頻率窗FW的下限與上限之間或處於頻率窗FW內時，頻率比較電路257將第二中斷INT輸出至CPU 210。CPU 210可回應於第二中斷INT而產生指示維持DDI 300的操作時鐘信號 的頻率的第一頻率控制信號。在一或多個其他例示性實施例中，CPU 210可不產生第一頻率控制信號，以使得DDI 300維持資料傳輸時序控制信號TE的頻率。
參看圖5A及圖5B中的狀況III，當由頻率計算器256計算的頻率fcnt(=fcnt3)高於頻率窗FW的上限時，頻率比較電路257可將第三中斷INT輸出至CPU 210。CPU 210可回應於第三中斷INT而產生指示減小DDI 300的操作時鐘信號的頻率的第一頻率控制信號。因此，DDI 300可基於第一頻率控制信號而減小資料傳輸時序控制信號TE的頻率。
圖6為根據又一例示性實施例的頻率計算電路250C的方塊圖。舉例而言，頻率計算電路250C可實施為圖1所說明的頻率計算電路250。圖7為圖6所說明的頻率計算電路250C的操作的時序圖。參看圖6，頻率計算電路250C包含邊緣偵測電路252、頻率計數器255以及頻率計算器256。頻率計算電路250C亦可包含分頻器253。
參看圖6及圖7，頻率計算電路250C可使用參考時鐘信號fref或frefd而對資料傳輸時序控制信號TE的特定週期(例如，高週期寬度HIW)進行計數，且可使用對應於計數結果的計數值CNT而計算資料傳輸時序控制信號TE的頻率fcnt。
邊緣偵測電路252可包含及閘252-1以及邊緣偵測器252-3。及閘252-1對資料傳輸時序控制信號TE以及參考時鐘信號fref或frefd執行「及」運算，且將運算結果DTE輸出至頻率 計數器255。邊緣偵測器252-3可回應於資料傳輸時序控制信號TE而產生偵測信號DET。邊緣偵測電路252可產生回應於資料傳輸時序控制信號TE的上升邊緣而啟動的偵測信號DET。頻率計數器255可回應於已啟動的偵測信號DET而重設先前計數值CNT，使用參考時鐘信號fref或frefd而對自及閘252-1輸出的運算結果DTE進行計數，且輸出對應於計數結果的當前計數值CNT。
頻率計算器256使用計數值CNT而計算資料傳輸時序控制信號TE的頻率fcnt，且將所計算的頻率fcnt輸出至CPU 210。CPU 210可判定自頻率計算器256輸出的頻率fcnt是否處於DDI 300的預定範圍(例如，中心操作頻率範圍)內，且基於判定結果而控制第一頻率控制信號的產生。
DDI 300可基於與主機200所產生的第一頻率控制信號相關或基於第一頻率控制信號的第二頻率控制信號而調整資料傳輸時序控制信號TE的頻率。舉例而言，當按照命令的形式來傳輸第一頻率控制信號時，第二頻率控制信號可為經解碼的命令。
當所計算的頻率fcnt處於中心操作頻率範圍外時，主機200將第一頻率控制信號輸出至DDI 300，以使得DDI 300基於第一頻率控制信號而即時地調整資料傳輸時序控制信號TE的頻率。
參看圖7，HIWa表示已由DDI 300調整的資料傳輸時序控制信號TE的高週期寬度。因為基於主機200所產生的第一頻率控制信號而調整(例如，增大)資料傳輸時序控制信號TE的高週期寬度HIW，所以高週期寬度HIW及HIWa彼此不同，如圖7所 示。可以線時間為單位來調整高週期寬度HIW及HIWa。
圖8為根據又一例示性實施例的頻率計算電路250D的方塊圖。舉例而言，頻率計算電路250D可實施為圖1所說明的頻率計算電路250。除頻率比較電路257之外，圖8所說明的頻率計算電路250D的結構及操作可與圖6所說明的頻率計算電路250C的結構及操作相同、實質上相同或類似。圖8所說明的頻率比較電路257的操作可與已在上文參看圖3、圖5A及圖5B所述的頻率比較電路257的操作相同、實質上相同或類似。
圖9為根據另一例示性實施例的頻率計算電路250E的方塊圖。舉例而言，頻率計算電路250E可實施為圖1所說明的頻率計算電路250。圖10為圖9所說明的頻率計算電路250E的操作的時序圖。頻率計算電路250E包含邊緣偵測電路252、頻率計數器255以及頻率計算器256。頻率計算電路250E亦可包含分頻器253。
參看圖9及圖10，頻率計算電路250E可使用參考時鐘信號fref或frefd而對資料傳輸時序控制信號TE的特定週期(例如，低週期寬度LIW)進行計數，且可使用計數值CNT而計算資料傳輸時序控制信號TE的頻率fcnt。
邊緣偵測電路252可包含及閘252-1、反相器252-2以及邊緣偵測器252-3。反相器252-2對資料傳輸時序控制信號TE進行反相，且將經反相的資料傳輸時序控制信號輸出至及閘252-1以及邊緣偵測器252-3。及閘252-1對反相器252-2的輸出信號以 及參考時鐘信號fref或frefd執行「及」運算，且將運算結果DTE輸出至頻率計數器255。
邊緣偵測電路252可產生回應於資料傳輸時序控制信號TE的下降邊緣而啟動的偵測信號DET。頻率計數器255可回應於已啟動的偵測信號DET而重設先前計數值CNT，使用參考時鐘信號fref或frefd而對自及閘252-1輸出的運算結果DTE進行計數，且輸出計數值CNT。圖9所說明的元件253、255及256的操作可與圖6所說明的元件253、255及256的操作相同、實質上相同或類似。
參看圖10，LIWa表示已由DDI 300調整的資料傳輸時序控制信號TE的低週期寬度。因為基於主機200所產生的第一頻率控制信號而調整(例如，增大)資料傳輸時序控制信號TE的低週期寬度LIW，所以低週期寬度LIW及LIWa彼此不同，如圖10所示。
圖11為根據又一例示性實施例的頻率計算電路250F的方塊圖。舉例而言，頻率計算電路250F可實施為圖1所說明的頻率計算電路250。除頻率比較電路257之外，圖11所說明的頻率計算電路250F的結構及操作可與圖9所說明的頻率計算電路250E的結構及操作相同、實質上相同或類似。圖11所說明的頻率比較電路257的操作可與已在上文參看圖3、圖5A及圖5B所述的頻率比較電路257的操作相同、實質上相同或類似。
圖12為根據例示性實施例的對系統100進行操作的方法 的流程圖。參看圖1至圖12，在操作S110中，主機200自DDI 300接收資料傳輸時序控制信號TE。
在操作S120中，主機200使用參考時鐘信號fref或frefd而計算資料傳輸時序控制信號TE的頻率fcnt。舉例而言，在操作S120中，主機200的頻率計算電路250使用參考時鐘信號fref或frefd而對資料傳輸時序控制信號TE的特定週期進行計數，產生計數值CNT，且使用計數值CNT來計算資料傳輸時序控制信號TE的頻率。雖然在本例示性實施例中，主機200計算資料傳輸時序控制信號TE的頻率fcnt(操作S120)，但應理解一或多個其他例示性實施例不限於此。舉例而言，根據另一例示性實施例，外部頻率計算電路(即，主機200外部)可計算資料傳輸時序控制信號TE的頻率fcnt，且將所計算的頻率fcnt傳輸至主機200。
在操作S130中，CPU 210基於所計算的頻率fcnt而產生用於調整資料傳輸時序控制信號TE的頻率的第一頻率控制信號，且將第一頻率控制信號傳輸至DDI 300。
DDI 300基於對應於自主機200傳輸的第一頻率控制信號的第二頻率控制信號而調整振盪器330的內部時鐘信號ifc的頻率。舉例而言，當按照命令的形式來傳輸第一頻率控制信號時，第二頻率控制信號可為經解碼的命令。在操作S140中，DDI 300基於第二頻率控制信號而調整資料傳輸時序控制信號TE的頻率。DDI 300將頻率已被調整的資料傳輸時序控制信號TE傳輸至主機200。如上所述，DDI 300的操作時鐘信號(例如，內部時鐘 信號ifc)的頻率經調整以使得DDI 300使用具有經調整的頻率的操作時鐘信號來執行PSR。
圖13為根據另一例示性實施例的系統100A的方塊圖。參看圖13，系統100A包含主機200A、DDI 300A、顯示面板400、外部記憶體500以及相機600。除TX I/F 270A以及頻率計算電路250之外，圖13所說明的主機200A的結構及操作可與圖1所說明的主機200的結構及操作相同、實質上相同或類似。
除用於影像資料的傳輸的時鐘信號外，主機200A亦經由專屬傳輸線11a而將專屬時鐘信號CLK傳輸至DDI 300A。換言之，介面11包含用於時鐘信號的傳輸的傳輸線、用於影像資料的傳輸的傳輸線以及用於專屬時鐘信號CLK的傳輸的專屬傳輸線11a。當介面11支援MIPI或eDP時，介面11更包含用於專屬時鐘信號CLK的傳輸的專屬傳輸線11a。
DDI 300A可將專屬時鐘信號CLK用作操作時鐘信號。在本例示性實施例中，DDI 300A不包含振盪器。專屬時鐘信號CLK對程序變化、電壓變化及/或溫度變化毫不在意。
DDI 300A的RX I/F 310A使用時鐘信號而自影像資料恢復資料、資料啟用信號以及同步信號，且將時鐘信號傳輸至控制電路320A。RX I/F 310A亦將專屬時鐘信號CLK傳輸至控制電路320A。
在寫入操作期間，控制電路320A使用時鐘信號以及寫入控制信號而將所恢復的資料寫入至畫面緩衝器325。在讀取操作期 間，控制電路320A使用專屬時鐘信號CLK以及讀取控制信號而自畫面緩衝器325讀取資料(例如，所恢復的資料)且將所讀取的資料傳輸至影像處理電路344。可使用專屬時鐘信號CLK而產生讀取控制信號。
時序控制器340A的時序控制信號產生器342使用專屬時鐘信號CLK而產生資料傳輸時序控制信號TE，且將資料傳輸時序控制信號TE傳輸至主機200A。TX I/F 270A基於資料傳輸時序控制信號TE而將影像資料傳輸至DDI 300A。
時序控制器340A的影像處理電路344使用專屬時鐘信號CLK而處理自控制電路320A輸出的資料，且將對應於處理結果的顯示資料傳輸至驅動電路區塊350。如上所述，DDI 300A將經由專屬傳輸線11a自主機200A傳輸的專屬時鐘信號CLK用作操作時鐘信號而處理自主機200A傳輸的影像資料。
圖14為根據又一例示性實施例的系統100B的方塊圖。系統100B包含主機200A、DDI 300B、顯示面板400、外部記憶體500以及相機600。除頻率計算電路250之外，圖14所說明的主機200A的結構及操作可與圖1所說明的主機200的結構及操作相同、實質上相同或類似。
在系統100B的操作期間，主機200A不斷地(例如，一直)將時鐘信號HCLK傳輸至DDI 300B。DDI 300B將與時鐘信號HCLK相關的時鐘信號CLK用作操作時鐘信號，且DDI 300B不包含振盪器。此時，時鐘信號HCLK的頻率高於時鐘信號CLK 的頻率。時鐘信號HCLK可為MIPI時鐘信號。當系統100B按照MIPI命令模式操作時，主機200A不斷地對DDI 300B提供時鐘信號。
時鐘信號HCLK對DDI 300B的程序變化、電壓變化及/或溫度變化毫不在意。DDI 300B的RX I/F 310B使用時鐘信號HCLK而自影像資料恢復資料、資料啟用信號以及同步信號，且將時鐘信號HCLK傳輸至控制電路320B。
在寫入操作期間，控制電路320B使用時鐘信號HCLK以及寫入控制信號而將所恢復的資料寫入至畫面緩衝器325。在讀取操作期間，控制電路320B使用時鐘信號CLK以及讀取控制信號而自畫面緩衝器325讀取資料(例如，所恢復的資料)且將所讀取的資料傳輸至影像處理電路344。可使用時鐘信號CLK而產生讀取控制信號。
時序控制器340A的時序控制信號產生器342使用時鐘信號CLK而產生資料傳輸時序控制信號TE，且將資料傳輸時序控制信號TE傳輸至主機200A。TX I/F 270基於資料傳輸時序控制信號TE而將影像資料傳輸至DDI 300B。
時序控制器340A的影像處理電路344使用時鐘信號CLK而處理自控制電路320B輸出的資料，且將對應於處理結果的顯示資料傳輸至驅動電路區塊350。
圖15為根據又一例示性實施例的系統100C的方塊圖。系統100C包含主機200B、DDI 300、顯示面板400、外部記憶體 500、相機600以及頻率計算積體電路(頻率計算IC)700。除介面290之外，圖15所說明的主機200B的結構及操作可與圖1所說明的主機200的結構及操作相同、實質上相同或類似。主機200B以及頻率計算IC 700可經由介面290而彼此通信。頻率計算IC 700可包含上述頻率計算電路250、250A、250B、250C、250D、250E、250F中的任一者。
頻率計算IC 700計算資料傳輸時序控制信號TE的頻率fcnt且/或使用參考時鐘信號fref或frefd而對資料傳輸時序控制信號TE的週期進行計數，以產生對應於計數結果的計數值CNT。
由頻率計算IC 700的頻率計算電路250計算的計數值CNT或頻率fcnt經由主機200B中的介面290以及匯流排201而傳輸至CPU 210。CPU 210使用計數值CNT(例如，藉由基於計數值CNT而判定頻率fcnt)或頻率fcnt來產生第一頻率控制信號，且經由TX I/F 270以及介面12而將第一頻率控制信號傳輸至DDI 300。DDI 300基於第一頻率控制信號而調整DDI 300的操作時鐘信號的頻率。
介面12包含用於控制信號的傳輸的傳輸線以及用於影像資料傳輸的傳輸線。介面12可實施為MIPI、eDP介面或高速串列介面。
圖15所說明的DDI 300的結構及操作可與圖1所說明的DDI 300的結構及操作相同、實質上相同或類似。如圖15所示，系統100C使用頻率計算IC 700以及主機200B而調整DDI 300的 操作時鐘信號(例如，內部時鐘信號ifc)的頻率。
如上所述，根據例示性實施例，主機(例如，IC、SoC、處理器、AP、行動AP等)自DDI接收資料傳輸時序控制信號，使用參考時鐘信號而計算資料傳輸時序控制信號的頻率，基於所計算的頻率而產生用於調整資料傳輸時序控制信號的頻率的頻率控制信號，且將頻率控制信號傳輸至DDI。主機校正DDI的操作時鐘信號中的頻率偏差，藉此防止包含主機以及DDI的系統中所使用的裝置(諸如，觸碰螢幕或觸控筆)的錯誤操作。換言之，DDI減少或消除由於頻率偏差而發生的EMI，從而防止系統中所使用的其他裝置(諸如，觸碰螢幕以及觸控筆)異常操作。
此外，因為主機校正DDI的操作時鐘信號中的頻率偏差，所以主機不需要對DDI提供獨立的參考時鐘信號。因此，簡化了系統的電路結構。此外，因為主機校正DDI的操作時鐘信號中的頻率偏差，所以DDI不需要額外晶體振盪器。
儘管已在上文特定地展示且描述了例示性實施例，但一般熟習此項技術者將理解，在不脫離如由所附申請專利範圍界定的本發明概念的精神以及範疇的情況下，可對例示性實施例進行形式以及細節上的各種改變。

Claims (17)

  1. 一種在顯示面板上顯示影像資料的攜帶型裝置的顯示系統的應用處理器，所述應用處理器包括：控制器，經組態以獲得自顯示驅動器積體電路接收的資料傳輸時序控制信號的頻率，且基於所獲得的所述頻率而產生用於調整與所述顯示驅動器積體電路的操作時鐘信號相關的頻率的頻率控制信號；傳輸器，經組態以將所產生的所述頻率控制信號傳輸至所述顯示驅動器積體電路；以及頻率計算電路，包括：偵測器，經組態以自所述顯示驅動器積體電路接收所述資料傳輸時序控制信號；以及頻率計算器，經組態以計算所接收的所述資料傳輸時序控制信號的所述頻率，其中所述頻率計算器經組態以將所計算的所述頻率輸出至所述控制器。
  2. 如申請專利範圍第1項所述的應用處理器，其中所述頻率計算電路更包括：頻率比較器，經組態以判定所計算的所述頻率是否處於所述顯示驅動器積體電路的預定操作頻率範圍內，根據所述判定而產生控制信號，且將所產生的所述控制信號輸出至所述控制器。
  3. 如申請專利範圍第2項所述的應用處理器，其中：所述頻率比較器回應於所計算的所述頻率低於所述預定操作 頻率範圍而產生第一控制信號，回應於所計算的所述頻率處於所述預定操作頻率範圍內而產生第二控制信號，且回應於所計算的所述頻率高於所述預定操作頻率範圍而產生第三控制信號，而作為所述控制信號。
  4. 如申請專利範圍第1項所述的應用處理器，其中所述頻率計算電路更包括：頻率計數器，經組態以基於參考時鐘信號而判定所接收的所述資料傳輸時序控制信號的週期的計數值，其中所述頻率計算器經組態以基於所判定的所述計數值而計算所接收的所述資料傳輸時序控制信號的所述頻率。
  5. 如申請專利範圍第4項所述的應用處理器，其中所述偵測器包括：邊緣偵測器，經組態以基於所接收的所述資料傳輸時序控制信號的上升邊緣或下降邊緣而偵測所接收的所述資料傳輸時序控制信號的所述週期。
  6. 如申請專利範圍第4項所述的應用處理器，其中所述頻率計算電路更包括：分頻器，經組態以按照預定因數來對所述參考時鐘信號進行分頻，其中所述頻率計數器經組態以基於所分頻的所述參考時鐘信號而判定所述計數值。
  7. 一種顯示影像資料的顯示系統，所述顯示系統包括：應用處理器，包括： 第一控制器，經組態以自頻率計算電路獲得由顯示驅動器積體電路提供的信號的頻率，且基於所獲得的所述頻率而產生用於調整與所述顯示驅動器積體電路的操作時鐘信號相關的頻率的第一頻率控制信號，以及傳輸器，經組態以將所產生的所述第一頻率控制信號傳輸至所述顯示驅動器積體電路；所述頻率計算電路，經組態以自所述顯示驅動器積體電路接收所述信號，基於參考時鐘信號而計算所接收的所述信號的所述頻率，且將所計算的所述頻率提供至所述第一控制器；以及所述顯示驅動器積體電路，經組態以驅動顯示面板上的所述影像資料的顯示，所述顯示驅動器積體電路包括：控制信號產生器，經組態以基於所述操作時鐘信號而產生所述信號，且將所產生的所述信號提供至所述應用處理器以及所述頻率計算電路；接收器，經組態以回應於所提供的所述信號而自所述應用處理器接收所述第一頻率控制信號；以及第二控制器，經組態以基於所接收的所述第一頻率控制信號而輸出第二頻率控制信號以調整與所述操作時鐘信號相關的所述頻率；其中，所述顯示系統為攜帶型裝置，且所述應用處理器為主機。
  8. 如申請專利範圍第7項所述的顯示系統，其中所述信號為 撕裂效應信號。
  9. 如申請專利範圍第7項所述的顯示系統，其中所述顯示驅動器積體電路更包括：振盪器，經組態以輸出所述操作時鐘信號，其中所述顯示驅動器積體電路經組態以根據所述第二頻率控制信號而調整所述操作時鐘信號的頻率。
  10. 如申請專利範圍第7項所述的顯示系統，其中所述顯示驅動器積體電路經組態以根據所述第二頻率控制信號以及所述操作時鐘信號而調整所產生的所述信號的頻率。
  11. 如申請專利範圍第10項所述的顯示系統，其中所述顯示驅動器積體電路經組態以根據所述操作時鐘信號的有偏差的頻率與所產生的所述信號的所述頻率之間的比率而調整所產生的所述信號的所述頻率。
  12. 一種在顯示面板上顯示影像資料的攜帶型裝置的顯示系統的應用處理器，所述應用處理器包括：控制器，經組態以獲得自顯示驅動器積體電路接收的信號的頻率，且基於所獲得的所述頻率而產生用於調整與所述顯示驅動器積體電路的操作時鐘信號相關的頻率的頻率控制信號，其中所述控制器經組態以回應於所獲得的所述頻率處於所述顯示驅動器積體電路的預定操作頻率範圍外而產生所述頻率控制信號；以及傳輸器，經組態以將所產生的所述頻率控制信號傳輸至所述顯示驅動器積體電路。
  13. 如申請專利範圍第12項所述的應用處理器，其中： 所接收的所述信號為撕裂效應信號；且所述控制器經組態以控制所述傳輸器回應於所接收的所述撕裂效應信號而將所述影像資料傳輸至所述顯示驅動器積體電路。
  14. 如申請專利範圍第12項所述的應用處理器，更包括：頻率計算電路，經組態以自所述顯示驅動器積體電路接收所述信號，且基於參考時鐘信號而計算所接收的所述信號的所述頻率，其中所述控制器經組態以基於所計算的所述頻率而產生所述頻率控制信號。
  15. 如申請專利範圍第14項所述的應用處理器，其中所述頻率計算電路包括：頻率計數器，經組態以基於所述參考時鐘信號而判定所接收的所述信號的週期的計數值；以及頻率計算器，經組態以基於所判定的所述計數值而計算所接收的所述信號的所述頻率。
  16. 如申請專利範圍第12項所述的應用處理器，其中所述控制器為中央處理單元。
  17. 如申請專利範圍第12項所述的應用處理器，其中所述控制器為影像處理電路。
TW103123832A 2013-07-11 2014-07-10 攜帶型裝置的顯示系統以及應用處理器 TWI646522B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201361845183P 2013-07-11 2013-07-11
US61/845,183 2013-07-11
KR20130120011 2013-10-08
??10-2013-0120011 2013-10-08
??10-2014-0080512 2014-06-30
KR1020140080512A KR20150007948A (ko) 2013-07-11 2014-06-30 애플리케이션 프로세서와 이를 포함하는 디스플레이 시스템

Publications (2)

Publication Number Publication Date
TW201503097A TW201503097A (zh) 2015-01-16
TWI646522B true TWI646522B (zh) 2019-01-01

Family

ID=52570714

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103123832A TWI646522B (zh) 2013-07-11 2014-07-10 攜帶型裝置的顯示系統以及應用處理器

Country Status (2)

Country Link
KR (1) KR20150007948A (zh)
TW (1) TWI646522B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592124B1 (ko) * 2018-09-21 2023-10-20 삼성전자주식회사 수평 동기화 신호에 기반하여 업 스케일링을 수행하는 시간 구간을 확장하기 위한 전자 장치 및 방법
KR20220113064A (ko) * 2021-02-05 2022-08-12 삼성전자주식회사 전자 장치 및 그 제어 방법
WO2024071932A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 디스플레이 구동 회로로의 송신을 위한 전자 장치 및 방법
WO2024072099A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 프로세서에게 신호를 제공하는 디스플레이를 포함하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080278508A1 (en) * 2007-05-11 2008-11-13 Swen Anderson Architecture and Method for Remote Platform Control Management
TW201118831A (en) * 2009-11-18 2011-06-01 Samsung Electronics Co Ltd Display driver integrated circuits, and systems and methods using display driver integrated circuits
TW201310411A (zh) * 2011-08-19 2013-03-01 Novatek Microelectronics Corp 資料傳輸方法及其顯示驅動系統
US20130057763A1 (en) * 2011-09-02 2013-03-07 Chi Ho CHA Display driver, operating method thereof, host for controlling the display driver, and system having the display driver and the host

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080278508A1 (en) * 2007-05-11 2008-11-13 Swen Anderson Architecture and Method for Remote Platform Control Management
TW201118831A (en) * 2009-11-18 2011-06-01 Samsung Electronics Co Ltd Display driver integrated circuits, and systems and methods using display driver integrated circuits
TW201310411A (zh) * 2011-08-19 2013-03-01 Novatek Microelectronics Corp 資料傳輸方法及其顯示驅動系統
US20130057763A1 (en) * 2011-09-02 2013-03-07 Chi Ho CHA Display driver, operating method thereof, host for controlling the display driver, and system having the display driver and the host

Also Published As

Publication number Publication date
KR20150007948A (ko) 2015-01-21
TW201503097A (zh) 2015-01-16

Similar Documents

Publication Publication Date Title
US9905193B2 (en) Host for controlling frequency of operating clock signal of display driver IC and system including the same
TWI564857B (zh) 用於執行中框消隱之設備、裝置及方法
JP6088203B2 (ja) ディスプレイコントローラ、イメージデータ処理システム、及び携帯用装置のディスプレイデータ処理方法
TWI492210B (zh) Receiving device, video refresh rate control method, device and system
CN112243523B (zh) 使多个显示面板同步的方法和电子设备
US10096303B2 (en) Host and multi-display system including the same
US20190156785A1 (en) Method and apparatus for refresh rate regions on video-mode display panels
US9747826B2 (en) Method of operating display device to adjust luminance based on panel refresh command
TW201640473A (zh) 顯示驅動器及驅動顯示面板的方法
US20150138212A1 (en) Display driver ic and method of operating system including the same
US9865194B2 (en) Display system and method for driving same between normal mode and panel self-refresh (PSR) mode
TW201519208A (zh) 顯示器驅動裝置及顯示器驅動方法
KR20160046620A (ko) 디스플레이 구동 회로 및 디스플레이 시스템
TWI646522B (zh) 攜帶型裝置的顯示系統以及應用處理器
TWI514152B (zh) 可動態調整畫面更新頻率之顯示方法及顯示系統
KR101315084B1 (ko) 임베디드 디스플레이포트 시스템과 그를 위한 패널 셀프 리프레시 모드를 채용한 타이밍 컨트롤러 및 패널 셀프 리프레시 모드 제어 방법
KR20150127319A (ko) 디스플레이 장치
JP6776504B2 (ja) 画像伝送装置及び画像伝送システム、並びに画像伝送装置の制御方法
CN103456256A (zh) 影像显示***与触控显示装置
KR102265238B1 (ko) 인셀 터치방식 액정표시장치
TWI687910B (zh) 低功耗的顯示器控制方法、顯示器控制裝置及資訊處理裝置
JP2012003122A (ja) タイミングコントローラおよびそれを用いたディスプレイ装置ならびにドライバ制御信号の生成方法
US20240071273A1 (en) Transceiver, electronic device, and driver
TWI479379B (zh) 影像顯示系統與觸控顯示裝置
WO2017150399A1 (ja) タッチパネル制御装置、及び情報処理装置