JPH0677155A - 半導体基板の熱処理方法 - Google Patents
半導体基板の熱処理方法Info
- Publication number
- JPH0677155A JPH0677155A JP22311592A JP22311592A JPH0677155A JP H0677155 A JPH0677155 A JP H0677155A JP 22311592 A JP22311592 A JP 22311592A JP 22311592 A JP22311592 A JP 22311592A JP H0677155 A JPH0677155 A JP H0677155A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- laser
- heat treatment
- ion implantation
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体基板の浅い不純物拡散領域の接合境界
付近の欠陥を除去し、しかも接合の拡がりを抑えること
ができる熱処理方法を提供する。 【構成】 シリコン基板１１にＬＤＤ領域１９及びソー
ス領域２１Ａ，ドレイン領域２１Ｂを形成した後、ルビ
ーレーザを６００ｍＪ／ｃｍ2で照射した後、ＸｅＣｌ
レーザを７００ｍＪ／ｃｍ2で照射することにより、イ
オン打込みで生じた点欠陥を修復すると共にイオンの活
性化を行なう。
付近の欠陥を除去し、しかも接合の拡がりを抑えること
ができる熱処理方法を提供する。 【構成】 シリコン基板１１にＬＤＤ領域１９及びソー
ス領域２１Ａ，ドレイン領域２１Ｂを形成した後、ルビ
ーレーザを６００ｍＪ／ｃｍ2で照射した後、ＸｅＣｌ
レーザを７００ｍＪ／ｃｍ2で照射することにより、イ
オン打込みで生じた点欠陥を修復すると共にイオンの活
性化を行なう。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に、イオン注入後における半導体基板の結
晶性の回復及びキャリアを活性化させるための独特なア
ニール処理を備えた半導体製造プロセスに係わる。
法に関し、特に、イオン注入後における半導体基板の結
晶性の回復及びキャリアを活性化させるための独特なア
ニール処理を備えた半導体製造プロセスに係わる。
【０００２】
【従来の技術】各種半導体装置の製造工程においては、
複数の半導体素子が同一半導体基板上に形成され、半導
体素子どうしを分離あるいは接続するために各種の高温
加熱処理が行われている。また、半導体装置のＬＤＤ
（Ｌｉｇｈｔｌｙ ＤｏｐｅｄＤｒａｉｎ）構造やソー
ス・ドレイン領域の形成のためにイオン注入処理が行わ
れ、その後、半導体基板の結晶性の回復および注入され
たアクセプタイオンやドナーイオンを電気的に活性化さ
せるために、活性化アニール処理が行なわれている。更
に、コンタクト抵抗の低減のために、高融点金属（Ｗ，
Ｍｏ，Ｔｉ等）やＰｔ．Ｐｄのような金属とＳｉとの化
合物層であるシリサイド層の高温加熱処理が必要であ
る。このような活性化アニール処理や高温加熱処理とし
て、従来、炉アニール法やラピッドサーマルアニール
（ＲＡＴと略す）法が採用されている。
複数の半導体素子が同一半導体基板上に形成され、半導
体素子どうしを分離あるいは接続するために各種の高温
加熱処理が行われている。また、半導体装置のＬＤＤ
（Ｌｉｇｈｔｌｙ ＤｏｐｅｄＤｒａｉｎ）構造やソー
ス・ドレイン領域の形成のためにイオン注入処理が行わ
れ、その後、半導体基板の結晶性の回復および注入され
たアクセプタイオンやドナーイオンを電気的に活性化さ
せるために、活性化アニール処理が行なわれている。更
に、コンタクト抵抗の低減のために、高融点金属（Ｗ，
Ｍｏ，Ｔｉ等）やＰｔ．Ｐｄのような金属とＳｉとの化
合物層であるシリサイド層の高温加熱処理が必要であ
る。このような活性化アニール処理や高温加熱処理とし
て、従来、炉アニール法やラピッドサーマルアニール
（ＲＡＴと略す）法が採用されている。
【０００３】一方、半導体装置の集積化が進むにつれ
て、個々の半導体素子が縮小化され、ソース・ドレイン
領域やエミッタ領域、ベース領域等において浅い接合が
必要とされている。このような領域に対して、炉アニー
ル法あるいはＲＡＴ法にて活性化アニール処理を行なう
と、拡散層が深くなり、ソース・ドレインの接合を浅く
して半導体素子を微細化し高集積化するという要求を満
足することができない。また、微細化に伴ない例えばＭ
ＯＳトランジスタであればゲート長も短くなり、イオン
注入後の活性化アニール処理によりソース・ドレイン領
域を成す拡散層は深さ方向だけではなく横方向にも拡張
するため、パンチスルーが起り易くなる問題点がある。
このような拡散層の拡張を抑制しソース・ドレインの接
合を浅くするには、活性化アニール処理の温度を低くし
なければならず、この場合、抵抗が高くなり電流駆動特
性が低下しトランジスタのスイッチング特性が悪化する
問題が生じる。
て、個々の半導体素子が縮小化され、ソース・ドレイン
領域やエミッタ領域、ベース領域等において浅い接合が
必要とされている。このような領域に対して、炉アニー
ル法あるいはＲＡＴ法にて活性化アニール処理を行なう
と、拡散層が深くなり、ソース・ドレインの接合を浅く
して半導体素子を微細化し高集積化するという要求を満
足することができない。また、微細化に伴ない例えばＭ
ＯＳトランジスタであればゲート長も短くなり、イオン
注入後の活性化アニール処理によりソース・ドレイン領
域を成す拡散層は深さ方向だけではなく横方向にも拡張
するため、パンチスルーが起り易くなる問題点がある。
このような拡散層の拡張を抑制しソース・ドレインの接
合を浅くするには、活性化アニール処理の温度を低くし
なければならず、この場合、抵抗が高くなり電流駆動特
性が低下しトランジスタのスイッチング特性が悪化する
問題が生じる。
【０００４】そこで、浅い接合の不純物拡散領域を形成
する方法としてパルスレーザ照射を行なう活性化アニー
ル法が提案されている。
する方法としてパルスレーザ照射を行なう活性化アニー
ル法が提案されている。
【０００５】このパルスレーザのエネルギーは、半導体
基板の極く表面（約２０ｎｍ）で吸収されるため、パル
スレーザによってアニール処理が可能な深さは熱拡散を
考慮しても約１００ｎｍ以下であり、ウエハ全体の温度
上昇は極くわずか（１〜２℃程度）である。そのため、
パルスレーザによるアニール処理は浅いＬＬＤ構造ある
いはソース・ドレイン領域の形成時の活性化アニール処
理に適している。
基板の極く表面（約２０ｎｍ）で吸収されるため、パル
スレーザによってアニール処理が可能な深さは熱拡散を
考慮しても約１００ｎｍ以下であり、ウエハ全体の温度
上昇は極くわずか（１〜２℃程度）である。そのため、
パルスレーザによるアニール処理は浅いＬＬＤ構造ある
いはソース・ドレイン領域の形成時の活性化アニール処
理に適している。
【０００６】
【発明が解決しようとする課題】しかしながら、アニー
ルされる領域よりもイオン注入の領域の底の部分の方が
深い場合は欠陥が十分アニールアウトされずに接合リー
クが増加してしまうという問題がある。この問題を解決
するために、レーザのパワーを増加させてより深い領域
までアニールすることが考えられるが、ソース・ドレイ
ン領域における接合が深くなるという問題がある。ま
た、レーザのパワーが小さい場合には、半導体基板の極
く表面のみが溶融し、その後半導体基板の表面は直ちに
平坦になる。しかるに、レーザのパワーが大きい場合、
半導体基板のかなり深い部分まで溶融するため、半導体
基板の表面の平坦性が著しく損なわれるという問題もあ
る。
ルされる領域よりもイオン注入の領域の底の部分の方が
深い場合は欠陥が十分アニールアウトされずに接合リー
クが増加してしまうという問題がある。この問題を解決
するために、レーザのパワーを増加させてより深い領域
までアニールすることが考えられるが、ソース・ドレイ
ン領域における接合が深くなるという問題がある。ま
た、レーザのパワーが小さい場合には、半導体基板の極
く表面のみが溶融し、その後半導体基板の表面は直ちに
平坦になる。しかるに、レーザのパワーが大きい場合、
半導体基板のかなり深い部分まで溶融するため、半導体
基板の表面の平坦性が著しく損なわれるという問題もあ
る。
【０００７】本発明は、このような従来の問題点に着目
して創案されたものであって、パルスレーザ法を使用す
ることによって、微細な半導体装置において浅い接合を
形成し、且つトランジスタの接合リーク電流を低減する
ことができる半導体基板の熱処理方法を提供するもので
ある。
して創案されたものであって、パルスレーザ法を使用す
ることによって、微細な半導体装置において浅い接合を
形成し、且つトランジスタの接合リーク電流を低減する
ことができる半導体基板の熱処理方法を提供するもので
ある。
【０００８】
【課題を解決するための手段】上記の問題は、パルスレ
ーザのエネルギーが半導体基板の極く表面で吸収される
ため、基板の深さ方向に対する温度分布が急峻に成り過
ぎていることに起因している。
ーザのエネルギーが半導体基板の極く表面で吸収される
ため、基板の深さ方向に対する温度分布が急峻に成り過
ぎていることに起因している。
【０００９】そこで、請求項１記載の発明は、半導体基
板にイオン打込み深さの浅いイオン打込み層を形成した
後、前記半導体基板表面に２種類の波長の異なるパルス
レーザを照射することを、その解決手段としている。
板にイオン打込み深さの浅いイオン打込み層を形成した
後、前記半導体基板表面に２種類の波長の異なるパルス
レーザを照射することを、その解決手段としている。
【００１０】請求項２記載の発明は、前記パルスレーザ
の照射は、波長の長いパルスレーザから波長の短いパル
スレーザへと行なうことを、特徴としている。
の照射は、波長の長いパルスレーザから波長の短いパル
スレーザへと行なうことを、特徴としている。
【００１１】請求項３記載の発明は、前記波長の異なる
パルスレーザは、ルビーレーザとＸｅＣｌレーザの組合
せであることを、特徴としている。
パルスレーザは、ルビーレーザとＸｅＣｌレーザの組合
せであることを、特徴としている。
【００１２】請求項４記載の発明は、半導体基板にイオ
ン打込み深さの浅いイオン打込み層を形成した後、長波
長のパルスレーザを照射して半導体基板の結晶性の回復
させ、次いで短波長のパルスレーザを照射して前記イオ
ン打込み層の不純物を活性化させることを、特徴として
いる。
ン打込み深さの浅いイオン打込み層を形成した後、長波
長のパルスレーザを照射して半導体基板の結晶性の回復
させ、次いで短波長のパルスレーザを照射して前記イオ
ン打込み層の不純物を活性化させることを、特徴として
いる。
【００１３】
【作用】パルスレーザアニールにおいては、ルビーレー
ザ（波長：６９４ｎｍ）、ＸｅＦ（波長：３５１ｎ
ｍ）、ＸｅＣｌ（波長：３０８ｎｍ）、ＫｒＦ（波長：
２４９ｎｍ）、ＡｒＦ（波長：１９３ｎｍ）等を使用す
ることができるが、中でもルビーレーザと、ＸｅＣｌレ
ーザの組合せの使用が有望である。この２種類のレーザ
は波長の違いによりＳｉ基板への吸収される深さが異な
る。
ザ（波長：６９４ｎｍ）、ＸｅＦ（波長：３５１ｎ
ｍ）、ＸｅＣｌ（波長：３０８ｎｍ）、ＫｒＦ（波長：
２４９ｎｍ）、ＡｒＦ（波長：１９３ｎｍ）等を使用す
ることができるが、中でもルビーレーザと、ＸｅＣｌレ
ーザの組合せの使用が有望である。この２種類のレーザ
は波長の違いによりＳｉ基板への吸収される深さが異な
る。
【００１４】すなわちＸｅＣｌレーザは基板の極く表面
で吸収され、ルビーレーザはそれよりもやや深い部分
（約１μｍ）まで到達するためより深い部分まで加熱さ
れる。従ってこの２種類レーザのパワーを最適化して同
一部分に同時あるいは連続して照射することにより、深
さ方向に対する温度分布を制御することが可能である。
なお、図２は、各種パルスレーザのフォトエネルギーと
吸収係数との関係を示すグラフである。
で吸収され、ルビーレーザはそれよりもやや深い部分
（約１μｍ）まで到達するためより深い部分まで加熱さ
れる。従ってこの２種類レーザのパワーを最適化して同
一部分に同時あるいは連続して照射することにより、深
さ方向に対する温度分布を制御することが可能である。
なお、図２は、各種パルスレーザのフォトエネルギーと
吸収係数との関係を示すグラフである。
【００１５】実際にはＸｅＣｌレーザは、高濃度イオン
注入された領域を活性化させるため十分なパワーが必要
であり、ＸｅＣｌレーザアニール時の照射エネルギーは
６５０〜１１００ｍＪ／ｃｍ2、より好ましくは７００
〜９００ｍＪ／ｃｍ2とすることが望ましい。また、パ
ルス幅は２０〜１００ｎｓｅｃが好ましく、照射間隔は
任意でよい。
注入された領域を活性化させるため十分なパワーが必要
であり、ＸｅＣｌレーザアニール時の照射エネルギーは
６５０〜１１００ｍＪ／ｃｍ2、より好ましくは７００
〜９００ｍＪ／ｃｍ2とすることが望ましい。また、パ
ルス幅は２０〜１００ｎｓｅｃが好ましく、照射間隔は
任意でよい。
【００１６】ルビーレーザはより深い領域までアニール
するわけだが、表面付近の高濃度領域はＸｅＣｌレーザ
で活性化アニールされるので比較的低濃度のイオン注入
テール部分の欠陥の除去ができればよくむしろパワーは
少ないほうが不純物の再分布を防ぐことができる。
するわけだが、表面付近の高濃度領域はＸｅＣｌレーザ
で活性化アニールされるので比較的低濃度のイオン注入
テール部分の欠陥の除去ができればよくむしろパワーは
少ないほうが不純物の再分布を防ぐことができる。
【００１７】本発明の半導体基板の熱処理方法において
は、素子分離領域およびゲート電極領域を形成した後、
ＬＤＤ及びソース・ドレイン領域を形成し、ルビーレー
ザとＸｅＣｌレーザの組合せによるパルスレーザ処理を
行う。これによって、深さ方向の温度分布を穏やかな分
布にすることができ、接合の境界面より深い部分までア
ニールされるため、これらの領域に形成された拡散層の
接合リーク電流を低減することができる。
は、素子分離領域およびゲート電極領域を形成した後、
ＬＤＤ及びソース・ドレイン領域を形成し、ルビーレー
ザとＸｅＣｌレーザの組合せによるパルスレーザ処理を
行う。これによって、深さ方向の温度分布を穏やかな分
布にすることができ、接合の境界面より深い部分までア
ニールされるため、これらの領域に形成された拡散層の
接合リーク電流を低減することができる。
【００１８】このようなパルスレーザ処理は半導体基板
の表面（例えば１００ｎｍ以下の深さ）に対して影響を
与えるだけなので、ソース・ドレイン領域に浅い接合を
維持することができ、微細な半導体装置を製造すること
が可能になる。
の表面（例えば１００ｎｍ以下の深さ）に対して影響を
与えるだけなので、ソース・ドレイン領域に浅い接合を
維持することができ、微細な半導体装置を製造すること
が可能になる。
【００１９】ここで重要な点は、２種類のパルスレーザ
照射のパワーのバランスの最適化を行うことにより、表
面付近の高濃度層の活性化と接合境界面付近での欠陥の
除去を行いながら、接合の拡がりを最小限に抑えること
である。
照射のパワーのバランスの最適化を行うことにより、表
面付近の高濃度層の活性化と接合境界面付近での欠陥の
除去を行いながら、接合の拡がりを最小限に抑えること
である。
【００２０】そして、レーザ照射の工程以降において
は、６００℃以下の熱処理しか行わないことである。す
なわち、ソース・ドレイン領域の活性化のためのパルス
レーザ照射工程以降に６００℃以上の加熱処理を行う
と、ＬＤＤ構造あるいはソース・ドレイン領域における
接合が深くなってしまうからである。後の工程で熱処理
が必要とされる場合として、アルミニウム配線層を形成
するときのシンター処理があるが、この処理において必
要とされる温度は約４５０〜６００℃である。
は、６００℃以下の熱処理しか行わないことである。す
なわち、ソース・ドレイン領域の活性化のためのパルス
レーザ照射工程以降に６００℃以上の加熱処理を行う
と、ＬＤＤ構造あるいはソース・ドレイン領域における
接合が深くなってしまうからである。後の工程で熱処理
が必要とされる場合として、アルミニウム配線層を形成
するときのシンター処理があるが、この処理において必
要とされる温度は約４５０〜６００℃である。
【００２１】
【実施例】以下、本発明に係る半導体基板の熱処理方法
の詳細を図面に示す実施例に基づいて説明する。
の詳細を図面に示す実施例に基づいて説明する。
【００２２】（実施例）図１（Ａ）〜（Ｃ）は、本発明
をＭＯＳ型トランジスタの製造に適用した実施例の工程
を示す要部断面図である。
をＭＯＳ型トランジスタの製造に適用した実施例の工程
を示す要部断面図である。
【００２３】先ず、周知の方法を用いてシリコン基板１
１に素子分離領域１２と、素子分離領域１２の下のチャ
ンネルストップイオン注入層１３を形成する。次に、ゲ
ート酸化膜１４を形成した後、しきい値電圧調整イオン
注入層１５を形成する。そして、ゲート酸化膜１４をゲ
ートポリシリコン層１６で覆った後、シリサイド層１７
を形成し、図１（Ａ）に示すように、シリサイド層１
７，ゲートポリシリコン層１６及びゲート酸化膜１４を
パターニングしてゲート電極領域１８を形成する。
１に素子分離領域１２と、素子分離領域１２の下のチャ
ンネルストップイオン注入層１３を形成する。次に、ゲ
ート酸化膜１４を形成した後、しきい値電圧調整イオン
注入層１５を形成する。そして、ゲート酸化膜１４をゲ
ートポリシリコン層１６で覆った後、シリサイド層１７
を形成し、図１（Ａ）に示すように、シリサイド層１
７，ゲートポリシリコン層１６及びゲート酸化膜１４を
パターニングしてゲート電極領域１８を形成する。
【００２４】次に、図１（Ｂ）に示すように、ＬＤＤ
（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ−ｓｏｕｃ
ｅ）領域１９をイオン注入して形成する。
（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ−ｓｏｕｃ
ｅ）領域１９をイオン注入して形成する。
【００２５】その後、図１（Ｃ）に示すように、周知の
方法を用いてゲート電極の側壁にサイドスペーサ２０を
形成し、次いでソース領域２１Ａ，ドレイン領域２１Ｂ
にイオン注入処理を行なう。このイオン注入処理は、ヒ
素（Ａｓ+）イオンの場合、打込み条件を５〜２０ｋｅ
Ｖ、ドーズ量を１×１０15〜３×１０15／ｃｍ2とする
ことができる。また、ＢＦ2 +イオンの場合、注入条件５
〜２０ｋｅＶ、ドーズ量を１×１０15〜３×１０15／ｃ
ｍ2とすることができる。
方法を用いてゲート電極の側壁にサイドスペーサ２０を
形成し、次いでソース領域２１Ａ，ドレイン領域２１Ｂ
にイオン注入処理を行なう。このイオン注入処理は、ヒ
素（Ａｓ+）イオンの場合、打込み条件を５〜２０ｋｅ
Ｖ、ドーズ量を１×１０15〜３×１０15／ｃｍ2とする
ことができる。また、ＢＦ2 +イオンの場合、注入条件５
〜２０ｋｅＶ、ドーズ量を１×１０15〜３×１０15／ｃ
ｍ2とすることができる。
【００２６】次いで、図１（Ｃ）に示すように、必要に
応じて反射防止膜として化学気相成長法により酸化膜２
２を５０ｎｍの膜厚に形成し、その後、パルスレーザを
シリコン基板１１に照射することにより、ＬＤＤ領域１
９及びソース領域２１Ａ，ドレイン領域２１Ｂに注入さ
れたイオンを活性化させる。このパルスレーザによる活
性化アニール処理は、先ず長波長（６９４ｎｍ）のパル
スレーザであるルビーレーザを６００ｍＪ／ｃｍ2の照
射エネルギーで照射した後、ルビーレーザより短波長
（３０８ｎｍ）のＸｅＣｌレーザを７００ｍＪ／ｃｍ2
の照射エネルギーで照射する。
応じて反射防止膜として化学気相成長法により酸化膜２
２を５０ｎｍの膜厚に形成し、その後、パルスレーザを
シリコン基板１１に照射することにより、ＬＤＤ領域１
９及びソース領域２１Ａ，ドレイン領域２１Ｂに注入さ
れたイオンを活性化させる。このパルスレーザによる活
性化アニール処理は、先ず長波長（６９４ｎｍ）のパル
スレーザであるルビーレーザを６００ｍＪ／ｃｍ2の照
射エネルギーで照射した後、ルビーレーザより短波長
（３０８ｎｍ）のＸｅＣｌレーザを７００ｍＪ／ｃｍ2
の照射エネルギーで照射する。
【００２７】この後の工程は、従来の半導体装置の製造
方法に従い半導体装置を完成させる。なお、以降の工程
において、半導体基板には、６００℃以下の熱処理しか
行わないことが重要である。
方法に従い半導体装置を完成させる。なお、以降の工程
において、半導体基板には、６００℃以下の熱処理しか
行わないことが重要である。
【００２８】本実施例においては、ソース領域２１Ａ，
ドレイン領域２１Ｂへイオンを打込んだ際に生じた点欠
陥はルビーレーザ照射によりで効果的に減少する。従っ
て、ルビーレーザ照射を行うことで接合を深くすること
なく効果的に点欠陥を低減することができる。このよう
なパルスレーザ照射を行なった場合、逆リーク電流を抑
制することができる。そして、ソース領域２１Ａ，ドレ
イン領域２１Ｂの活性化は、ＸｅＣｌレーザ照射により
行うので浅い接合を維持することができ、微細なトラン
ジスタから成る超高速集積回路を形成することができ
る。
ドレイン領域２１Ｂへイオンを打込んだ際に生じた点欠
陥はルビーレーザ照射によりで効果的に減少する。従っ
て、ルビーレーザ照射を行うことで接合を深くすること
なく効果的に点欠陥を低減することができる。このよう
なパルスレーザ照射を行なった場合、逆リーク電流を抑
制することができる。そして、ソース領域２１Ａ，ドレ
イン領域２１Ｂの活性化は、ＸｅＣｌレーザ照射により
行うので浅い接合を維持することができ、微細なトラン
ジスタから成る超高速集積回路を形成することができ
る。
【００２９】以上、実施例について説明したが、本発明
はこれに限定されるものではなく、構成の要旨に付随す
る各種の設計変更が可能であり、パルスレーザも上記以
外の組合せが可能である。
はこれに限定されるものではなく、構成の要旨に付随す
る各種の設計変更が可能であり、パルスレーザも上記以
外の組合せが可能である。
【００３０】また、上記実施例は、ＭＯＳトランジスタ
に本発明を適用したが、バイポーラトランジスタに適用
することも勿論可能である。
に本発明を適用したが、バイポーラトランジスタに適用
することも勿論可能である。
【００３１】
【発明の効果】本発明によれば、２種類のパルスレーザ
照射のパワーのバランスの最適化を行う事により、表面
付近の高濃度層の活性化と接合境界面付近での欠陥の除
去を行いながら、接合の拡がりを最小限に抑える事が可
能である。従って接合リークの少ない拡散層が得られ低
抵抗かつ浅い接合を維持することができ、微細なトラン
ジスタから成る超高速集積回路を形成することができ
る。
照射のパワーのバランスの最適化を行う事により、表面
付近の高濃度層の活性化と接合境界面付近での欠陥の除
去を行いながら、接合の拡がりを最小限に抑える事が可
能である。従って接合リークの少ない拡散層が得られ低
抵抗かつ浅い接合を維持することができ、微細なトラン
ジスタから成る超高速集積回路を形成することができ
る。
【図１】（Ａ）〜（Ｃ）は本発明の実施例の工程を示す
要部断面図。
要部断面図。
【図２】パルスレーザのフォトエネルギーと吸収係数と
の関係を示すグラフ。
の関係を示すグラフ。
１１…シリコン基板、 １９…ＬＤＤ領域、 ２１Ａ…ソース領域、 ２１Ｂ…ドレイン領域。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (4)
- 【請求項１】 半導体基板にイオン打込み深さの浅いイ
オン打込み層を形成した後、前記半導体基板表面に２種
類の波長の異なるパルスレーザを照射することを特徴と
する半導体基板の熱処理方法。 - 【請求項２】 前記パルスレーザの照射は、波長の長い
パルスレーザから波長の短いパルスレーザへと行なう請
求項１記載に係る半導体基板の熱処理方法。 - 【請求項３】 前記波長の異なるパルスレーザは、ルビ
ーレーザとＸｅＣｌレーザの組合せである請求項１又は
請求項２記載の半導体基板の熱処理方法。 - 【請求項４】 半導体基板にイオン打込み深さの浅いイ
オン打込み層を形成した後、長波長のパルスレーザを照
射して半導体基板の結晶性の回復させ、次いで短波長の
パルスレーザを照射して前記イオン打込み層の不純物を
活性化させることを特徴とする半導体基板の熱処理方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22311592A JPH0677155A (ja) | 1992-08-24 | 1992-08-24 | 半導体基板の熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22311592A JPH0677155A (ja) | 1992-08-24 | 1992-08-24 | 半導体基板の熱処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0677155A true JPH0677155A (ja) | 1994-03-18 |
Family
ID=16793060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22311592A Pending JPH0677155A (ja) | 1992-08-24 | 1992-08-24 | 半導体基板の熱処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0677155A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997050115A1 (fr) * | 1996-06-24 | 1997-12-31 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication de composants a semi-conducteur |
| JP2002280548A (ja) * | 2001-03-21 | 2002-09-27 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
| US7153760B2 (en) * | 2003-11-24 | 2006-12-26 | Intel Corporation | Using acoustic energy including two lasers to activate implanted species |
| WO2007015388A1 (ja) * | 2005-08-03 | 2007-02-08 | Phoeton Corp. | 半導体装置の製造方法および半導体装置の製造装置 |
| JP2008244446A (ja) * | 2007-02-28 | 2008-10-09 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
| KR20180125464A (ko) | 2016-03-24 | 2018-11-23 | 고쿠리쓰다이가쿠호진 규슈다이가쿠 | 레이저 어닐 장치 |
-
1992
- 1992-08-24 JP JP22311592A patent/JPH0677155A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997050115A1 (fr) * | 1996-06-24 | 1997-12-31 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication de composants a semi-conducteur |
| US6251718B1 (en) | 1996-06-24 | 2001-06-26 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device |
| US6312981B1 (en) | 1996-06-24 | 2001-11-06 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing semiconductor device |
| CN1126150C (zh) * | 1996-06-24 | 2003-10-29 | 松下电器产业株式会社 | 制造半导体器件的方法 |
| JP2002280548A (ja) * | 2001-03-21 | 2002-09-27 | Fujitsu Ltd | 電界効果型半導体装置の製造方法 |
| US7153760B2 (en) * | 2003-11-24 | 2006-12-26 | Intel Corporation | Using acoustic energy including two lasers to activate implanted species |
| WO2007015388A1 (ja) * | 2005-08-03 | 2007-02-08 | Phoeton Corp. | 半導体装置の製造方法および半導体装置の製造装置 |
| US7943534B2 (en) | 2005-08-03 | 2011-05-17 | Phoeton Corp. | Semiconductor device manufacturing method and semiconductor device manufacturing system |
| JP2008244446A (ja) * | 2007-02-28 | 2008-10-09 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
| KR20180125464A (ko) | 2016-03-24 | 2018-11-23 | 고쿠리쓰다이가쿠호진 규슈다이가쿠 | 레이저 어닐 장치 |
| US10651049B2 (en) | 2016-03-24 | 2020-05-12 | Kyushu University, National University Corporation | Laser annealing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3211394B2 (ja) | 半導体装置の製造方法 | |
| JP3277533B2 (ja) | 半導体装置の製造方法 | |
| JP3746246B2 (ja) | 半導体装置の製造方法 | |
| US5956603A (en) | Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits | |
| US6365476B1 (en) | Laser thermal process for fabricating field-effect transistors | |
| KR100511765B1 (ko) | 소형 집적회로의 제조방법 | |
| US4243433A (en) | Forming controlled inset regions by ion implantation and laser bombardment | |
| EP0834190A2 (en) | Method for shallow junction formation | |
| US20020192914A1 (en) | CMOS device fabrication utilizing selective laser anneal to form raised source/drain areas | |
| US6555439B1 (en) | Partial recrystallization of source/drain region before laser thermal annealing | |
| JP4455441B2 (ja) | 半導体装置の製造方法 | |
| JPS61179578A (ja) | 電界効果トランジスタの製作方法 | |
| JPH0677155A (ja) | 半導体基板の熱処理方法 | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| US6040224A (en) | Method of manufacturing semiconductor devices | |
| JP3185386B2 (ja) | 半導体装置の製造方法 | |
| JP5103695B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JP2821628B2 (ja) | 半導体装置の製造方法 | |
| JP2005302883A (ja) | 半導体装置の製造方法 | |
| JPH05299434A (ja) | 半導体装置の製造方法 | |
| JPH0521463A (ja) | 薄膜トランジスタの製造方法 | |
| JP2002151431A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JPH0595000A (ja) | 半導体装置の製造方法 | |
| JPS60106174A (ja) | Ｍｏｓ形半導体装置の製造方法 | |
| JPH05152227A (ja) | 拡散領域形成手段を改良した半導体装置の製造方法 |