TWI641952B - 記憶體裝置、方法、及電腦程式產品 - Google Patents

記憶體裝置、方法、及電腦程式產品 Download PDF

Info

Publication number
TWI641952B
TWI641952B TW105100802A TW105100802A TWI641952B TW I641952 B TWI641952 B TW I641952B TW 105100802 A TW105100802 A TW 105100802A TW 105100802 A TW105100802 A TW 105100802A TW I641952 B TWI641952 B TW I641952B
Authority
TW
Taiwan
Prior art keywords
memory
read
write
memory unit
erase
Prior art date
Application number
TW105100802A
Other languages
English (en)
Other versions
TW201614510A (en
Inventor
耶維根 吉爾
朱希 哈金尼恩
金摩 麥利
Original Assignee
記憶科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 記憶科技有限責任公司 filed Critical 記憶科技有限責任公司
Publication of TW201614510A publication Critical patent/TW201614510A/zh
Application granted granted Critical
Publication of TWI641952B publication Critical patent/TWI641952B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

用以控制在一個記憶體裝置中之存取操作的系統、設備與方法，該記憶體裝置可包括記憶體控制器與記憶體。可將命令、暫存器及/或其他機構界定成由該記憶體裝置支援，其中此等命令、暫存器及/或其他機構促進讀取與寫入/抹除操作之控制，以使得此等操作能夠同時實行。因此，一個寫入及/或抹除操作可於一第一記憶體上起始，一個讀取操作可藉由一組命令而於一第二記憶體上起始，其中該等讀取與寫入/抹除操作實質上係同時執行。

Description

記憶體裝置、方法、及電腦程式產品
本發明係有關非依電性記憶體裝置，特別是具有NAND架構之快閃記憶體裝置，並更特定於由一組額外命令與/或暫存器來縮減NAND快閃記憶體存取操作之潛伏期延遲的一種方法。
諸如行動端子中使用之一種快閃記憶體裝置，通常具有多個分區。該等分區可以是二進制分區(唯讀)與讀寫分區。寫入操作期間，資料無法從該記憶體中讀取除非該寫入操作已完成。此造成即時應用所不希望或無法接受之讀取潛伏期延遲。任何應用中，若寫入操作進行時資料可從唯讀分區中讀取，則整體系統效能將更快速。
讀取潛伏期延遲是關鍵點的一應用範例是該隨選分頁技術，而除非有所需要，否則資料頁面無法從一資料儲存器複製到RAM。記憶體以所謂區塊與頁面來組織，而一頁面典型由512個位元組所組成。一區塊組合若干頁面並且通常具有16kB之大小。為了縮減所需之記憶體大小，僅載入一應用目前所需之頁面。因此，要求分頁需要持續的讀取與寫入程序。NAND快閃記憶體系統中，一般使用隨選分頁技術，但此技術之系統的一主要缺點是讀取與寫 入操作無法同時實行。除非頁面已完全載入，否則每一個頁面檢索操作會阻隔該整體系統，其顯著降低應用之執行。
因為NOR快閃記憶體不支援邊寫邊讀技術，所以基於某些原因，NOR類型之記憶體一般不使用於記憶卡中。由於NOR記憶體之平行架構，所以相較於NAND，其顯示較低的寫入與抹除效能，並因此主要用來作為針對，例如程式碼之唯讀記憶體。此外，於每個儲存資料總量之一晶粒中，NOR裝置佔用較NAND裝置多的空間，藉此NAND快閃記憶體較佳情況是在諸如行動裝置之有限空間中用於儲存大量資料。
上述任何一個特徵與問題會存在基於快閃記憶體之記憶卡與內嵌式大量儲存裝置兩者中。因此，會存有一需求是提供一種用於控制NAND快閃記憶卡與內嵌式大量儲存裝置中之讀取程序的方法，以便減少讀取潛伏期延遲的時間。此可由一額外的命令與/或暫存器組合來達成以掌握讀取與寫入操作。該全新的命令與/或暫存器組合可視為一快閃裝置之該記憶體控制器的一第二“虛擬”埠，即使若另一個寫入操作進行中，則亦允許存取該記憶體裝置之快速讀取。
存取NAND快閃記憶體時為了允許較低的讀取潛伏期延遲，一額外的命令與/或暫存器組合可被定義為由該快閃記憶體裝置來支援。藉由此命令與/或暫存器組合，除了該記憶體控制器中之現存資料埠外亦可建立一“虛擬”埠。此可藉由控制一記憶體裝置中之任何讀取/寫入命令來 達成，藉此當一寫入/抹除操作進行中時，亦可掌握一讀取要求。該控制可以兩個或更多NAND晶片來加以施用，其中該記憶體控制器以一種能夠在一晶片寫入/抹除時，從另一晶片中讀取的方式來掌握該邊寫邊讀；或者，另一選擇是，以具有額外功能，諸如實際的邊寫邊讀存取或懸擱能力之NAND晶片來加以施用，其中僅需一個該類NAND晶片，並且該記憶體控制器可於該單一晶片之分離區塊中讀取與寫入，或於實行一讀取操作前懸擱一寫入操作。
1‧‧‧非依電性記憶體裝置
2‧‧‧記憶體控制器
4‧‧‧外部主機
6‧‧‧主機介面
8‧‧‧讀取/寫入埠
10‧‧‧額外埠
12、14‧‧‧NAND類型快閃記憶體晶片、第一記憶體單元
16‧‧‧第二記憶體單元
301、302、303、304、305、306、307、402、403‧‧‧步驟
下文中，本發明藉由舉例說明用之示範實施例與圖形來加以描述，其中第1圖示意顯示一根據本發明之一示範實施例的快閃記憶體系統；第2圖是一根據本發明之一實施例，於讀取程序中之一自動懸擱的流程圖；第3圖是另一顯示根據本發明之該方法的一優先性引數之流程圖；及第4圖是另一顯示根據本發明之該方法的一懸擱引數之流程圖。
第1圖中，示意顯示根據本發明之該安排。該非依電性記憶體裝置1包含至少一個NAND類型之快閃記憶體晶片12、14、16與具有至一外部主機4之一介面的一記憶體控制器2。該外部主機4可由一端子來代表，其包含用於執行 儲存於一儲存媒體之程式碼的一處理器。該主機需要儲存於該記憶體裝置1之資訊，以執行程式碼或顯示該主機上之資訊，諸如一行動通訊端子中之一內部快閃記憶體或一快閃記憶卡。該主機能夠控制該記憶體之讀取並與該記憶體裝置傳遞資料。為此目的，該主機連接至該記憶體控制器，或者，若該主機負責所有存取控制與若該記憶體裝置之該結構不需一分離的控制器，則該主機直接連接至該記憶體裝置。例如，該主機可以是一桌上型電腦、一手提式電腦、一行動電話、一數位相機或可使用非依電性記憶體來作為一儲存媒體之任何其他類型的電腦/微控制器式端子。該非依電性記憶體裝置可提供來，例如，作為一可移動式記憶體元件(記憶卡)或作為安排於該裝置中之內嵌式大量儲存器。
該記憶體控制器2之一讀取/寫入埠8用於存取該等NAND記憶體晶片，以根據預定之規格說明來實行該記憶體晶片1之讀取與/或寫入操作。該等記憶體晶片於若干分區中包括讀取-寫入資料(亦即，針對資料儲存)以及唯讀資料(例如，程式碼)。該讀取-寫入資料可位於若干晶片中或至少一個記憶體晶片中之若干區塊中。
藉由提供一組命令(單一狀態機器)與/或暫存器(多重狀態機器)，當寫入/抹除該裝置之一第二記憶體單元時，該記憶體控制器可允許存取該記憶體裝置之一第一記憶體單元的讀取。該等記憶體單元可對應，例如，分離的NAND晶片或至少一個記憶體晶片中之分離區塊。若NAND晶片無法提供內部邊寫邊讀操作或懸擱(suspend)操作，則 應提供至少兩個NAND晶片來應用本發明之該方法。
如第1圖所示，該記憶體控制器具有一讀取-寫入埠8，以用於讀取與寫入/抹除至NAND記憶體晶片或至一NAND記憶體晶片之至少一第一記憶體單元12、14的存取。此外，使用上述命令組與/或暫存器，一第二讀取-寫入埠10作為一“虛擬”埠來予以實施。第1圖之該範例中，該埠針對快速讀取存取操作而指定一第二記憶體單元16中之唯讀資料。該主機可經由一主機介面6來與該記憶體控制器2通訊，藉此該等讀取與寫入操作之控制可由該主機4來選擇性實行。寫入該記憶體或從該記憶體讀取之資料亦可經由該主機介面來傳送。
另一示範實施例使用具有額外功能之NAND類型快閃記憶體晶片，期待不久的將來可將其開發出。該等額外功能可包括NAND晶片中實際的邊寫邊讀存取，或其他類型快閃記憶體所知的懸擱(延緩/擱置)功能。雖然多個晶片可僅用來作為如上述之一NAND架構的情況，但該等附加功能提供僅有一NAND晶片需實行本發明之概念。
雖然同時讀取/寫入操作可由一NAND晶片支援，但該記憶卡控制器可發出命令至該相同NAND晶片之不同記憶體區塊。此方式中，一寫入/抹除操作可於一晶片之一第一記憶體區塊上實行，而同時一或更多讀取操作可於另一記憶體區塊中實行。該等操作可位於與該第一記憶體區塊相同的NAND晶片或位於一不同的NAND晶片上。該記憶卡控制器可防止記憶體存取重疊(亦即，防止超過一個 要求導向一單一記憶體組)。
為了防止該類重複發生，該控制器應察覺該記憶體裝置之任何地方的進行中操作。例如，此可由一忙碌信號或由指出要求存取該記憶體裝置或存取進行中的某些類型旗標來確認。當一進行中操作由該控制器檢測到或接收到若干要求時，該控制器將以如上述確認同時僅有一命令導向一記憶體單元的方式來發出命令。
本發明之另一示範實施例中，具有懸擱功能之NAND晶片用來降低讀取潛伏期延遲。於是，一寫入/抹除操作被懸擱才可執行具有高優先性之一讀取操作。該讀取程序應於重新開始該中斷寫入或抹除操作之前完成。具有懸擱時間500微秒之NAND記憶體裝置可供使用並足以處理即時的讀取/寫入應用。
為此目的，可實行若干方式來實施一全新的讀取命令。一種替代方式是以一種任何讀取命令自動具有較抹除/寫入命令高的優先性之方式來定義該命令組合。之後，一讀取命令之使用可觸發該記憶體晶片中之任何進行中操作的懸擱。讀取程序中之該類自動懸擱的一可能實施態樣顯示於第2圖。
此情況發生時為了保留決定懸擱之可能性，該主機於該讀取命令訊框中可包括由該記憶體控制器檢測之一優先性引數，藉此並非所有讀取操作必須觸發懸擱。其一示範實施例顯示於第3圖。步驟301中，該記憶體控制器等待從該主機接收新命令。一讀取命令被接收時(步驟302)，內含 於該命令之該優先性引數由該記憶體控制器檢查(303)。該優先性引數可以，例如，需履行特定條件來觸發一懸擱之該類方式來實施，或可定義若干優先性等級來允許該記憶體控制器判定一讀取命令是否具有較一主動寫入/抹除操作更高的優先性。此寫入/抹除操作之該先前的起始未顯示於第3圖。下文中，經由範例假設該讀取命令之該優先性被給定來作為一位元值或數位值，而一預設優先性臨界值針對該記憶體控制器來加以定義。若該接收之讀取命令的該優先性引數超過該預設優先性臨界值，則任何進行中的寫入/抹除操作或者是，包括一讀取操作之任何操作會被懸擱/懸置(步驟305)。然而，若該優先性引數顯示該接收之讀取命令的該優先性較低，則該進行中操作會繼續而不中斷，並且該讀取命令不執行(步驟304)。此可於一回應中發信號至該主機。或者，該讀取命令可由該記憶體控制器以一適合方式來儲存，而一旦該寫入/抹除操作完成時執行該讀取命令。
該寫入/抹除操作懸擱後，如步驟306所示，該記憶體控制器實行該讀取操作並將該讀取命令要求之資料傳送至該主機。接著，該寫入/抹除操作可由該記憶體控制器自動重新開始(步驟307)。如步驟306所見，該資料傳回該主機後，該記憶體控制器已等待來自該主機之新命令。此方式中，一單一寫入/抹除操作或，例如，一連續的寫入可由具有對應優先性引數之讀取操作懸擱數次。雖然該等優先性引數由該主機發出或包括於該等命令中，但該記憶體控制器控制該實際程序。
一類似方式中，一懸擱引數可加入一讀取命令中並因此觸發任何其他操作之懸擱，如第4圖之該範例所示。步驟402中，一讀取命令由該記憶體控制器接收時，該記憶體控制器會藉由，例如，步驟403中檢查一旗標來判定該讀取命令是否包括一懸擱引數。若該命令中檢測到一懸擱引數，則進行中寫入操作之懸擱與一隨後的讀取操作，會如以上所述針對先前步驟305之一優先性引數的情況來實行。因此，不具有一懸擱引數之一讀取命令對應具有第3圖之較低優先性的一讀取命令，並且僅在若無寫入/抹除操作於該記憶體單元中進行時才執行。
此外，可發出一分離的懸擱命令來觸發進行中操作之懸擱，而隨後諸如一讀取命令之任何所欲的存取命令可以一習知方法於該記憶體晶片上處理。
尚有另一可能性是懸擱於該快閃記憶體裝置間往來傳送之任何進行中資料，並立即發出一快速讀取命令。該資料傳送之懸擱可以類似進行中存取操作之懸擱的一種方式，亦即，由具有或不具有優先性引數之一讀取命令或一分離的懸擱命令來觸發。
上述命令方案或暫存器延伸可於一狀態機器準位中實施，藉此寫入/抹除操作之懸擱或同時邊寫邊讀之觸發可容許一平行的狀態機器以及該現存的存取。該額外存取可視為一虛擬埠。
所有給定範例中，該記憶體存取之控制可替代地由該主機裝置來實作而非該記憶體控制器。記憶體晶片之 存取可以是位址控制或非位址控制，例如，經由晶片選定信號來實施。
本發明之該方法乍看之下，由於一般需要額外的邏輯與更昂貴的記憶體晶片來支持本發明之概念，因此造成一系統之快閃記憶體成本的增加。然而，既然反應出典型一系統中需要較少RAM，則應用本發明之該方法的一系統之總記憶體成本會顯著降低，而同時可取得如上述針對讀取潛伏期延遲的進一步優點。
於是，給定一方法來實施具有低讀取潛伏期延遲之NAND快閃記憶體裝置，藉此可促進具有高儲存容量與快速存取時間之記憶卡與/或內嵌式記憶體。本發明已對照特定實施例、記憶體類型與特定命令方案來加以說明，業界之熟於此技者將認同經由範例僅為了對本發明加以了解，而不意欲將其侷限於由該說明與該等後附申請專利範圍以及其任何組合所給定之本發明的範疇中。因此，該等規格說明與圖式亦以一舉例說明而非一限制觀點來視之。

Claims (21)

  1. 一種記憶體裝置，其包含：至少一第一記憶體單元及一第二記憶體單元；以及一記憶體控制器，可操作來進行下列動作：啟動對該第一記憶體單元之一寫入操作或一抹除操作；自一主機接收與一讀取操作相關聯之一命令；若該讀取操作與該第二記憶體單元相關聯，則與執行對該第一記憶體單元之啟動的該寫入操作或啟動的該抹除操作同時地啟動對該第二記憶體單元之該讀取操作；以及若該讀取操作與該第一記憶體單元相關聯，則懸擱對該第一記憶體單元之啟動的該寫入操作或啟動的該抹除操作，使得該讀取操作可對該第一記憶體單元啟動。
  2. 如請求項1之記憶體裝置，其中該命令包含自動懸擱與和該讀取操作相同之一記憶體單元相關聯之任何進行中寫入操作或任何進行中抹除操作之一懸擱命令。
  3. 如請求項1之記憶體裝置，其中：該命令包含具有下列項目中之至少一者的一讀取命令：一優先性引數；一懸擱引數；或一優先性定義，其自動懸擱與和該讀取操作相 同之一記憶體單元相關聯之任何進行中寫入操作或任何進行中抹除操作；以及該記憶體控制器係進一步可操作來至少部分基於該優先性引數、該懸擱引數或該優先性定義，來判定該讀取操作具有高於啟動之該寫入操作或啟動之該抹除操作之優先性。
  4. 如請求項1之記憶體裝置，其中該第一記憶體單元及該第二記體單元各包含一NAND記憶體晶片。
  5. 如請求項1之記憶體裝置，其進一步包含：一第一埠，用以執行對該第一記憶體單元之啟動的該寫入操作或啟動的該抹除操作；以及一第二埠，用以同時執行對該第二記憶體單元之該讀取操作。
  6. 如請求項5之記憶體裝置，其中該第二埠包含能於一寫入存取或一抹除存取進行時啟用對該記憶體裝置之一讀取存取的一虛擬埠。
  7. 如請求項5之記憶體裝置，其中該第一埠及該第二埠使一平行狀態機或多個狀態機啟用來容許於對該第一記憶體單元之一寫入存取或一抹除存取進行時，對該第二記憶體單元之一讀取存取。
  8. 一種方法，其包含下列步驟：由一記憶體裝置啟動對該記憶體裝置之一第一記憶體單元之一寫入操作或一抹除操作；於該記憶體裝置處及自一主機接收與一讀取操作 相關聯之一命令；判定該讀取操作與不同於該第一記憶體單元之該記憶體裝置之一第二記憶體單元相關聯；與執行對該第一記憶體單元之啟動的該寫入操作或啟動的該抹除操作同時地，啟動對該第二記憶體單元之該讀取操作。
  9. 如請求項8之方法，其中該命令包含自動懸擱與和該讀取操作相同之一記憶體單元相關聯之任何進行中寫入操作或任何進行中抹除操作之一懸擱命令。
  10. 如請求項8之方法，其中該第一記憶體單元及該第二記體單元各包含一NAND記憶體晶片。
  11. 如請求項8之方法，其中該記憶體裝置包含：一第一埠，用以執行對該第一記憶體單元之啟動的該寫入操作或啟動的該抹除操作；以及一第二埠，用以同時執行對該第二記憶體單元之該讀取操作。
  12. 如請求項11之方法，該第二埠包含能於一寫入存取或一抹除存取進行時啟用對該記憶體裝置之一讀取存取的一虛擬埠。
  13. 如請求項11之方法，其中該第一埠及該第二埠使一平行狀態機或多個狀態機啟用來容許於對該第一記憶體單元之一寫入存取或一抹除存取進行時，對該第二記憶體單元之一讀取存取。
  14. 一種電腦程式產品，其包含儲存於一電腦可讀媒體上之 程式碼，該程式碼於一運算或處理配置上執行時，用以實行如請求項8之方法的操作。
  15. 一種方法，其包含下列步驟：由一記憶體裝置啟動對該記憶體裝置之一第一記憶體單元之一寫入操作或一抹除操作；於該記憶體裝置處及自一主機接收與一讀取操作相關聯之一命令；判定該讀取操作係與該記憶體裝置之該第一記憶體單元相關聯，而非與不同於該第一記憶體單元之該記憶體裝置之一第二記憶體單元相關聯；懸擱對該第一記憶體單元之啟動的該寫入操作或啟動的該抹除操作，使得該讀取操作可對該第一記憶體單元啟動。
  16. 如請求項15之方法，其中該命令包含自動懸擱與和該讀取操作相同之一記憶體單元相關聯之任何進行中寫入操作或任何進行中抹除操作之一懸擱命令。
  17. 如請求項15之方法，其中：該命令包含具有下列項目中之至少一者的一讀取命令：一優先性引數；一懸擱引數；或一優先性定義，其自動懸擱與和該讀取操作相同之一記憶體單元相關聯之任何進行中寫入操作或任何進行中抹除操作；以及 該方法進一步包含至少部分基於該優先性引數、該懸擱引數或該優先性定義，來判定該讀取操作具有高於啟動之該寫入操作或啟動之該抹除操作之優先性。
  18. 如請求項15之方法，其中該第一記憶體單元及該第二記體單元各包含一NAND記憶體晶片。
  19. 如請求項15之方法，其中該記憶體裝置包含：一第一埠，用以執行對該第一記憶體單元之啟動的該寫入操作或啟動的該抹除操作；以及一第二埠，用以同時執行對該第二記憶體單元之一讀取存取。
  20. 如請求項19之方法，其中該第一埠及該第二埠使一平行狀態機或多個狀態機啟用來容許於對該第一記憶體單元之一寫入存取或一抹除存取進行時，對該第二記憶體單元之該讀取存取。
  21. 一種電腦程式產品，其包含儲存於一電腦可讀媒體上之程式碼，該程式碼於一運算或處理配置上執行時，用以實行如請求項15之方法的操作。
TW105100802A 2006-03-28 2007-02-07 記憶體裝置、方法、及電腦程式產品 TWI641952B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/390,969 US7562180B2 (en) 2006-03-28 2006-03-28 Method and device for reduced read latency of non-volatile memory
US11/390,969 2006-03-28

Publications (2)

Publication Number Publication Date
TW201614510A TW201614510A (en) 2016-04-16
TWI641952B true TWI641952B (zh) 2018-11-21

Family

ID=38540827

Family Applications (3)

Application Number Title Priority Date Filing Date
TW104109014A TWI590064B (zh) 2006-03-28 2007-02-07 記憶體裝置、用以控制記憶體裝置中操作的方法、電腦可讀儲存媒體、及主機裝置
TW096104436A TWI512476B (zh) 2006-03-28 2007-02-07 用以控制非依電性記憶體裝置中之操作之方法以及相關電腦程式產品、電腦可讀儲存媒體、記憶體裝置、及主機裝置
TW105100802A TWI641952B (zh) 2006-03-28 2007-02-07 記憶體裝置、方法、及電腦程式產品

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW104109014A TWI590064B (zh) 2006-03-28 2007-02-07 記憶體裝置、用以控制記憶體裝置中操作的方法、電腦可讀儲存媒體、及主機裝置
TW096104436A TWI512476B (zh) 2006-03-28 2007-02-07 用以控制非依電性記憶體裝置中之操作之方法以及相關電腦程式產品、電腦可讀儲存媒體、記憶體裝置、及主機裝置

Country Status (8)

Country Link
US (1) US7562180B2 (zh)
EP (2) EP1999754A1 (zh)
JP (1) JP2009528609A (zh)
KR (1) KR101078792B1 (zh)
CN (1) CN101410905A (zh)
MY (2) MY149576A (zh)
TW (3) TWI590064B (zh)
WO (1) WO2007110716A1 (zh)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949806B2 (en) * 2004-11-18 2011-05-24 International Business Machines Corporation Apparatus and method to provide an operation to an information storage device including protocol conversion and assigning priority levels to the operation
JP4250162B2 (ja) * 2005-09-16 2009-04-08 シャープ株式会社 データ処理装置
US20080313364A1 (en) 2006-12-06 2008-12-18 David Flynn Apparatus, system, and method for remote direct memory access to a solid-state storage device
US8341300B1 (en) * 2007-08-30 2012-12-25 Virident Systems, Inc. Systems for sustained read and write performance with non-volatile memory
US8200932B2 (en) * 2007-10-19 2012-06-12 Virident Systems Inc. Managing memory systems containing components with asymmetric characteristics
US7836226B2 (en) 2007-12-06 2010-11-16 Fusion-Io, Inc. Apparatus, system, and method for coordinating storage requests in a multi-processor/multi-thread environment
US8209439B2 (en) * 2008-08-25 2012-06-26 Sandisk Il Ltd. Managing multiple concurrent operations with various priority levels in a local storage device
US8250328B2 (en) * 2009-03-24 2012-08-21 Micron Technology, Inc. Apparatus and method for buffered write commands in a memory
DE112009004900T5 (de) * 2009-06-10 2012-08-16 Micron Technology, Inc. Vertagen von Speicheroperationen zum Reduzieren von Leselatenz in Speicherfeldern
US20110010512A1 (en) * 2009-07-09 2011-01-13 Mediatek Inc. Method for controlling storage system having multiple non-volatile memory units and storage system using the same
US8850103B2 (en) * 2009-08-28 2014-09-30 Microsoft Corporation Interruptible NAND flash memory
US9021158B2 (en) 2009-09-09 2015-04-28 SanDisk Technologies, Inc. Program suspend/resume for memory
US9223514B2 (en) * 2009-09-09 2015-12-29 SanDisk Technologies, Inc. Erase suspend/resume for memory
US8429436B2 (en) 2009-09-09 2013-04-23 Fusion-Io, Inc. Apparatus, system, and method for power reduction in a storage device
KR101626084B1 (ko) * 2009-11-25 2016-06-01 삼성전자주식회사 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법
JP2011150661A (ja) * 2010-01-25 2011-08-04 Toshiba Corp 携帯可能電子装置、及び携帯可能電子装置の制御方法
US8429374B2 (en) * 2010-01-28 2013-04-23 Sony Corporation System and method for read-while-write with NAND memory device
TWI486966B (zh) * 2010-02-04 2015-06-01 Phison Electronics Corp 快閃記憶體儲存裝置、其控制器與寫入管理方法
JP5495837B2 (ja) * 2010-02-17 2014-05-21 アルパイン株式会社 メモリカード使用ナビゲーション装置
US20110252185A1 (en) * 2010-04-08 2011-10-13 Silicon Storage Technology, Inc. Method Of Operating A NAND Memory Controller To Minimize Read Latency Time
CN102237136B (zh) * 2010-04-26 2014-05-14 旺宏电子股份有限公司 使用在一存储装置的存储子单元抹除方法
JP5378326B2 (ja) 2010-08-17 2013-12-25 株式会社東芝 不揮発性半導体記憶装置とその制御方法
US8984216B2 (en) 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
US10817502B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent memory management
US9218278B2 (en) 2010-12-13 2015-12-22 SanDisk Technologies, Inc. Auto-commit memory
US9208071B2 (en) 2010-12-13 2015-12-08 SanDisk Technologies, Inc. Apparatus, system, and method for accessing memory
US10817421B2 (en) 2010-12-13 2020-10-27 Sandisk Technologies Llc Persistent data structures
US8819328B2 (en) 2010-12-30 2014-08-26 Sandisk Technologies Inc. Controller and method for performing background operations
US8364888B2 (en) * 2011-02-03 2013-01-29 Stec, Inc. Erase-suspend system and method
WO2012109677A2 (en) * 2011-02-11 2012-08-16 Fusion-Io, Inc. Apparatus, system, and method for managing operations for data storage media
CN102509556A (zh) * 2011-11-23 2012-06-20 常州金土木自动化研究所有限公司 无源远距离单线传输可读写存储器及其工作方法
US20130318285A1 (en) * 2012-05-23 2013-11-28 Violin Memory Inc Flash memory controller
CN103809717B (zh) * 2012-11-09 2017-04-12 华为技术有限公司 复位方法和网络设备
KR20140093855A (ko) 2013-01-18 2014-07-29 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 제어 방법
US9779038B2 (en) * 2013-01-31 2017-10-03 Apple Inc. Efficient suspend-resume operation in memory devices
US9792989B2 (en) * 2013-02-07 2017-10-17 Toshiba Memory Corporation Memory system including nonvolatile memory
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
US9666244B2 (en) 2014-03-01 2017-05-30 Fusion-Io, Inc. Dividing a storage procedure
KR20150116352A (ko) 2014-04-07 2015-10-15 삼성전자주식회사 메모리 제어 방법 및 시스템
KR102254099B1 (ko) 2014-05-19 2021-05-20 삼성전자주식회사 메모리 스와핑 처리 방법과 이를 적용하는 호스트 장치, 스토리지 장치 및 데이터 처리 시스템
US9812200B2 (en) 2014-07-08 2017-11-07 Adesto Technologies Corporation Concurrent read and write operations in a serial flash device
KR102203298B1 (ko) 2014-08-01 2021-01-15 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법
US9933950B2 (en) 2015-01-16 2018-04-03 Sandisk Technologies Llc Storage operation interrupt
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
CN106293623B (zh) * 2015-05-18 2020-09-01 北京忆芯科技有限公司 微指令序列执行方法及其装置
US9679658B2 (en) * 2015-06-26 2017-06-13 Intel Corporation Method and apparatus for reducing read latency for a block erasable non-volatile memory
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
WO2017077624A1 (ja) * 2015-11-05 2017-05-11 株式会社日立製作所 不揮発メモリデバイス、及び、不揮発メモリデバイスを有するストレージ装置
WO2017086925A1 (en) 2015-11-17 2017-05-26 Hewlett Packard Enterprise Development Lp Iterative write sequence interrupt
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US9812183B2 (en) 2016-03-04 2017-11-07 Adesto Technologies Corporation Read latency reduction in a memory device
US10042587B1 (en) 2016-03-15 2018-08-07 Adesto Technologies Corporation Automatic resumption of suspended write operation upon completion of higher priority write operation in a memory device
US10613763B2 (en) 2016-04-21 2020-04-07 Adesto Technologies Corporation Memory device having multiple read buffers for read latency reduction
US10289596B2 (en) * 2016-06-07 2019-05-14 Macronix International Co., Ltd. Memory and method for operating a memory with interruptible command sequence
US10055137B2 (en) * 2016-06-29 2018-08-21 Intel Corporation Method, system, and apparatus for nested suspend and resume in a solid state drive
US10283215B2 (en) 2016-07-28 2019-05-07 Ip Gem Group, Llc Nonvolatile memory system with background reference positioning and local reference positioning
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10558398B2 (en) * 2016-07-29 2020-02-11 Seagate Technology Llc Reducing read latency
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding
JP6753746B2 (ja) 2016-09-15 2020-09-09 キオクシア株式会社 半導体記憶装置
US11586565B2 (en) * 2016-10-03 2023-02-21 Samsung Electronics Co., Ltd. Non-volatile storage system and data storage access protocol for non-volatile storage devices
KR20180050862A (ko) * 2016-11-07 2018-05-16 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
CN108228075A (zh) * 2016-12-09 2018-06-29 北京忆恒创源科技有限公司 访问存储器的方法和设备
CN106708441B (zh) * 2016-12-29 2019-06-21 至誉科技（武汉）有限公司 一种用于降低固态存储读延迟的操作方法
CN106775503A (zh) * 2017-02-23 2017-05-31 郑州云海信息技术有限公司 一种执行操作指令的方法及装置
KR102386811B1 (ko) * 2017-07-18 2022-04-15 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN107436737A (zh) * 2017-08-14 2017-12-05 郑州云海信息技术有限公司 一种固态硬盘中处理suspend操作优化的方法和***
KR102447465B1 (ko) * 2017-09-08 2022-09-27 삼성전자주식회사 호스트로부터의 읽기 요청에 대한 짧은 읽기 응답 시간을 제공하기 위해 내부 동작을 일시적으로 중단하는 스토리지 장치
JP2019057147A (ja) 2017-09-21 2019-04-11 東芝メモリ株式会社 メモリシステム
CN108595118A (zh) * 2018-03-29 2018-09-28 深圳忆联信息***有限公司 一种提升固态硬盘稳态性能的方法
US10509747B2 (en) * 2018-05-17 2019-12-17 Seagate Technology Llc Memory access operation suspend/resume
US10475492B1 (en) 2018-07-27 2019-11-12 Macronix International Co., Ltd. Circuit and method for read latency control
TWI684860B (zh) * 2018-10-15 2020-02-11 慧榮科技股份有限公司 用來進行讀取加速之方法以及資料儲存裝置及其控制器
JP7105911B2 (ja) * 2018-11-06 2022-07-25 キオクシア株式会社 半導体記憶装置
JP2020098655A (ja) 2018-12-17 2020-06-25 キオクシア株式会社 半導体記憶装置
KR20200129700A (ko) * 2019-05-09 2020-11-18 에스케이하이닉스 주식회사 컨트롤러 및 이를 포함하는 메모리 시스템
JP2021022414A (ja) * 2019-07-29 2021-02-18 キオクシア株式会社 半導体記憶装置
US11237731B2 (en) * 2019-10-24 2022-02-01 Micron Technology, Inc. Quality of service for memory devices using suspend and resume of program and erase operations
US11681352B2 (en) 2019-11-26 2023-06-20 Adesto Technologies Corporation Standby current reduction in memory devices
CN111261206B (zh) * 2020-01-17 2022-03-08 苏州浪潮智能科技有限公司 一种读写方法、装置和电子设备及可读存储介质
JP7337006B2 (ja) * 2020-03-03 2023-09-01 キオクシア株式会社 メモリシステムおよび制御方法
CN111739569B (zh) * 2020-06-19 2022-04-26 西安微电子技术研究所 一种边读边写的sdram控制***及控制方法
US11366774B2 (en) 2020-09-24 2022-06-21 Adesto Technologies Corporation Memory latency reduction in XIP mode
KR20220082509A (ko) * 2020-12-10 2022-06-17 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
CN113129952B (zh) * 2021-05-14 2023-04-18 长江存储科技有限责任公司 非易失性存储器及其控制方法
US11704258B2 (en) 2021-08-11 2023-07-18 Dialog Semiconductor US Inc. Latency reduction in SPI flash memory devices
US12014084B2 (en) 2022-02-10 2024-06-18 Stmicroelectronics S.R.L. Data memory access collision manager, device and method
WO2023239707A1 (en) * 2022-06-06 2023-12-14 Pure Storage, Inc. Latency reduction of flash-based devices using programming interrupts
CN117406935B (zh) * 2023-12-13 2024-02-20 苏州萨沙迈半导体有限公司 数据读取方法及装置、读写控制器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6131139A (en) * 1996-01-25 2000-10-10 Tokyo Electron Limited Apparatus and method of simultaneously reading and writing data in a semiconductor device having a plurality of flash memories
TW421798B (en) * 1996-12-20 2001-02-11 Fujitsu Ltd A flash memory device, non-volatile memory device, and method for enabling simultaneous read and write operation in a flash or the like semiconductor device
US20030210585A1 (en) * 2002-03-14 2003-11-13 Stmicroelectronics S.R.I. Non-volatile memory device
US20040049628A1 (en) * 2002-09-10 2004-03-11 Fong-Long Lin Multi-tasking non-volatile memory subsystem
TW200537514A (en) * 2004-05-14 2005-11-16 Fujitsu Ltd Semiconductor memory
TW200539183A (en) * 2004-05-21 2005-12-01 Fujitsu Ltd Semiconductor memory device and memory system
TW200602868A (en) * 2004-07-07 2006-01-16 Seiko Epson Corp Information processing apparatus, memory managing program, and memory managing method

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355464A (en) * 1991-02-11 1994-10-11 Intel Corporation Circuitry and method for suspending the automated erasure of a non-volatile semiconductor memory
US5333300A (en) * 1991-02-11 1994-07-26 Intel Corporation Timing circuitry and method for controlling automated programming and erasing of a non-volatile semiconductor memory
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
US5509134A (en) 1993-06-30 1996-04-16 Intel Corporation Method and apparatus for execution of operations in a flash memory array
US5559988A (en) * 1993-12-30 1996-09-24 Intel Corporation Method and circuitry for queuing snooping, prioritizing and suspending commands
JP3464271B2 (ja) * 1994-04-12 2003-11-05 三菱電機株式会社 不揮発性半導体記憶装置
GB2317721B (en) * 1996-09-30 2001-09-12 Nokia Mobile Phones Ltd Memory device
US5822244A (en) 1997-09-24 1998-10-13 Motorola, Inc. Method and apparatus for suspending a program/erase operation in a flash memory
US6088264A (en) 1998-01-05 2000-07-11 Intel Corporation Flash memory partitioning for read-while-write operation
US6260103B1 (en) * 1998-01-05 2001-07-10 Intel Corporation Read-while-write memory including fewer verify sense amplifiers than read sense amplifiers
DE19815914B4 (de) * 1998-04-09 2005-05-04 Alstom Verteiler
GB9903490D0 (en) * 1999-02-17 1999-04-07 Memory Corp Plc Memory system
US20050160218A1 (en) * 2004-01-20 2005-07-21 Sun-Teck See Highly integrated mass storage device with an intelligent flash controller
US6772273B1 (en) 2000-06-29 2004-08-03 Intel Corporation Block-level read while write method and apparatus
US7032081B1 (en) * 2000-07-31 2006-04-18 M-Systems Flash Disk Pioneers Ltd. System and method for enabling non-volatile memory to execute code while operating as a data storage/processing device
JP3699890B2 (ja) * 2000-08-30 2005-09-28 シャープ株式会社 不揮発性半導体記憶装置
US6556480B2 (en) 2000-12-29 2003-04-29 Stmicroelectronics S.R.L. EEPROM circuit, in particular a microcontroller including read while write EEPROM for code and data storing
US6584034B1 (en) 2001-04-23 2003-06-24 Aplus Flash Technology Inc. Flash memory array structure suitable for multiple simultaneous operations
US7062616B2 (en) * 2001-06-12 2006-06-13 Intel Corporation Implementing a dual partition flash with suspend/resume capabilities
US6988163B2 (en) * 2002-10-21 2006-01-17 Microsoft Corporation Executing binary images from non-linear storage systems
US7155562B2 (en) * 2003-05-08 2006-12-26 Micron Technology, Inc. Method for reading while writing to a single partition flash memory
JP3956305B2 (ja) * 2003-06-27 2007-08-08 シャープ株式会社 不揮発性半導体記憶装置およびデータ処理装置
JP4404625B2 (ja) * 2003-12-25 2010-01-27 パナソニック株式会社 情報処理装置および該装置用のｒｏｍイメージ生成装置
US20070180186A1 (en) * 2006-01-27 2007-08-02 Cornwell Michael J Non-volatile memory management

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6131139A (en) * 1996-01-25 2000-10-10 Tokyo Electron Limited Apparatus and method of simultaneously reading and writing data in a semiconductor device having a plurality of flash memories
TW421798B (en) * 1996-12-20 2001-02-11 Fujitsu Ltd A flash memory device, non-volatile memory device, and method for enabling simultaneous read and write operation in a flash or the like semiconductor device
US20030210585A1 (en) * 2002-03-14 2003-11-13 Stmicroelectronics S.R.I. Non-volatile memory device
US20040049628A1 (en) * 2002-09-10 2004-03-11 Fong-Long Lin Multi-tasking non-volatile memory subsystem
TW200537514A (en) * 2004-05-14 2005-11-16 Fujitsu Ltd Semiconductor memory
TW200539183A (en) * 2004-05-21 2005-12-01 Fujitsu Ltd Semiconductor memory device and memory system
TW200602868A (en) * 2004-07-07 2006-01-16 Seiko Epson Corp Information processing apparatus, memory managing program, and memory managing method

Also Published As

Publication number Publication date
JP2009528609A (ja) 2009-08-06
TW200739354A (en) 2007-10-16
TWI590064B (zh) 2017-07-01
EP1999754A1 (en) 2008-12-10
TW201525701A (zh) 2015-07-01
TW201614510A (en) 2016-04-16
CN101410905A (zh) 2009-04-15
US7562180B2 (en) 2009-07-14
KR20080099336A (ko) 2008-11-12
US20070239926A1 (en) 2007-10-11
TWI512476B (zh) 2015-12-11
WO2007110716A1 (en) 2007-10-04
KR101078792B1 (ko) 2011-11-02
EP2178090A1 (en) 2010-04-21
MY158276A (en) 2016-09-30
MY149576A (en) 2013-09-13

Similar Documents

Publication Publication Date Title
TWI641952B (zh) 記憶體裝置、方法、及電腦程式產品
US8429374B2 (en) System and method for read-while-write with NAND memory device
KR100843546B1 (ko) 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법
KR100708128B1 (ko) 낸드 플래시 메모리 제어 장치 및 방법
KR100634436B1 (ko) 멀티 칩 시스템 및 그것의 부트코드 페치 방법
US8321633B2 (en) Memory card and method for storing data on memory card
US20090235013A1 (en) Mass Storage Device Having Both Xip Function and Storage Function
KR101846612B1 (ko) 부트 데이터 로드
US20040193864A1 (en) System and method for actively booting a computer system
US20100169546A1 (en) Flash memory access circuit
US8154925B2 (en) Semiconductor memory device and system capable of executing an interleave programming for a plurality of memory chips and a 2-plane programming at the respective memory chips
US9792989B2 (en) Memory system including nonvolatile memory
CN111522602B (zh) 通信装置的启动方法
US10776280B1 (en) Data storage device and method for updating logical-to-physical mapping table
KR20110078171A (ko) 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법
US20170206029A1 (en) Access control method, storage device, and system
KR101028855B1 (ko) 시리얼 플래시 컨트롤러
US10566062B2 (en) Memory device and method for operating the same
JP2005190312A (ja) マルチチップパッケージ型メモリシステムおよびコンピュータシステム
KR20240003648A (ko) 메모리 시스템 및 그에 포함된 메모리 컨트롤러의 동작 방법