TWI641230B - 降頻混頻器 - Google Patents

降頻混頻器 Download PDF

Info

Publication number
TWI641230B
TWI641230B TW107100324A TW107100324A TWI641230B TW I641230 B TWI641230 B TW I641230B TW 107100324 A TW107100324 A TW 107100324A TW 107100324 A TW107100324 A TW 107100324A TW I641230 B TWI641230 B TW I641230B
Authority
TW
Taiwan
Prior art keywords
voltage signal
terminal
transistor
phase
electrically connected
Prior art date
Application number
TW107100324A
Other languages
English (en)
Other versions
TW201931776A (zh
Inventor
林佑昇
陳靖強
Original Assignee
國立暨南國際大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立暨南國際大學 filed Critical 國立暨南國際大學
Priority to TW107100324A priority Critical patent/TWI641230B/zh
Priority to US16/030,676 priority patent/US10439574B2/en
Application granted granted Critical
Publication of TWI641230B publication Critical patent/TWI641230B/zh
Publication of TW201931776A publication Critical patent/TW201931776A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45269—Complementary non-cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45264—Complementary cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0019—Gilbert multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0023—Balun circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Amplifiers (AREA)

Abstract

一種降頻混頻器包含一將一差動振盪電壓信號及一差動射頻電流信號進行混和來產生一差動中頻電壓信號的混頻電路，及一轉導電路。該差動射頻電流信號包括正相及負相輸入電流信號。該轉導電路包括一將一正相射頻電壓信號轉換成該正相輸入電流信號的第一轉導單元、一將一負相射頻電壓信號轉換成該負相輸入電流信號的第二轉導單元，及一電感器。該電感器電連接在該第一轉導單元與該混頻電路間的一共同接點及該第二轉導單元與該混頻電路間的一共同接點之間，該電感器與該等第一及第二轉導單元，及該混頻電路的寄生電容共振。

Description

降頻混頻器
本發明是有關於一種混頻器，特別是指一種可提升轉換增益的降頻混頻器。
參閱圖1，習知降頻混頻器包含一第一單端至差動轉換電路（Balun）11、一第二單端至差動轉換電路12、一轉導電路13、一混頻電路14，及一緩衝電路15。
該第一單端至差動轉換電路11將一振盪電壓信號轉換成一差動振盪電壓信號。該第二單端至差動轉換電路12將一射頻電壓信號轉換成一差動射頻電壓信號。該轉導電路13將該差動射頻電壓信號轉換成一流經其本身並流入地的差動射頻電流信號，該差動射頻電流信號包含一正相射頻電流信號I11及一負相射頻電流信號I12。該混頻電路14將該差動振盪電壓信號及該差動射頻電流信號進行混合，以產生一差動中頻電壓信號。該緩衝電路15將該差動中頻電壓信號進行緩衝，以產生一差動輸出電壓信號。
該轉導電路13與該混頻電路14之組合的一轉換增益(conversion gain，CG’)可由下式(1)獲得： 式(1)， 其中，參數g m1,2是該轉導電路13的每一電晶體131、132的一轉導值，參數R 1,2是該混頻電路14的每一電阻器141、142的一電阻值，參數 為一角頻率，參數G m,LO是該混頻電路14的電晶體143~146的一等效轉導值，參數R ds(1,2)是每一電晶體131、132之汲極與源極端間的一電阻值，參數C ds(1,2)是每一電晶體131、132的一寄生電容值，參數C LO是該等電晶體143~146的一寄生電容值。
然而，在上述結構中，根據式(1)可知該等電晶體131、132、143~146間的所有寄生電容會使該轉換增益CG’較低，導致該習知降頻混頻器具有低轉換增益，從而該習知降頻混頻器具有高雜訊指數(noise figure)。而若欲藉由增加每一電阻器141、142的該電阻值R 1,2來提升該習知降頻混頻器的轉換增益，則當該電阻值R 1,2大於1000Ω時，會導致每一電阻器141、142有過大的直流壓降，進而降低每一電晶體143~146之汲極端的電壓值，如此一來，會使該習知降頻混頻器的轉換增益變低。因此，該習知降頻混頻器仍有改進的空間。
因此，本發明之目的，即在提供一種可提升轉換增益的降頻混頻器。
於是，本發明降頻混頻器包含一混頻電路及一轉導電路。
該混頻電路接收一差動振盪電壓信號，及一包括一正相輸入電流信號及一負相輸入電流信號的差動射頻電流信號，並將該差動振盪電壓信號及該差動射頻電流信號進行混和，以產生一差動中頻電壓信號。
該轉導電路包括一第一轉導單元、一第二轉導單元，及一電感器。
該第一轉導單元接收一正相射頻電壓信號，且電連接該混頻電路，並將該正相射頻電壓信號轉換成該與該正相射頻電壓信號同相位的正相輸入電流信號。
該第二轉導單元接收一負相射頻電壓信號，且電連接該混頻電路，並將該負相射頻電壓信號轉換成該與該負相射頻電壓信號同相位的負相輸入電流信號。
該電感器電連接在該第一轉導單元與該混頻電路間的一共同接點及該第二轉導單元與該混頻電路間的一共同接點之間，該電感器與該等第一及第二轉導單元，及該混頻電路的所有寄生電容共振。
本發明之功效在於：藉由該電感器與該等第一及第二轉導單元，及該混頻電路的所有寄生電容共振開路，可提升本實施例該降頻混頻器的轉換增益，並降低該降頻混頻器的雜訊指數。
參閱圖2，本發明降頻混頻器之實施例包含第一及第二單端至差動轉換電路2、3、一轉導電路4、一混頻電路5，及一緩衝電路6。
該第一單端至差動轉換電路2用以接收一振盪電壓信號Sos，並將該振盪電壓信號Sos轉換成一包括一正相振盪電壓信號Vos1及一負相振盪電壓信號Vos2的差動振盪電壓信號。
該第二單端至差動轉換電路3用以接收一射頻電壓信號Sr，並將該射頻電壓信號Sr轉換成一包括一正相射頻電壓信號Vr1及一負相射頻電壓信號Vr2的差動射頻電壓信號。
該轉導電路4電連接該第二單端至差動轉換電路3以接收該差動射頻電壓信號，並將該差動射頻電壓信號轉換成一包括一正相輸入電流信號Ir1及一負相輸入電流信號Ir2的差動射頻電流信號。
該混頻電路5電連接該第一單端至差動轉換電路2及該轉導電路4，接收分別來自該第一單端至差動轉換電路2及該轉導電路4的該差動振盪電壓信號及該差動射頻電流信號，並將該差動振盪電壓信號及該差動射頻電流信號進行混和，以產生一包括一正相中頻電壓信號Vi1及一負相中頻電壓信號Vi2的差動中頻電壓信號。
該緩衝電路6電連接該混頻電路5以接收該差動中頻電壓信號，並將該差動中頻電壓信號進行緩衝，以產生一包括一正相輸出電壓信號Vo1及一負相輸出電壓信號Vo2的差動輸出電壓信號。
舉例來說，該差動輸出電壓信號具有一相關於該振盪電壓信號的一頻率f2與該射頻電壓信號的一頻率f3的頻率f1，例如，f1=f3-f2，但不以此為限。在此實施例中，f2=93.9GHz、f3=94GHz，f1=94-93.9=0.1GHz。
在此實施例中，該轉導電路4包括第一及第二轉導單元41、42，及一電感器43。
該第一轉導單元41電連接該第二單端至差動轉換電路3以接收該正相射頻電壓信號Vr1，且還電連接該混頻電路5。該第一轉導單元41將該正相射頻電壓信號Vr1轉換成該與該正相射頻電壓信號Vr1同相位的正相輸入電流信號Ir1。在此實施例中，該第一轉導單元41包括第一及第二電晶體411、412。該第一電晶體411具有一用以接收一電源電壓VDD的第一端、一電連接該混頻電路5並提供該正相輸入電流信號Ir1的第二端，及一接收該正相射頻電壓信號Vr1的控制端。該第二電晶體412具有分別電連接該第一電晶體411之該第二端與該控制端的一第一端與一控制端，及一接地的第二端。
該第二轉導單元42電連接該第二單端至差動轉換電路3以接收該負相射頻電壓信號Vr2，且還電連接該混頻電路5。該第二轉導單元42將該負相射頻電壓信號Vr2轉換成該與該負相射頻電壓信號Vr2同相位的負相輸入電流信號Ir2。在此實施例中，該第二轉導單元42包括第一及第二電晶體421、422。該第一電晶體421具有一用以接收該電源電壓VDD的第一端、一電連接該混頻電路5並提供該負相輸入電流信號Ir2的第二端，及一接收該負相射頻電壓信號Vr2的控制端。該第二電晶體422具有分別電連接該第一電晶體421之該第二端與該控制端的一第一端與一控制端，及一接地的第二端。
該電感器43電連接在該第一轉導單元41與該混頻電路5間的一共同接點Q1(即，該第一電晶體411的該第二端)，及該第二轉導單元42與該混頻電路5間的一共同接點Q2(即，該第一電晶體421的該第二端)之間。該電感器43與該等第一及第二轉導單元41、42，及該混頻電路5的所有寄生電容(圖未示)共振。
參閱圖2與圖3，在此實施例中，該第一單端至差動轉換電路2包括一第一巴倫器21(例如，一馬爾尚巴倫(Marchand Balun))及其他元件。該第一巴倫器21具有一用以接收一相關於該振盪電壓信號之電壓信號的輸入端、一提供一相關於該正相振盪電壓信號Vos1之電壓信號的第一輸出端，及一提供一相關於該負相振盪電壓信號Vos2之電壓信號的第二輸出端。該第二單端至差動轉換電路3包括一第二巴倫器31及其他元件。該第二巴倫器31具有一用以接收一相關於該射頻電壓信號之電壓信號的輸入端、一提供一相關於該正相射頻電壓信號Vr1之電壓信號的第一輸出端，及一提供一相關於該負相射頻電壓信號Vr2之電壓信號的第二輸出端。
該混頻電路5包括一負阻補償單元51及一混頻單元52。該負阻補償單元51用以接收該電源電壓VDD。該混頻單元52電連接該第一單端至差動轉換電路2以接收該等正相及負相振盪電壓信號Vos1、Vos2，且電連接該負阻補償單元51及該轉導電路4。該混頻單元52根據該等正相及負相振盪電壓信號Vos1、Vos2，允許來自該負阻補償單元51的一第一電流I1及一第二電流I2流經其本身並流入該轉導電路4。該負阻補償單元51根據其本身之阻抗、該電源電壓VDD及該等第一及第二電流I1、I2輸出該等正相及負相中頻電壓信號Vi1、Vi2。該等第一與第二電流I1、I2構成該差動射頻電流信號。
在此實施例中，該負阻補償單元51包括第一及第二電晶體511、512，及一電阻器513。
該等第一及第二電晶體511、512各自具有一第一端、一第二端及一控制端。該等第一及第二電晶體511、512的該等第一端彼此電連接並用以接收該電源電壓VDD。該第一電晶體511的該控制端電連接該第二電晶體512的該第二端。該第二電晶體512的該控制端電連接該第一電晶體511的該第二端。該等第一及第二電晶體511、512的該等第二端分別提供該正相中頻電壓信號Vi1及該負相中頻電壓信號Vi2。該電阻器513電連接在該等第一及第二電晶體511、512的該等第二端間。該電阻器513與該第一電晶體511的一共同接點輸出該第一電流I1，該電阻器513與該第二電晶體512的一共同接點輸出該第二電流I2。
在此實施例中，該混頻單元52包括第一至第四電晶體521、522、523、524。
該第一電晶體521具有一電連接該第一電晶體511之該第二端以接收該第一電流I1的第一端、一電連接該第一電晶體411之該第一端的第二端，及一用以接收該正相振盪電壓信號Vos1的控制端。該第二電晶體522具有一電連接該第二電晶體512之該第二端以接收該第二電流I2的第一端、一電連接該第一電晶體521之該第二端的第二端，及一用以接收該負相振盪電壓信號Vos2的控制端。該第二電晶體522與該第一電晶體521相配合來接收該正相輸入電流信號Ir1。該第三電晶體523具有分別電連接該等第一電晶體521、421之該等第一端的一第一端及一第二端，及一電連接該第二電晶體522之該控制端的控制端。該第四電晶體524具有一電連接該第二電晶體522之該第一端的第一端、一電連接該第三電晶體523之該第二端的第二端，及一電連接該第一電晶體521之該控制端的控制端。該第四電晶體524與該第三電晶體523相配合來接收該負相輸入電流信號Ir2。
需說明的是，當該等第一與第四電晶體521、524回應於該正相振盪電壓信號Vos1而導通，且該等第二與第三電晶體522、523回應於該負相振盪電壓信號Vos2而不導通時，該第一電流I1作為該正相輸入電流信號Ir1，並且該第二電流I2作為該負相輸入電流信號Ir2。當該等第一與第四電晶體521、524回應於該正相振盪電壓信號Vos1而不導通，且該等第二與第三電晶體522、523回應於該負相振盪電壓信號Vos2而導通時，該第二電流I2作為該正相輸入電流信號Ir1，並且該第一電流I1作為該負相輸入電流信號Ir2。
在此實施例中，該緩衝電路6包括第一至第四電晶體61、62、63、64，及第一至第三電阻器65、66、67。
該第一電晶體61具有一用以接收該電源電壓VDD的第一端、一提供該正相輸出電壓信號Vo1的第二端，及一電連接該等第一電晶體511的該第二端以接收該正相中頻電壓信號Vi1的控制端。該第二電晶體62具有一電連接該第一電晶體61之該第一端的第一端、一提供該負相輸出電壓信號Vo2的第二端，及一電連接該第二電晶體512的該第二端以接收該負相中頻電壓信號Vi2的控制端。該第三電阻器67具有一第一端，及一用以接收一偏壓電壓Vb1的第二端。該第三電晶體63具有一電連接該第一電晶體61之該第二端的第一端、一第二端，及一電連接該第三電阻器67之該第一端以經由該第三電阻器67接收該偏壓電壓Vb1的控制端。該第四電晶體64具有一電連接該第二電晶體62之該第二端的第一端、一第二端，及一電連接該第三電晶體63之該控制端的控制端。該第一電阻器65電連接在該第三電晶體63之該第二端與地之間。該第二電阻器66電連接在該第四電晶體64之該第二端與地之間。
需說明的是，該等第二電晶體412、422、該等第一至第四電晶體521、522、523、524，及該等第一至第四電晶體61、62、63、64各自為，例如，一N型金氧半場效電晶體，且該N型金氧半場效電晶體的汲極、源極及閘極分別為每一電晶體412、422、521~524、61~64的該第一端、該第二端及該控制端。該等第一電晶體411、421，及該等第一及第二電晶體511、512各自為，例如，一P型金氧半場效電晶體，且該P型金氧半場效電晶體的源極、汲極及閘極分別為每一電晶體411、421、511、512的該第一端、該第二端及該控制端。
本實施例該轉導電路4與該混頻電路5之組合的一轉換增益(conversion gain，CG)可由下述式(2)獲得： 式(2)， 其中，參數g m(411+412,421+422)是該等第一及第二電晶體411、412的轉導值相加後或該等第一及第二電晶體421、422的轉導值相加後的一等效轉導值，參數g m(511,512)是該等第一及第二電晶體511、512中每一者的一轉導值，參數R 513是該電阻器513的一電阻值。
在此實施例中，該電感器43與該等第一電晶體411、421、該等第二電晶體412、422，及該等第一至第四電晶體521、522、523、524的所有寄生電容共振開路，以補償因該等第一電晶體411、421、該等第二電晶體412、422，及該等第一至第四電晶體521、522、523、524的該等寄生電容而產生的一頻率極點，使本實施例該轉導電路4與該混頻電路5之組合的該轉換增益CG不會受該等寄生電容的影響，從而增加本實施例該降頻混波器的一轉換增益。此外，該等效轉導值g m(411+412,421+422)大於習知降頻混頻器的該轉導值g m1,2，如此，也有助於增加本實施例該降頻混波器的該轉換增益。
參閱圖4，為該實施例與習知降頻混頻器各自之轉換增益的模擬示意圖。圖4顯示相較於習知降頻混頻器，該實施例降頻混頻器確實具有較高的轉換增益。
參閱圖5，為該實施例與習知降頻混頻器各自之雜訊指數的模擬示意圖。圖5顯示該實施例降頻混頻器相較於習知降頻混頻器確實具有較低的雜訊指數。
綜上所述，藉由該電感器43與該等第一電晶體411、421、該等第二電晶體412、422，及該等第一至第四電晶體521、522、523、524中的所有寄生電容共振開路，可提升該轉導電路4與該混頻電路5之組合的該轉換增益CG，進而增加本實施例該降頻混頻器的該轉換增益，並降低該降頻混頻器的雜訊指數。此外，本實施例該等第一及第二電晶體511、512具有低跨壓高阻抗的特性(即，有較低的直流壓降)，可以提升該轉換增益CG，同時避免習知降頻混頻器藉由增加每一電阻器141、142(見圖1)的電阻值來提升轉換增益時，會導致每一電阻器141、142有過大的直流壓降的問題。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，凡是依本發明申請專利範圍及專利說明書內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
2‧‧‧第一單端至差動轉換電路
21‧‧‧第一巴倫器
3‧‧‧第二單端至差動轉換電路
31‧‧‧第二巴倫器
4‧‧‧轉導電路
41‧‧‧第一轉導單元
411····· 第一電晶體
412····· 第二電晶體
42‧‧‧第二轉導單元
421····· 第一電晶體
422····· 第二電晶體
43‧‧‧電感器
5‧‧‧混頻電路
51‧‧‧負阻補償單元
511‧‧‧第一電晶體
512‧‧‧第二電晶體
513‧‧‧電阻器
52‧‧‧混頻單元
521‧‧‧第一電晶體
522‧‧‧第二電晶體
523‧‧‧第三電晶體
524‧‧‧第四電晶體
6‧‧‧緩衝電路
61~64‧‧‧第一至第四電晶體
65~67‧‧‧第一至第三電阻器
I1‧‧‧第一電流
I2‧‧‧第二電流
Ir1‧‧‧正相輸入電流信號
Ir2‧‧‧負相輸入電流信號
Q1、Q2 共同接點
Sos‧‧‧振盪電壓信號
Sr‧‧‧射頻電壓信號
Vb1‧‧‧偏壓電壓
Vb2‧‧‧偏壓電壓
Vb3‧‧‧偏壓電壓
VDD‧‧‧電源電壓
Vi1‧‧‧正相中頻電壓信號
Vi2‧‧‧負相中頻電壓信號
Vos1‧‧‧正相振盪電壓信號
Vos2‧‧‧負相振盪電壓信號
Vo1‧‧‧正相輸出電壓信號
Vo2‧‧‧負相輸出電壓信號
Vr1‧‧‧正相射頻電壓信號
Vr2‧‧‧負相射頻電壓信號
本發明之其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一電路方塊圖，說明習知降頻混頻器； 圖2與圖3是電路方塊圖，說明本發明降頻混頻器之一實施例； 圖4是一模擬圖，說明該實施例與該習知降頻混頻器的轉換增益對頻率的變化；及 圖5是一模擬圖，說明該實施例與該習知降頻混頻器的雜訊指數對頻率的變化。

Claims (9)

  1. 一種降頻混頻器，包含：一混頻電路，接收一差動振盪電壓信號，及一包括一正相輸入電流信號及一負相輸入電流信號的差動射頻電流信號，並將該差動振盪電壓信號及該差動射頻電流信號進行混和，以產生一差動中頻電壓信號；及一轉導電路，包括一第一轉導單元，接收一正相射頻電壓信號，且電連接該混頻電路，並將該正相射頻電壓信號轉換成該與該正相射頻電壓信號同相位的正相輸入電流信號，該第一轉導單元包括一第一電晶體，具有一用以接收一電源電壓的第一端、一電連接該混頻電路並提供該正相輸入電流信號的第二端，及一接收該正相射頻電壓信號的控制端，及一第二電晶體，具有分別電連接該第一電晶體之該第二端與該控制端的一第一端與一控制端，及一接地的第二端，一第二轉導單元，接收一負相射頻電壓信號，且電連接該混頻電路，並將該負相射頻電壓信號轉換成該與該負相射頻電壓信號同相位的負相輸入電流信號，及一電感器，電連接在該第一轉導單元與該混頻電路間的一共同接點及該第二轉導單元與該混頻電路間的一共同接點之間，該電感器與該等第一及第二轉導單元，及該混頻電路的寄生電容共振。
  2. 如請求項1所述的降頻混頻器，其中，該第二轉導單元包括一第一電晶體，具有一用以接收一電源電壓的第一端、一電連接該混頻電路並提供該負相輸入電流信號的第二端，及一接收該負相射頻電壓信號的控制端，及一第二電晶體，具有分別電連接該第一電晶體之該第二端與該控制端的一第一端與一控制端，及一接地的第二端。
  3. 如請求項1所述的降頻混頻器，其中，該混頻電路包括一負阻補償單元，用以接收一電源電壓，及一混頻單元，接收該差動振盪電壓信號，且電連接該負阻補償單元及該轉導電路，該混頻單元根據該差動振盪電壓信號，允許來自該負阻補償單元的一第一電流及一第二電流流經其本身並流入該轉導電路，且該負阻補償單元根據其本身之阻抗、該電源電壓及該等第一及第二電流輸出該差動中頻電壓信號，該等第一與第二電流構成該差動射頻電流信號。
  4. 如請求項3所述的降頻混頻器，其中，該差動中頻電壓信號包括一正相中頻電壓信號及一負相中頻電壓信號，且該負阻補償單元包括一第一電晶體及一第二電晶體，其各自具有一第一端、一第二端及一控制端，該等第一及第二電晶體的該等第一端彼此電連接並用以接收該電源電壓，該第一電晶體的該控制端電連接該第二電晶體的該第二端，該第二電晶體的該控制端電連接該第一電晶體的該第二端，該等第一及第二電晶體的該等第二端分別提供該正相中頻電壓信號及該負相中頻電壓信號，及一電阻器，電連接在該等第一及第二電晶體的該等第二端間，該電阻器與該第一電晶體的一共同接點輸出該第一電流，該電阻器與該第二電晶體的一共同接點輸出該第二電流。
  5. 如請求項3所述的降頻混頻器，其中，該差動振盪電壓信號包括一正相振盪電壓信號及一負相振盪電壓信號，且該混頻單元包括一第一電晶體，具有一電連接該負阻補償單元以接收該第一電流的第一端、一電連接該第一轉導單元的第二端，及一用以接收該正相振盪電壓信號的控制端，一第二電晶體，具有一電連接該負阻補償單元以接收該第二電流的第一端、一電連接該第一電晶體之該第二端的第二端，及一用以接收該負相振盪電壓信號的控制端，該第二電晶體與該第一電晶體相配合來接收該正相輸入電流信號，一第三電晶體，具有一電連接該第一電晶體之該第一端的第一端、一電連接該第二轉導單元的第二端，及一電連接該第二電晶體之該控制端的控制端，及一第四電晶體，具有一電連接該第二電晶體之該第一端的第一端、一電連接該第三電晶體之該第二端的第二端，及一電連接該第一電晶體之該控制端的控制端，該第四電晶體與該第三電晶體相配合來接收該負相輸入電流信號。
  6. 如請求項1所述的降頻混頻器，還包含：一緩衝電路，電連接該混頻電路以接收該差動中頻電壓信號，並將該差動中頻電壓信號進行緩衝，以產生一差動輸出電壓信號。
  7. 如請求項6所述的降頻混頻器，其中，該差動中頻電壓信號包括一正相中頻電壓信號及一負相中頻電壓信號，該差動輸出電壓信號包括一正相輸出電壓信號及一負相輸出電壓信號，該緩衝電路包括一第一電晶體，具有一用以接收一電源電壓的第一端、一提供該正相輸出電壓信號的第二端，及一電連接該混頻電路以接收該正相中頻電壓信號的控制端，一第二電晶體，具有一電連接該第一電晶體之該第一端的第一端、一提供該負相輸出電壓信號的第二端，及一電連接該混頻電路以接收該負相中頻電壓信號的控制端，一第三電晶體，具有一電連接該第一電晶體之該第二端的第一端、一第二端，及一用以接收一偏壓電壓的控制端，一第四電晶體，具有一電連接該第二電晶體之該第二端的第一端、一第二端，及一電連接該第三電晶體之該控制端的控制端，一第一電阻器，電連接在該第三電晶體之該第二端與地之間，及一第二電阻器，電連接在該第四電晶體之該第二端與地之間。
  8. 如請求項1所述的降頻混頻器，還包含：一第一單端至差動轉換電路，電連接該混頻電路，且用以接收一振盪電壓信號，並將該振盪電壓信號轉換成該差動振盪電壓信號，且將該差動振盪電壓信號輸出至該混頻電路；及一第二單端至差動轉換電路，電連接該轉導電路之該等第一及第二轉導單元，且用以接收一射頻電壓信號，並將該射頻電壓信號轉換成一包括該正相射頻電壓信號及該負相射頻電壓信號的差動射頻電壓信號，且將該正相射頻電壓信號及該負相射頻電壓信號分別輸出至該等第一及第二轉導單元。
  9. 如請求項8所述的降頻混頻器，其中，該第一單端至差動轉換電路包括一第一巴倫器，該第一巴倫器具有一用以接收一相關於該振盪電壓信號之電壓信號的輸入端、一提供一相關於該正相振盪電壓信號之電壓信號的第一輸出端，及一提供一相關於該負相振盪電壓信號之電壓信號的第二輸出端，及該第二單端至差動轉換電路包括一第二巴倫器，該第二巴倫器具有一用以接收一相關於該射頻電壓信號之電壓信號的輸入端、一提供一相關於該正相射頻電壓信號之電壓信號的第一輸出端，及一提供一相關於該負相射頻電壓信號之電壓信號的第二輸出端。
TW107100324A 2018-01-04 2018-01-04 降頻混頻器 TWI641230B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107100324A TWI641230B (zh) 2018-01-04 2018-01-04 降頻混頻器
US16/030,676 US10439574B2 (en) 2018-01-04 2018-07-09 Down-conversion mixer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107100324A TWI641230B (zh) 2018-01-04 2018-01-04 降頻混頻器

Publications (2)

Publication Number Publication Date
TWI641230B true TWI641230B (zh) 2018-11-11
TW201931776A TW201931776A (zh) 2019-08-01

Family

ID=65034432

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100324A TWI641230B (zh) 2018-01-04 2018-01-04 降頻混頻器

Country Status (2)

Country Link
US (1) US10439574B2 (zh)
TW (1) TWI641230B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI686054B (zh) * 2019-07-04 2020-02-21 國立暨南國際大學 降頻混頻器
TWI692209B (zh) * 2019-03-22 2020-04-21 國立暨南國際大學 降頻混頻器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110784179B (zh) * 2019-10-22 2022-01-25 北京信芯科技有限公司 一种双平衡fet混频器
FR3107796B1 (fr) * 2020-02-27 2022-03-25 St Microelectronics Alps Sas Dispositif de génération de signaux radiofréquence en quadrature de phase, utilisable en particulier dans la technologie 5G

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275688B1 (en) * 1998-04-22 2001-08-14 Fujitsu Limited Double balanced mixer
TW200843331A (en) * 2007-04-24 2008-11-01 Univ Nat Changhua Education Mixer and mixer circuit for the same
TW201626712A (zh) * 2015-01-07 2016-07-16 Univ Nat Chi Nan 平衡式升頻混頻器
TWI583128B (zh) * 2016-10-03 2017-05-11 降頻混頻器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2902583A1 (fr) * 2006-06-20 2007-12-21 St Microelectronics Sa Amplificateur melangeur et circuit frontal radiofrequence pourvu d'un tel amplificateur melangeur
KR101279986B1 (ko) * 2009-12-18 2013-07-05 한양대학교 산학협력단 주파수 혼합기
TWI617130B (zh) * 2016-01-19 2018-03-01 國立暨南國際大學 Down frequency mixer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275688B1 (en) * 1998-04-22 2001-08-14 Fujitsu Limited Double balanced mixer
TW200843331A (en) * 2007-04-24 2008-11-01 Univ Nat Changhua Education Mixer and mixer circuit for the same
TW201626712A (zh) * 2015-01-07 2016-07-16 Univ Nat Chi Nan 平衡式升頻混頻器
TWI583128B (zh) * 2016-10-03 2017-05-11 降頻混頻器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI692209B (zh) * 2019-03-22 2020-04-21 國立暨南國際大學 降頻混頻器
TWI686054B (zh) * 2019-07-04 2020-02-21 國立暨南國際大學 降頻混頻器

Also Published As

Publication number Publication date
US10439574B2 (en) 2019-10-08
TW201931776A (zh) 2019-08-01
US20190207572A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
TWI641230B (zh) 降頻混頻器
JP4803189B2 (ja) 差動増幅器
US9503022B2 (en) Balanced up-conversion mixer
TWI686054B (zh) 降頻混頻器
TWI535191B (zh) Mixer
TW201815057A (zh) 降頻混頻器
CN107408927B (zh) 适用于噪声抑制的放大器
US8829974B2 (en) Balanced frequency mixer circuit
TWI617130B (zh) Down frequency mixer
TW201306468A (zh) 電壓／電流轉換電路
TWI780862B (zh) 降頻混頻器
EP3826176B1 (en) High-linearity input buffer
US9008604B1 (en) Mixer with linearized input
US20170111011A1 (en) Balanced up-conversion mixer
TWI692209B (zh) 降頻混頻器
US7098742B2 (en) Differential/single-ended input stage
US9843290B2 (en) Mixer
TWI392222B (zh) 可提高信號品質之混頻器
JP5344890B2 (ja) 周波数変換器
US7498861B2 (en) Mixer
TWI558097B (zh) Balanced up - frequency mixing circuit
JP2005057629A (ja) ミキサ回路
WO2015128965A1 (ja) アクティブバラン回路及びトランス
JP2014225852A (ja) アクティブバラン回路
US8629698B2 (en) Mixing circuit

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees