TWI638592B - 電路板結構及其製造方法 - Google Patents

電路板結構及其製造方法 Download PDF

Info

Publication number
TWI638592B
TWI638592B TW105133424A TW105133424A TWI638592B TW I638592 B TWI638592 B TW I638592B TW 105133424 A TW105133424 A TW 105133424A TW 105133424 A TW105133424 A TW 105133424A TW I638592 B TWI638592 B TW I638592B
Authority
TW
Taiwan
Prior art keywords
connection pads
ceramic
resistance
circuit board
layer
Prior art date
Application number
TW105133424A
Other languages
English (en)
Other versions
TW201817294A (zh
Inventor
李建成
Original Assignee
先豐通訊股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 先豐通訊股份有限公司 filed Critical 先豐通訊股份有限公司
Priority to TW105133424A priority Critical patent/TWI638592B/zh
Priority to US15/393,781 priority patent/US9826642B1/en
Publication of TW201817294A publication Critical patent/TW201817294A/zh
Application granted granted Critical
Publication of TWI638592B publication Critical patent/TWI638592B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種電路板結構，包括多層板及埋置於多層板內的陶瓷式電阻元件。陶瓷式電阻元件包含陶瓷片、間隔地形成於陶瓷片的多個連接墊、及形成於陶瓷片的多個電阻層。任兩個連接墊之間具有電性連接的至少一個電阻層，以提供一電阻值。陶瓷式電阻元件的電阻值種類大於多個電阻層的數量。多層板具有相互分離且分別電性連接於多個連接墊的多個接點。藉此，所述電路板結構能夠通過埋設陶瓷式電阻元件，以提供精準且更多種類的電阻值。此外，本發明另提供一種電路板結構的製造方法。

Description

電路板結構及其製造方法
本發明涉及一種電路板，尤其涉及一種內埋陶瓷式電阻元件的電路板結構及其製造方法。
埋置有電阻元件的現有電路板結構中，是將電阻元件埋置於一多層板內，並且電阻元件被焊接在多層板的內部焊墊。因此，當現有電路板結構的多層板的外部焊墊在進行焊接作業時，上述內部焊墊容易因為高溫而產生融化(或軟化)，使得內部焊墊與電阻元件產生連接上的問題，進而使得現有電路板結構所提供的電阻值不準確。
再者，現有電路板結構僅能依據設計者所需的電阻值，而在多層板內埋入相對應的電阻元件，所以無法適用於不同電阻值需求。換句話說，如果現有電路板結構為符合不同電阻值需求，而在多層板內埋入相對應的多個電阻元件，則會使現有電路板結構的體積過大，並且在現有電路板結構的多層板的外部焊墊在進行焊接作業時，內部焊墊與電阻元件產生連接問題的機率會更高，進而令電阻值不準確。
於是，本發明人認為上述缺陷可改善，乃特潛心研究並配合科學原理的運用，終於提出一種設計合理且有效改善上述缺陷的本發明。
本發明實施例在於提供一種電路板結構及其製造方法，能有 效地改善埋置有電阻的現有電路板結構所可能產生的問題。
本發明實施例公開一種電路板結構的製造方法，包括：將多個第一連接墊與多個第一電阻層成形於一陶瓷片的一第一表面，並燒結形成一陶瓷式電阻元件；其中，任兩個所述第一連接墊之間具有電性連接的至少一個所述第一電阻層，以提供一電阻值；所述陶瓷式電阻元件通過多個所述第一連接墊與多個所述第一電阻層所能提供的電阻值種類大於多個所述第一電阻層的數量；將所述陶瓷式電阻元件設置在一基板單元上；在所述基板單元上形成一絕緣基材，並使所述絕緣基材包覆所述陶瓷式電阻元件；以及選擇性地於所述基板單元與所述絕緣基材的其中一個成形一第一導電層，以形成一電路板結構；其中，所述第一導電層包含相互分離且分別電性連接於多個所述第一連接墊的多個第一接點。
本發明實施例也公開一種電路板結構，包括：一陶瓷式電阻元件，包含：一陶瓷片，具有位於相反側的一第一表面與一第二表面；多個第一連接墊，間隔地形成於所述陶瓷片的所述第一表面；及多個第一電阻層，形成於所述陶瓷片的所述第一表面，並且每個所述第一電阻層連接至少兩個所述第一連接墊，而任兩個所述第一連接墊之間具有電性連接的至少一個所述第一電阻層，以提供一電阻值；其中，所述陶瓷式電阻元件通過多個所述第一連接墊與多個所述第一電阻層所能提供的電阻值種類大於多個所述第一電阻層的數量；以及一多層板，內部埋置有所述陶瓷式電阻元件，所述多層板具有一第一導電層，並且所述第一導電層包含相互分離且分別電性連接於多個所述第一連接墊的多個第一接點。
綜上所述，本發明實施例所公開的電路板結構及其製造方法，由於陶瓷式電阻元件的第一連接墊無須用於焊接，所以能夠使用熔點大於焊墊的材料，使得上述多個第一接點在被焊接時，陶瓷式電阻元件的第一連接墊不會受到影響而能提供準確的電阻 值，並且所述電路板結構能透通過上述多個所述第一接點而提供不同的電阻值。
為能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，但是此等說明與附圖僅用來說明本發明，而非對本發明的保護範圍作任何的限制。
100‧‧‧電路板結構
1‧‧‧陶瓷式電阻元件
11‧‧‧陶瓷片
111‧‧‧第一表面
112‧‧‧第二表面
12、12A~12D‧‧‧第一連接墊
13‧‧‧第一電阻層
131‧‧‧主體部
132‧‧‧覆蓋部
14‧‧‧第二連接墊
15‧‧‧第二電阻層
16‧‧‧傳導柱
2‧‧‧多層板
21‧‧‧基板單元
211‧‧‧缺口
22‧‧‧絕緣層
23、23’、23”‧‧‧金屬層
24‧‧‧緩衝層
25‧‧‧絕緣基材
26‧‧‧第一導電層
261‧‧‧第一接點
27‧‧‧第二導電層
271‧‧‧第二接點
Z1、Z2、Z3‧‧‧電阻值
圖1為本發明電路板結構的製造方法步驟S110的示意圖(一)。
圖2為本發明電路板結構的製造方法步驟S110的示意圖(二)。
圖3為本發明電路板結構的製造方法步驟S120的示意圖。
圖4為圖3的局部放大示意圖。
圖5為圖3中的陶瓷式電阻元件的仰視圖。
圖6為本發明電路板結構的製造方法步驟S130的示意圖。
圖7為本發明電路板結構的製造方法步驟S140的示意圖。
圖8為本發明電路板結構的製造方法步驟S150的示意圖。
圖9為本發明電路板結構的另一實施構造的示意圖。
請參閱圖1至圖9，為本發明的實施例，需先說明的是，本實施例對應附圖所提及的相關數量與外型，僅用來具體地說明本發明的實施方式，以便於了解本發明的內容，而非用來侷限本發明的保護範圍。
本實施例公開一種電路板結構及其製造方法，並且上述電路板結構100能夠提供精準且多種類的電阻值，藉以符合不同電阻值需求。為便於理解本實施例，以下先說明所述電路板結構100的製造方法，其包括步驟S110~S150。
步驟S110：如圖1和圖2所示，提供一基板單元21，並在上 述基板單元21形成有一缺口211。其中，所述基板單元21於本實施例中包括一絕緣層22及分別位於絕緣層22相反兩側的兩個金屬層23、23’，並且其中一個金屬層23形成有上述缺口211。再者，上述缺口211較佳是指能夠使絕緣層22自金屬層23裸露於外。
步驟S120：如圖3至圖5所示，將多個第一連接墊12與多個第一電阻層13成形於一陶瓷片11的一第一表面111，並燒結形成一陶瓷式電阻元件1。其中，本實施例是先將多個所述第一連接墊12成形於所述陶瓷片11的第一表面111，而後再將多個所述第一電阻層13通過網版印刷成形於所述陶瓷片11的第一表面111，但本發明不受限於此。
再者，上述任兩個第一連接墊12之間具有電性連接的至少一個所述第一電阻層13，以提供一電阻值。藉此，由於任意兩個第一連接墊12能夠提供一個電阻值，所以上述陶瓷式電阻元件1通過上述多個第一連接墊12與多個第一電阻層13所能提供的電阻值種類大於多個所述第一電阻層13的數量。
舉例來說，如圖5所示，本實施例的第一連接墊12以四個第一連接墊12A、12B、12C、12D為例，而本實施例的第一電阻層13分別具有不同的三個電阻值Z1、Z2、Z3。當選擇任一第一電阻層13所連接的兩個第一連接墊12時，陶瓷式電阻元件1能夠提供三種電阻值Z1、Z2、Z3；當選擇所述第一連接墊12A、12C時，陶瓷式電阻元件1能提供的電阻值為Z1+Z2；當選擇所述第一連接墊12B、12D時，陶瓷式電阻元件1能提供的電阻值為Z2+Z3；當選擇所述第一連接墊12A、12D時，陶瓷式電阻元件1能提供的電阻值為Z1+Z2+Z3。因此，本實施例的陶瓷式電阻元件1能通過所述第一連接墊12與第一電阻層13而提供六種電阻值。此外，上述是以三個串聯排列的第一電阻層13作說明，但於另一未繪示的實施例中，所述第一電阻層13也可以是多個相互並聯或是串並 聯，藉以提供更多的電阻值種類。
同理，在燒結形成陶瓷式電阻元件1之前，也可以將多個第二連接墊14與多個第二電阻層15成形於陶瓷片11的一第二表面112，而後再燒結形成上述陶瓷式電阻元件1，以使所述陶瓷式電阻元件1的相反兩側皆可被運用。其中，本實施例是先將多個所述第二連接墊14成形於所述陶瓷片11的第二表面112，而後再將多個所述第二電阻層15通過網版印刷成形於所述陶瓷片11的第二表面112，但本發明不受限於此。
再者，任兩個所述第二連接墊14之間具有電性連接的至少一個所述第二電阻層15，以提供一電阻值。藉此，由於任意兩個第一連接墊12能夠提供一個電阻值，所以上述陶瓷式電阻元件1通過上述多個第一連接墊12與多個第一電阻層13所能提供的電阻值種類大於多個所述第二電阻層15的數量。
另，由於上述第二連接墊14與第二電阻層15的性質及實施步驟於本實施例中大致如同所述第一連接墊12與第一電阻層13的性質及實施步驟，因而不再加以贅述。但是，上述第二連接墊14與第二電阻層15的佈局圖案(layout)是可以依據設計者的需求，而不同於所述第一連接墊12與第一電阻層13的佈局圖案。
步驟S130：如圖6所示，將所述陶瓷式電阻元件1設置在所述基板單元21上。其中，在缺口211內充填一緩衝層24，上述多個第一連接墊12與多個第一電阻層13的至少部分被設置於所述基板單元21的缺口211內，以通過所述緩衝層24(如：完全)包覆上述多個第一連接墊12與多個第一電阻層13。藉此，本實施例通過基板單元21的缺口211以及緩衝層24的搭配使用，使得上述陶瓷式電阻元件1能夠穩定地被定位在基板單元21上，並且還能夠陶瓷式電阻元件1的第一連接墊12與第一電阻層13安置在基板單元21時，避免受到損傷。
步驟S140：如圖7所示，在所述基板單元21上形成一絕緣基材25，並使所述絕緣基材25包覆陶瓷式電阻元件1。而後在上述絕緣基材25上設置有一金屬層23”。其中，在形成上述絕緣基材25的步驟中，本實施例較佳是通過控制所述絕緣基材25的厚度，以使上述陶瓷式電阻元件1位於整個電路板結構100的中央處，但不受限於此。
此外，所述絕緣基材25內也可以是設計者需求，而形成有至少一線路層(圖中未標示)，並且上述線路層未電性連接於陶瓷式電阻元件1。
步驟S150：如圖8所示，選擇性地於所述基板單元21與絕緣基材25的其中一個成形一第一導電層26，以形成一電路板結構100。其中，本實施例是將基板單元21未形成有缺口211的金屬層23’(如圖7中最底側且未經蝕刻的金屬層23’)成形為上述第一導電層26。進一步地說，所述第一導電層26包含有相互分離且分別電性連接於多個所述第一連接墊12的多個第一接點261，並且所述第一導電層26的多個所述第一接點261皆是穿過所述絕緣層22與緩衝層24進而分別連接於多個所述第一連接墊12。
藉此，所述陶瓷式電阻元件1的第一連接墊12(及第二連接墊14)無須用於焊接，所以能夠使用熔點大於焊墊的材料(如：銀合金)，使得上述多個第一接點261在被焊接時，陶瓷式電阻元件1的第一連接墊12(及第二連接墊14)不會受到影響而能提供準確的電阻值，並且所述電路板結構100能透通過上述多個所述第一接點261而提供不同的電阻值。
再者，鄰近於第二連接墊14與第二電阻層15的多層板2的金屬層23”，也可以被成形為一第二導電層27。其中，所述第二導電層27包含相互分離且分別電性連接於多個所述第二連接墊 14的多個第二接點271。
此外，在另一未繪示的實施例中，所述陶瓷式電阻元件1也可以在上述步驟S130中，改將陶瓷式電阻元件1的第二表面112設置於基板單元21上，步驟S150則是改為將最頂側的金屬層23”成形為上述第一導電層26，而最底側的金屬層23’則成形為第二導電層27。也就是說，第一導電層26與第二導電層27的位置可以互換。
補充說明一點，本實施例所述的各個步驟，在合理的情況下是能將步驟的順序加以調整，換言之，本發明並不以上述的步驟順序為限。舉例來說，上述步驟S120也可以在步驟S110之前實施或同時實施；或者，本發明的電路板結構100也可以無須形成有第二連接墊14、第二電阻層15、及第二導電層27。
本實施例也提供一種經由上述步驟所製造形成的一電路板結構100(如圖8)，下述將針對圖8所示之電路板結構100作一說明。其中，由於許多構造已在上述製造方法中提及，因此，部分相同之處則不再複述。
所述電路板結構100包括一陶瓷式電阻元件1及內部埋置有上述陶瓷式電阻元件1的一多層板2，並且所述多層板2的相反兩個板面至陶瓷式電阻元件1的距離較佳是皆相同，藉以避免本實施例的電路板結構100因熱漲冷縮而產生損壞，但本發明不受限於此。
所述陶瓷式電阻元件1包含一陶瓷片11、多個第一連接墊12、多個第一電阻層13、多個第二連接墊14、及多個第二電阻層15。其中，所述陶瓷片11具有位於相反側的一第一表面111與一第二表面112，並且所述第一表面111與第二表面112的距離於本 實施例中不大於1公厘。
上述多個第一連接墊12間隔地形成於所述陶瓷片11的第一表面111，多個第一電阻層13形成於所述陶瓷片11的第一表面111，並且每個所述第一電阻層13連接至少兩個所述第一連接墊12。上述多個第二連接墊14間隔地形成於所述陶瓷片11的第二表面112，多個第二電阻層15形成於所述陶瓷片11的第二表面112，並且每個所述第二電阻層15連接至少兩個所述第二連接墊14。
更詳細地說，每個所述第一電阻層13包含貼附於第一表面111的一主體部131及自所述主體部131延伸的至少兩個覆蓋部132，並且每個所述第一電阻層13的至少兩個所述覆蓋部132分別覆蓋在其連接的至少兩個所述第一連接墊12。
再者，任兩個所述第一連接墊12之間具有電性連接的至少一個所述第一電阻層13，以提供一電阻值。藉此，所述陶瓷式電阻元件1通過多個所述第一連接墊12與多個第一電阻層13所能提供的電阻值種類大於多個所述第一電阻層13的數量。任兩個所述第二連接墊14之間具有電性連接的至少一個所述第二電阻層15，以提供一電阻值。
所述多層板2具有一絕緣基材25、位於絕緣基材25相反兩側的一基板單元21與一第二導電層27、及位於絕緣基材25與基板單元21之間的一緩衝層24。
其中，所述基板單元21包含一絕緣層22及設置於上述絕緣層22的一金屬層23及一第一導電層26。所述金屬層23形成有一缺口211，上述多個第一連接墊12與多個第一電阻層13的至少部分位於所述缺口211內，並且所述緩衝層24充填於缺口211並(完全)包覆多個第一連接墊12與多個第一電阻層13。此外，本實施例的緩衝層24是貼附於上述陶瓷片11的第一表面111上，但本發明不以此為限。
所述第一導電層26包含相互分離且分別電性連接於上述多個第一連接墊12的多個第一接點261，而第二導電層27包含相互分離且分別電性連接於上述多個第二連接墊14的多個第二接點271。其中，所述第一導電層26的多個第一接點261穿過所述絕緣層22與緩衝層24而分別連接於多個所述第一連接墊12，而所述第二導電層27的多個第二接點271是穿過絕緣基材25而分別連接於多個所述第二連接墊14。
此外，如圖9所示，所述陶瓷式電阻元件1也可以進一步包含有埋置於所述陶瓷片11內的至少一傳導柱16，並且至少一所述傳導柱16的兩端分別(電性)連接於一個所述第一連接墊12與一個所述第二連接墊14。
再者，上述各個元件所使用的「第一」與「第二」，是在說明本實施例時用來區別各元件，但並未有其他功能、結構、會優先次序等意思。也就是說，在足以區別各個元件的情況下，各個元件所使用的「第一」與「第二」也可以刪除。
以上所述僅為本發明的優選可行實施例，並非用來侷限本發明的保護範圍，凡依本發明申請專利範圍所做的均等變化與修飾，皆應屬本發明的權利要求書的保護範圍。

Claims (10)

  1. 一種電路板結構的製造方法，包括：將多個第一連接墊與多個第一電阻層成形於一陶瓷片的一第一表面，並燒結形成一陶瓷式電阻元件；其中，任兩個所述第一連接墊之間具有電性連接的至少一個所述第一電阻層，以提供一電阻值；所述陶瓷式電阻元件通過多個所述第一連接墊與多個所述第一電阻層所能提供的電阻值種類大於多個所述第一電阻層的數量；將所述陶瓷式電阻元件設置在一基板單元上；在所述基板單元上形成一絕緣基材，並使所述絕緣基材包覆所述陶瓷式電阻元件；以及選擇性地於所述基板單元與所述絕緣基材的其中一個成形一第一導電層，以形成一電路板結構；其中，所述第一導電層包含相互分離且分別電性連接於多個所述第一連接墊的多個第一接點。
  2. 如請求項1所述的電路板結構的製造方法，其中，在所述陶瓷式電阻元件設置在所述基板單元的步驟中，所述基板單元形成有一缺口，在所述缺口內充填一緩衝層，將多個所述第一連接墊與多個所述第一電阻層的至少部分設置於所述缺口內，以通過所述緩衝層包覆多個所述第一連接墊與多個所述第一電阻層；在成形所述第一導電層的步驟中，所述第一導電層的多個所述第一接點穿過所述絕緣層與所述緩衝層而分別連接於多個所述第一連接墊。
  3. 如請求項1所述的電路板結構的製造方法，其中，在形成所述陶瓷式電阻元件的步驟中，先將多個所述第一連接墊成形於所述陶瓷片的所述第一表面，而後再將多個所述第一電阻層通過網版印刷成形於所述陶瓷片的所述第一表面；其中，每個所述第一電阻層分別覆蓋在其所連接的至少兩個所述第一連接墊的 部分。
  4. 如請求項1至3中任一項所述的電路板結構的製造方法，其中，在形成所述絕緣基材的步驟中，控制所述絕緣基材的厚度，以使所述陶瓷式電阻元件位於所述電路板結構的中央處。
  5. 一種電路板結構，包括：一陶瓷式電阻元件，包含：一陶瓷片，具有位於相反側的一第一表面與一第二表面；多個第一連接墊，間隔地形成於所述陶瓷片的所述第一表面；及多個第一電阻層，形成於所述陶瓷片的所述第一表面，並且每個所述第一電阻層連接至少兩個所述第一連接墊，而任兩個所述第一連接墊之間具有電性連接的至少一個所述第一電阻層，以提供一電阻值；其中，所述陶瓷式電阻元件通過多個所述第一連接墊與多個所述第一電阻層所能提供的電阻值種類大於多個所述第一電阻層的數量；以及一多層板，內部埋置有所述陶瓷式電阻元件，所述多層板具有一第一導電層，並且所述第一導電層包含相互分離且分別電性連接於多個所述第一連接墊的多個第一接點。
  6. 如請求項5所述的電路板結構，其中，所述第一表面與所述第二表面的距離不大於1公厘，並且所述多層板的相反兩個板面至所述陶瓷式電阻元件的距離皆相同。
  7. 如請求項5所述的電路板結構，其中，所述陶瓷式電阻元件包含多個第二連接墊及多個第二電阻層，多個所述第二連接墊間隔地形成於所述陶瓷片的所述第二表面，並且任兩個所述第二連接墊之間具有電性連接的至少一個所述第二電阻層，以提供一電阻值；所述多層板具有一第二導電層，並且所述第二導電層包含相互分離且分別電性連接於多個所述第二連接墊的多個第二接點。
  8. 如請求項7所述的電路板結構，其中，所述陶瓷式電阻元件包含有埋置於所述陶瓷片內的至少一傳導柱，並且至少一所述傳導柱的兩端分別連接於一個所述第一連接墊與一個所述第二連接墊。
  9. 如請求項5所述的電路板結構，其中，每個所述第一電阻層包含一主體部及自所述主體部延伸的至少兩個覆蓋部，並且每個所述第一電阻層的至少兩個所述覆蓋部分別覆蓋在其連接的至少兩個所述第一連接墊。
  10. 如請求項5至9中任一項所述的電路板結構，其中，所述多層板包含有一基板單元與一緩衝層，所述基板單元包含一絕緣層及設置於所述絕緣層的一金屬層及所述第一導電層，所述金屬層形成有一缺口，多個所述第一連接墊與多個所述第一電阻層的至少部分位於所述缺口內，並且所述緩衝層充填於所述缺口並包覆多個所述第一連接墊與多個所述第一電阻層，所述第一導電層的多個所述第一接點穿過所述絕緣層與所述緩衝層而分別連接於多個所述第一連接墊。
TW105133424A 2016-10-17 2016-10-17 電路板結構及其製造方法 TWI638592B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105133424A TWI638592B (zh) 2016-10-17 2016-10-17 電路板結構及其製造方法
US15/393,781 US9826642B1 (en) 2016-10-17 2016-12-29 Circuit board structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105133424A TWI638592B (zh) 2016-10-17 2016-10-17 電路板結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201817294A TW201817294A (zh) 2018-05-01
TWI638592B true TWI638592B (zh) 2018-10-11

Family

ID=60303275

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133424A TWI638592B (zh) 2016-10-17 2016-10-17 電路板結構及其製造方法

Country Status (2)

Country Link
US (1) US9826642B1 (zh)
TW (1) TWI638592B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315822A (zh) * 2000-03-30 2001-10-03 日本胜利株式会社 印刷电路板的薄膜电阻体元件及其形成方法
TW496108B (en) * 1999-03-17 2002-07-21 Motorola Inc Printed circuit board with integral low and high value resistors and method of its manufacture
CN2793885Y (zh) * 2005-01-04 2006-07-05 杨进吉 低阻抗表面黏着型电阻
TW200929270A (en) * 2007-12-28 2009-07-01 Ta I Technology Co Ltd Novel manufacturing method of a chip-type electronic component

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3175890B2 (ja) * 1993-12-27 2001-06-11 日本碍子株式会社 温度センサ
US5635761A (en) * 1994-12-14 1997-06-03 International Business Machines, Inc. Internal resistor termination in multi-chip module environments
US5889462A (en) * 1996-04-08 1999-03-30 Bourns, Inc. Multilayer thick film surge resistor network
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
KR102083993B1 (ko) * 2013-10-31 2020-03-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101499724B1 (ko) * 2013-11-08 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101499725B1 (ko) * 2013-11-08 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101548814B1 (ko) * 2013-11-08 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW496108B (en) * 1999-03-17 2002-07-21 Motorola Inc Printed circuit board with integral low and high value resistors and method of its manufacture
CN1315822A (zh) * 2000-03-30 2001-10-03 日本胜利株式会社 印刷电路板的薄膜电阻体元件及其形成方法
CN2793885Y (zh) * 2005-01-04 2006-07-05 杨进吉 低阻抗表面黏着型电阻
TW200929270A (en) * 2007-12-28 2009-07-01 Ta I Technology Co Ltd Novel manufacturing method of a chip-type electronic component

Also Published As

Publication number Publication date
US9826642B1 (en) 2017-11-21
TW201817294A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
JP4697037B2 (ja) 部品内蔵基板及びその配線不良検査方法
TWI446497B (zh) 嵌埋被動元件之封裝基板及其製法
JP5182448B2 (ja) 部品内蔵基板
JPH1154697A (ja) 混成集積回路用基板及びその製造方法
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
TW201503777A (zh) 配線基板
JP4899645B2 (ja) モジュール部品及びその製造方法
TW201528448A (zh) 配線基板及將半導體元件安裝至配線基板的安裝方法
JP2008071963A (ja) 多層配線基板
JP2006287063A (ja) 電子部品
TWI638592B (zh) 電路板結構及其製造方法
JP2008085212A (ja) 低温焼成セラミック回路基板
US20150131254A1 (en) Printed circuit board, semiconductor package having the same and method for manufacturing the same
JP6715024B2 (ja) 基板内層用チップ抵抗器
JP2006339293A (ja) 回路モジュール
TWI526908B (zh) 電容式觸控板及其製法
KR101814843B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2011009288A (ja) 基板内蔵用チップ抵抗器およびその製造方法
JP2000188475A (ja) セラミック多層基板の製造方法
JP2018088496A (ja) 電子部品および電子部品の実装方法
JP2006041238A (ja) 配線基板及び配線基板の製造方法
CN107995783A (zh) 电路板结构及其制造方法
US20200296828A1 (en) Ceramic substrate
JP2007150201A (ja) チップ抵抗器
WO2006051916A1 (ja) セラミック多層基板