JP2011009288A - 基板内蔵用チップ抵抗器およびその製造方法 - Google Patents

Abstract

【課題】厚膜チップ抵抗器の厚さを薄くしつつ且つ製造段階で大判の基板の反りが生じない、基板内蔵用チップ抵抗器およびその製造方法を提供する。
【解決手段】表面と裏面とを有する厚さが１００μｍ以下の絶縁性基板１１と、該基板の表面に形成された一対の厚膜焼成体からなる内部電極１２ａ，１２ｂと、該一対の内部電極間に形成された厚膜焼成体からなる抵抗膜１３と、該基板１１の裏面に形成された厚膜焼成体からなるガラスまたは金属層１６と、を備える。また、抵抗膜１３が保護膜１７，１８に被覆され、該保護膜の一部と内部電極１２ａ，１２ｂ上に導電性樹脂膜からなる第２内部電極１９ａ，１９ｂを備え、該第２内部電極の表面にメッキ層を備える。
【選択図】図１

Description

本発明は、厚膜チップ抵抗器に係り、特に回路基板に内蔵して用いる厚さが極めて薄い基板内蔵用チップ抵抗器およびその製造方法に関する。

電子機器の軽薄短小化に伴い、チップ抵抗器等の電子部品も回路基板の表面に実装するのではなく、積層回路基板等の内層に実装する場合が生じ、その薄型化の要請に対応した構成例が提案されている（特許文献１参照）。係る基板内蔵用チップ抵抗器では、その厚さはできるだけ薄いことが好ましく、且つ片面のみに電極と抵抗体と保護膜を配置することが薄型化の観点から好ましい。

特開２００４−１４０２８５号公報

しかしながら、チップ抵抗器ではアルミナ等の絶縁性基板が不可欠であり、この厚さを薄くすると基板の片面のみに電極と抵抗体と保護膜とが配置されるため、その製造段階で大判の基板に反りが生じやすく、不良品が発生し易いという問題がある。

本発明は、上述の事情に基づいてなされたもので、厚膜チップ抵抗器の厚さを薄くしつつ且つ製造段階で大判の基板の反りが生じない、基板内蔵用チップ抵抗器およびその製造方法を提供することを目的とする。

本発明の基板内蔵用チップ抵抗器は、表面と裏面とを有する厚さが１００μｍ以下の絶縁性基板と、該基板の表面に形成された一対の厚膜焼成体からなる内部電極と、該一対の内部電極間に形成された厚膜焼成体からなる抵抗膜と、該基板の裏面に形成された厚膜焼成体からなるガラス層または金属層と、を備えたことを特徴とする。

また、本発明の基板内蔵用チップ抵抗器の製造方法は、表面と裏面とを有する厚さが１００μｍ以下の大判の絶縁性基板を準備し、該大判の基板の表面の各区画に厚膜焼成体からなる内部電極を形成し、該大判の基板の裏面に厚膜焼成体からなるガラス層または金属層を形成し、 前記内部電極と接続する厚膜焼成体からなる抵抗膜を形成し、該抵抗膜を覆う保護膜を形成し、大判の基板を各区画毎のチップ片に分割し、該チップ片の電極表面にメッキ層を形成する、ことを特徴とする。

本発明によれば、絶縁性基板の裏面にガラス層からなる厚膜焼成体を形成するので、その製造段階で、薄い大判の基板の表面にのみ厚膜内部電極、厚膜抵抗膜、厚膜ガラス保護膜等の厚膜焼成体を形成するに際して、両者の熱膨張がバランスして、大判の基板の反りを防止できる。従って、通常の寸法の大判の基板（例えば５０ｍｍ×６０ｍｍ）を用いつつ、従来生じていた基板の反りによる基板の割れ等を防止することができ、高い歩留まりで基板内蔵用チップ抵抗器を製造することができる。

本発明の第１実施形態の基板内蔵用チップ抵抗器の（ａ）は断面図であり、（ｂ）は上面図であり、（ｃ）は底面図である。 そのチップ抵抗器の各部の厚さの例を示す説明図である。 本発明の第２実施形態の基板内蔵用チップ抵抗器とその変形例の断面図である。 本発明の第１実施形態のチップ抵抗器の製造工程を示す断面図である。 本発明の第２実施形態のチップ抵抗器の製造工程を示す断面図である。 本発明の第２実施形態の変形例のチップ抵抗器の製造工程を示す断面図である。 本発明のチップ抵抗器の積層回路基板への内装状態を示す説明図である。

以下、本発明の実施形態について、図１乃至図７を参照して説明する。なお、各図中、同一または相当する部材または要素には、同一の符号を付して説明する。

本発明の第１実施形態のチップ抵抗器は、図１および図２に示すように、表面と裏面とを有する厚さが１００μｍ程度のアルミナ等の絶縁性基板１１の表面に、厚さが１０μｍ程度のＡｇ−Ｐｄ等の厚膜焼成体からなる一対の内部電極１２ａ，１２ｂを備え、該一対の電極間に跨るようにＲｕＯ_２等の厚膜焼成体からなる抵抗膜１３が配置されている。抵抗膜１３は厚膜焼成体からなるガラス層保護膜１７およびエポキシ樹脂等からなる保護膜１８に被覆されている。そして、内部電極１２ａ，１２ｂはそれぞれ厚さ７μｍ程度のＮｉメッキ層１４ａ，１４ｂおよびＣｕメッキ層１５ａ，１５ｂにより被覆されている。

基板１１の裏面に、厚さ１０μｍ程度の例えばホウケイ酸鉛系の厚膜焼成体からなるガラス層１６が形成されている。このガラス層１６は、基板１１の厚さが薄いためこの機械的強度を増すための補強層としての役割を果たしている。

そして、抵抗器全体としての厚さは１３４μｍとなり、厚さ１５０μｍ以下の回路基板に内蔵が可能な厚膜チップ抵抗器が得られる。なお、抵抗器のサイズは、例えば１００５型（１．０ｍｍ×０．５ｍｍ）および０６０３型（０．６ｍｍ×０．３ｍｍ）等の通常のチップ抵抗器サイズに適用が可能であり、通常のチップ抵抗器の厚さの半分以下の厚さに低減できる。

図３は本発明の第２実施形態とその変形例の基板内蔵用チップ抵抗器を示す。第２実施形態のチップ抵抗器は図３（ａ）に示すように、内部電極１２ａ，１２ｂ上にこれに接続し、且つこれよりも大面積で、保護膜１７，１８に重なるＡｇを主成分とした導電性樹脂からなる第２内部電極１９ａ，１９ｂを備え、該電極上にＮｉメッキ層１４ａ，１４ｂおよびＣｕメッキ層１５ａ，１５ｂが被着されている。

基板内蔵用チップ抵抗器では、回路基板に内装した後、レーザビームを照射して外部電極を露出させ外部配線に接続する場合があり、外部電極はできるだけ大きいことが好ましい。この実施形態では、保護膜１７，１８の形成後に保護膜１７，１８に重なるようにＡｇを主成分とした導電性樹脂からなる第２内部電極１９ａ，１９ｂを形成し、その上にＮｉメッキ層１４ａ，１４ｂおよびＣｕメッキ層１５ａ，１５ｂを形成することで、内部電極１２ａ，１２ｂよりも大きな外部電極を備えた基板内蔵用チップ抵抗器を作成できる。

図３（ｂ）はこの変形例のチップ抵抗器を示す。この例では、抵抗膜１３上に内部電極１２ａ，１２ｂを配置し、その他の構成は図３（ａ）の実施形態と変わらない。この場合、図３（ａ）のように内部電極端部に抵抗膜端部が重ならないので、抵抗膜内部電極１２ａ，１２ｂと保護膜１７，１８とが重なる部分の高さを平坦化することができ、チップ抵抗器全体としての高さを低減することができる。

図３（ｃ）はさらなる変形例のチップ抵抗器を示す。この例では、図３（ｂ）に示す実施形態に対して、内部電極１２ａ，１２ｂを省略し、第２内部電極１９ａ，１９ｂで直接抵抗膜１３と接続するようにしたものである。これにより、さらなるチップ抵抗器の高さの低減が可能である。

次に、本発明のチップ抵抗器の製造工程について説明する。まず、図４（ａ）に示すように、表面と裏面とを有する厚さが１００μｍ以下のアルミナ等のセラミックスからなる大判の絶縁性基板２１を準備する。この基板２１には、縦横の分割溝２１ａを備え、デバイス形成後に各区画毎にチップ片に分割可能となっている。なお、分割溝２１ａは型押しやレーザ加工機により形成する。

そして、図４（ｂ）に示すように、基板２１の表面の各区画に跨る内部電極パターンをＡｇ−Ｐｄペーストのスクリーン印刷にて形成し、乾燥後焼成することで、厚膜焼成体からなる内部電極２２を形成する。基板２１の裏面には、一例としてホウケイ酸鉛系のガラスペーストをその全面にスクリーン印刷し、乾燥後焼成して厚膜焼成体からなるガラス層２６を形成する。

なお、内部電極２２の焼成とガラス層２６の焼成とは同時に行ってもよい。このように、基板２１の裏面に厚膜焼成体からなるガラス層を形成することで、薄い基板２１の表裏面に厚膜焼成体が形成され、熱膨張がバランスし、以降の熱処理工程で基板２１の反りを抑制できる。

次に、図４（ｃ）に示すように、ＲｕＯ_２ペーストのスクリーン印刷にて一区画両側の内部電極２２，２２に跨る抵抗膜パターンを形成し、乾燥後焼成することで、厚膜焼成体からなる抵抗膜１３を各区画に形成する。そして、図４（ｄ）に示すように、ガラスペーストのスクリーン印刷にて抵抗膜１３を被覆するガラス保護膜パターンをスクリーン印刷にて形成し、乾燥後焼成することで、抵抗膜１３を被覆する厚膜焼成体からなるガラス保護膜１７を形成する。

次に、図４（ｅ）に示すように、レーザトリミングを適宜行い、抵抗値を調整する。図中の符号Ｔはトリミング跡を示す。そして、図４（ｆ）に示すように、エポキシ樹脂等の樹脂ペーストのスクリーン印刷にてガラス保護膜１７を被覆する樹脂保護膜パターンをスクリーン印刷にて形成し、加温硬化することで、ガラス保護膜を被覆する樹脂保護膜１８を形成する。

次に、１次ブレークと２次ブレークにより、大判の基板２１をチップ個片の基板１１に分割し、この時、大判の基板段階の内部電極２２はチップ個片両端の内部電極１２ａ，１２ｂに分割され、裏面の全面に形成したガラス層はチップ個片毎のガラス層１６に分割される。なお、分割はダイシングまたはスクライビングによって行ってもよい。

そして、保護膜１７，１８に被覆されていない内部電極１２ａ，１２ｂの表面にＮｉメッキおよびＣｕメッキを施すことで、Ｎｉメッキ層１４ａ，１４ｂおよびＣｕメッキ層１５ａ，１５ｂを形成する。この段階を図４（ｆ）に示し、この段階でこのチップ抵抗器の製造工程が完了する。

上記製造工程によれば、その初期段階で大判の基板の裏面にガラス層からなる厚膜焼成体を形成するので、薄い大判の基板の表面にのみ厚膜内部電極、厚膜抵抗膜、厚膜ガラス保護膜等の厚膜焼成体を形成するに際して、両者の熱膨張がバランスして、大判の基板の反りを防止できる。従って、通常の寸法の大判の基板（例えば５０ｍｍ×６０ｍｍ）を用いつつ、従来生じていた基板の反りによる基板の割れ等を防止することができ、高い歩留まりで基板内蔵用チップ抵抗器を製造することができる。

また、このチップ抵抗器は、薄いセラミックス絶縁性基板１１の裏面に厚膜焼成体であるガラス層１６を備えるので、ガラス層１６が基板１１の補強材として機能し、その使用段階で基板の折損等に対して補強効果を発揮できる。なお、ガラス層１６は、金属層にしてもよい。この場合、例えば、内部電極２２と同じ材料を基板１１の裏面にスクリーン印刷やスピンコート等の方法で印刷し、焼成する。金属層とした場合は、基板の補強等の効果に加えて、抵抗体の放熱効果も向上する。ただし、後の工程において金属層にメッキ層が形成されることから、チップ抵抗器全体の厚みが増すことになる。このため、低背化という点においてはガラス層とすることが好ましい。

次に、図３（ａ）に示す本発明の第２実施形態の基板内蔵用チップ抵抗器の製造工程について、図５を参照して説明する。図５（ａ）−（ｆ）の工程、すなわち、分割溝２１ａを備えた大判の基板２１を準備し、基板表面に内部電極２２を形成し、基板裏面にガラス層２６を形成し、基板表面に抵抗膜１３、ガラス保護膜１７，樹脂保護膜１８を形成する工程は図４（ａ）−（ｆ）の工程と同じである。

このチップ抵抗器の製造工程では、樹脂保護膜１８の形成後に、Ａｇを主成分とした導電性樹脂ペーストをスクリーン印刷して、保護膜１７，１８の一部と内部電極２２上に第２内部電極パターンを形成し、加温硬化することでＡｇを主成分とした導電性樹脂による第２内部電極１９を形成する。なお、図示の例では、第２内部電極１９は分割性を低下させないように分割溝２１ａを覆わないように形成しているが、連続して形成してもよい。

そして、１次ブレークと２次ブレークにより、大判の基板２１をチップ個片の基板１１に分割し、第２内部電極１９ａ，１９ｂの表面にＮｉメッキおよびＣｕメッキを施すことで、Ｎｉメッキ層１４ａ，１４ｂおよびＣｕメッキ層１５ａ，１５ｂを形成する。この段階で、図３（ａ）に示す本発明の第２実施形態のチップ抵抗器が完成する。このチップ抵抗器では、第１実施形態のチップ抵抗器と比べ、大きな外部電極が得られるので、回路基板に内蔵後、良好な実装性が得られることは上述のとおりである。

次に、図３（ｃ）に示す本発明の第２実施形態の変形例のチップ抵抗器の製造工程について、図６を参照して説明する。このチップ抵抗器は、抵抗膜１３を基板表面の最下層に配置し、内部電極１２ａ，１２ｂの配置を省略し、直接第２内部電極１９ａ，１９ｂを抵抗膜１３に接続するようにした点で、図３（ａ）に示したチップ抵抗器と異なる。

このため、図６（ｂ）に示すように、大判の基板の表面に抵抗膜２３を配置し、裏面にガラス層２６を配置する。そして、図６（ｃ）に示すようにガラス保護膜１７を配置し、図６（ｄ）に示すようにガラス保護膜１７の両端部を被覆するように第２内部電極１９を抵抗膜２３上に配置する。そして、図６（ｅ）に示すように抵抗膜２３の各区画毎に適宜トリミングを行い、図６（ｆ）に示すように第２内部電極１９の一部を被覆するように樹脂保護膜１８を形成する。

そして、１次ブレークと２次ブレークにより、大判の基板２１をチップ個片の基板１１に分割し、第２内部電極１９ａ，１９ｂの表面にＮｉメッキおよびＣｕメッキを施すことで、Ｎｉメッキ層１４ａ，１４ｂおよびＣｕメッキ層１５ａ，１５ｂを備えた図３（ｃ）に示すチップ抵抗器が完成する。このチップ抵抗器では、図３（ａ）に示すチップ抵抗器と比べ、低背化できることは上述のとおりである。

図７は、本発明のチップ抵抗器の積層回路基板への内装例を示す。この例では、積層回路基板３１は、基板３１ａ，３１ｂ，３１ｃが積層して形成され、基板３１ｂに設けた凹部に本発明のチップ抵抗器が内装されている。このチップ抵抗器は、絶縁性基板１１の表面に抵抗膜が配置され、保護膜１８により該抵抗膜が被覆され、その両側にＣｕメッキ層を表面に備えた外部電極１８が配置されている。そして、絶縁性基板１１の裏面側には厚膜焼成体であるガラス層１６が配置されている。

積層回路基板３１の内層には配線層３２が設けられ、このチップ抵抗器の外部電極１５に接続されている。そして、このチップ抵抗器は接着剤３３を介して上層の基板３１ａに接合されている。このチップ抵抗器は厚さ（高さ）が１５０μｍ以下と極めて薄く、且つ裏面に補強材としてのガラス層１６を備え、十分な機械的強度を有するので、軽薄短小が要求される回路基板の内装用の抵抗器として好適である。

これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。

本発明のチップ抵抗器は、軽薄短小が要求される回路基板の内装用の抵抗器として好適に利用可能である。

Claims (7)

1. 表面と裏面とを有する厚さが１００μｍ以下の絶縁性基板と、
   該基板の表面に形成された一対の厚膜焼成体からなる内部電極と、
   該一対の内部電極間に形成された厚膜焼成体からなる抵抗膜と、
   該基板の裏面に形成された厚膜焼成体からなるガラス層または金属層と、を備えた基板内蔵用チップ抵抗器。
2. 前記抵抗器の高さが１５０μｍ以下である、請求項１に記載の基板内蔵用チップ抵抗器。
3. 前記抵抗膜が保護膜に被覆され、該保護膜の一部と前記内部電極上に導電性樹脂膜からなる第２内部電極を備え、該第２内部電極の表面にメッキ層を備えた請求項１に記載の基板内蔵用チップ抵抗器。
4. 表面と裏面とを有する厚さが１００μｍ以下の大判の絶縁性基板を準備し、
   該大判の基板の表面の各区画に厚膜焼成体からなる内部電極を形成し、
   該大判の基板の裏面に厚膜焼成体からなるガラス層または金属層を形成し、
   前記内部電極と接続する厚膜焼成体からなる抵抗膜を形成し、
   該抵抗膜を覆う保護膜を形成し、
   前記大判の基板を各区画毎のチップ片に分割し、
   該チップ片の電極表面にメッキ層を形成する、基板内蔵用チップ抵抗器の製造方法。
5. 表面と裏面とを有する厚さが１００μｍ以下の大判の絶縁性基板を準備し、
   該大判の基板の表面の各区画に厚膜焼成体からなる抵抗膜を形成し、
   該大判の基板の裏面に厚膜焼成体からなるガラス層または金属層を形成し、
   前記抵抗膜と接続する厚膜焼成体からなる内部電極を形成し、
   前記抵抗膜を覆う保護膜を形成し、
   前記大判の基板を各区画毎のチップ片に分割し、
   該チップ片の電極表面にメッキ層を形成する、基板内蔵用チップ抵抗器の製造方法。
6. 前記大判の基板には分割溝が形成されている、請求項４または請求項５に記載の基板内蔵用チップ抵抗器の製造方法。
7. 前記保護膜の一部と前記内部電極上に導電性樹脂膜からなる第２内部電極を形成し、該第２内部電極の表面にメッキ層を形成する、請求項４または請求項５に記載の基板内蔵用チップ抵抗器の製造方法。

Images