TWI635702B - 用於補償誤差放大器之輸入電壓偏移的補償電路 - Google Patents

Abstract

用於補償誤差放大器的輸入電壓偏移的補償電路，其具有準位移位器、第一修整電路、第二修整電路和補償電流吸收裝置。準位移位器移動回饋電壓的準位和預定參考電壓的準位，並輸出準位移位回饋電壓和準位移位參考電壓。第一修整電路根據修整碼修整其第一電阻值，以調整準位移位參考電壓，其中修整碼具有輸入電壓偏移和要修整的電阻值的比率關係。第二修整電路根據修整碼調整準位移位回饋電壓。補償電流吸收裝置吸收通過第一修整電路的電流和第二修整電路的電流。

Description

用於補償誤差放大器之輸入電壓偏移的補償電路

本發明涉及一種誤差放大器電路，且特別涉及一種用於補償誤差放大器的輸入電壓偏移的補償電路和具有所述補償電路的誤差放大器電路。

目前市場上銷售的開關式發光二極體（LED）驅動器以邊界電流模式（BCM）工作，並且還具有用於鎖定LED電流的閉環電路。參考第1A圖，第1A圖是傳統開關模式LED驅動器的示意圖。傳統的開關模式LED驅動器1包括電流-電壓轉換器11、誤差放大器EA、補償電容C_COMP和比較器CMP。電流-電壓轉換器11連接到誤差放大器EA，誤差放大器EA連接到補償電容C_COMP和比較器CMP。

LED電流iLED（即，通過LED的電流）被回饋到開關模式LED驅動器1，並且電流-電壓轉換器11接收LED電流iLED並將LED電流iLED轉換為回饋電壓CS，其中LED電流iLED是三角波信號，因此回饋電壓CS也是三角波信號。誤差放大器EA接收回饋電壓CS和參考電壓VREF，然後將回饋電壓CS與參考電壓VREF進行比較，以相應地產生誤差信號COMP。補償電容C_COMP連接在誤差放大器EA的輸出端和接地電壓GND之間，用於補償誤差信號COMP。比較器CMP將誤差信號COMP與鋸齒波信號V_SAW進行比較，以產生用於調製LED電流iLED的脈衝信號DUTY。

參考第1B圖，第1B圖是誤差放大器的示意圖。誤差放大器EA包括電流源IS、NMOS電晶體MN1至MN4以及PMOS電晶體MP1至MP4。PMOS電晶體MP3和MP4的源極端連接到高電壓（例如，系統電壓），PMOS電晶體MP3和MP4的閘極端彼此連接，PMOS電晶體MP3和MP4的汲極端分別連接到PMOS電晶體MP3的閘極端和補償電容C_COMP的一端。

NMOS電晶體MN1至MN4的源極端連接到低電壓（例如，接地電壓），NMOS電晶體MN1和MN3的閘極端彼此連接，NMOS電晶體MN2和MN4的閘極端連接到每個NMOS電晶體MN3和MN1的汲極端分別連接到PMOS電晶體MP3的汲極端和NMOS電晶體MN1的閘極端，NMOS電晶體MN4和MN2的汲極端分別連接到PMOS電晶體MP4的汲極端和NMOS電晶體MN2的閘極端。

PMOS電晶體MP1和MP2的源極端連接到電流源IS，PMOS電晶體MP1和MP2的閘極端分別接收回饋電壓CS和參考電壓VREF，以及PMOS電晶體MP1和MP2的汲極端分別連接到NMOS電晶體MN1和MN2的汲極端。PMOS電晶體MP1和MP2用以作為差分對電路，NMOS電晶體MN1和MN2用以作為主動負載電路。

誤差放大器EA必須允許回饋電壓CS和參考電壓VREF所形成的大的輸入差分信號。為了確保誤差放大器EA能允許較大的差分信號，誤差放大器EA應具有小的跨導Gm，並且差分對電路和主動負載電路應分別具有小的跨導Gm1和Gm2。然而，主動負載電路的不匹配（即電壓偏移Vos2）反映到差分對電路的輸入電壓偏移Vos2'，即Vos2'= Vos2 * Gm2 / Gm1，所以，小的跨導Gm操作的誤差放大器EA導致更大的輸入偏移。

為了治癒輸入電壓偏移的缺陷（即減小輸入電壓偏移），一種方式是增加誤差放大器EA的面積。然而，在當前的應用中，傳統開關模式LED驅動器的參考電壓VREF被要求為具有±3％容忍範圍的200微伏特，因此需要小的電壓偏移。

參考第2A圖，第2A圖是用於補償誤差放大器之輸入電壓偏移的傳統補償電路的示意圖。傳統補償電路2包括能隙電壓產生器21、修整電路22、開關SW1，SW2和調光控制電路23。能隙電壓產生器21連接到修整電路22，開關SW1連接到修整電路22和誤差放大器EA，且開關SW2連接到調光控制電路23和誤差放大器EA。

能隙電壓產生器21用於產生能隙電壓給修整電路21。修整電路21具有串聯連接的電阻R1～R4，並且還具有熔斷器F1和F2，其中熔斷器F1並聯連接到電阻R2 ，並且熔斷器F2並聯連接到電阻R3。電阻R2和R3的連接點連接到誤差放大器EA，以提供參考電壓VREF給誤差放大器EA。

能隙電壓被輸入到修整電路21。當輸入電壓偏移Vos不存在時，熔斷器F1和F2不熔斷，使得參考電壓VREF是由電阻R1和R4對能隙電壓分壓所產生的分壓。當輸入電壓偏移Vos存在時，熔斷器F1和F2中的至少一個熔斷，參考電壓VREF是由電阻“R1、R2、R4”、“R1、R3、R4”或“R1～R4”對能隙電壓分壓所產生的分壓，以補償輸入電壓偏移Vos。例如，當所需的參考電壓VREF為200微伏特，而輸入電壓偏移Vos為-20微伏特時，為了補償-20微伏特，熔斷器F1和F2中的至少一個被熔斷，因此實際參考電壓VREF增加到220微伏特。

當調光功能禁能時，開關SW1導通，因此輸入電壓偏移Vos已被補償的參考電壓VREF會被輸入到誤差放大器。當調光功能致能時，開關SW2導通。調光控制電路23具有定義輸入類比信號AND和參考電壓VREF之關係的類比調光比率曲線，因此調光控制電路23基於類比調光比率曲線將輸入類比信號AND轉換為參考電壓VREF 。

參考第2B圖，第2B圖是類比調光比率曲線的曲線圖。調光控制電路23的理想類比調光比率曲線如第2B圖所示。然而，因輸入電壓偏移Vos存在的原因，類比調光比率曲線會向上或向下偏移。也就是說，修整電路21不能幫助調光控制電路23補償輸入電壓偏移Vos的影響，並且調光控制電路23應該調整理想的類比調光例比曲線，以處理輸入電壓偏移Vos的影響。

在此請注意，對於如第2A圖與第2B圖所示的類比調光，用於調光的實際參考電壓VREF可以表示為VREF =（AND-0.2）+ Vos。此外，在使用脈波寬度調製（PWM）調光的同時，輸入電壓偏移Vos仍然影響PWM調光，調光的實際參考電壓VREF可以表示為VREF =（VREF _IDEAL+ Vos）* DUTY，其中理想參考電壓表示為VREF _IDEAL，佔空比表示為DUTY。簡而言之，在調光功能中不能應用上述補償輸入電壓偏移的修整方式。

市面上尚有其他用於補償誤差放大器的輸入電壓偏移的補償補償電路。然而，在上述每個市售的補償電路中，誤差放大器的電流源須與補償電流源相同，且在補償之前，必須得先知道偏移電流，並且補償電路中的兩個以上的電晶體應設計為匹配。 不幸的是，偏移電流隨著製程變化而變化是不容易知道的，並且用於匹配兩個以上電晶體的設計也不容易。

本發明的示範實施例提供了用於補償誤差放大器的輸入電壓偏移的補償電路，並且所述補償電路包括準位移位器、第一修整電路、第二修整電路和補償電流吸收裝置。準位移位器用於移位回饋電壓的準位和預定參考電壓的準位，從而輸出準位移位回饋電壓和準位移位參考電壓。第一修整電路連接到準位移位器和誤差放大器，用以根據修整碼修整其第一電阻值，以調整準位移位參考電壓，其中修整碼具有輸入電壓偏移和要修整的電阻值的比率關係。第二修整電路連接到準位移位器和誤差放大器，用以根據修整碼修整其第二電阻值，以調整準位移位回饋電壓。補償電流吸收裝置連接到第一和第二修整電路，用於吸收通過第一和第二修整電路的電流。

本發明的示範實施例還提供了包括誤差放大器和上述補償電路的誤差放大器電路。

綜上所述，因為只有兩個電晶體須被設計成匹配，以及只有電阻須被設計為匹配，因此所提供之用以補償誤差放大器的輸入電壓偏移的補償電路可以容易地被設計，且具有較小的面積。

為了進一步理解本發明的技術、手段和效果，可以參考以下詳細描述和附圖，從而可以徹底和具體地理解本發明的目的、特徵和概念。然而，以下詳細描述和附圖僅用於參考和說明本發明的實現方式，其並非用於限制本發明。

現在將詳細參考本發明的示範實施例，其示範實施例會在附圖中被繪示出。在可能的情況下，在附圖和說明書中使用相同的元件符號來指代相同或相似的部件。

本發明的示範實施例提供了在誤差放大器電路中使用的補償電路，並且補償電路可以補償誤差放大器電路中的誤差放大器的輸入電壓偏移。補償電路補償誤差放大器輸入端前方的輸入電壓偏移，從而在電路探測過程中只需要測量輸入電壓偏移。然後，可以計算輸入電壓偏移的修整碼，其中修整碼記錄輸入電壓偏移和要修整的電阻值的比率關係。

在本發明示範實施例中，電阻應被設計為彼此匹配，並且僅兩個電晶體須被設計為彼此匹配。因此，本發明的示範實施例中的補償電路的匹配設計比傳統補償電路的匹配設計更容易。此外，由於僅需要將兩個電晶體設計成彼此匹配，所以在示範實施例中，補償電路的電路面積可以減少，且可以不考慮其他電晶體的工作點和補償電流。

本發明示範實施例中的補償電路包括準位移位器、第一修整電路、第二修整電路和補償電流吸收裝置。 準位移位器接收預定參考電壓和由LED電流產生的回饋電壓，並將經準位移位的參考電壓和回饋電壓分別輸出到第一和第二修整電路。第一和第二修整電路中的每一者具有串聯連接的多個電阻和並聯連接到多個電阻的多個熔斷器。補償電流吸收裝置連接到第一和第二修整電路，以吸收補償電流。

修整碼記錄輸入電壓偏移和要修整的第一或第二修整電路的電阻值的比率關係。第一或第二修整電路中的熔斷器根據修整碼被熔斷，因此第一或第二修整電路可以修整準位移位參考電壓（準位移位後的參考電壓）或準位移位回饋電壓（準位移位後的回饋電壓），以將修整參考電壓（修整後的參考電壓）或修整回饋電壓（修整後的回饋電壓）輸出到誤差放大器。由於準位電移位參考電壓或準位移位回饋電壓被修整，故可以補償輸入電壓偏移。

請參考第3圖，第3圖是本發明示範實施例的誤差放大器電路的示意圖。誤差放大器電路包括誤差放大器EA和補償電路3。補償電路3連接到誤差放大器EA，並且輸出修整參考電壓（即VREF + Vos）和準位移位回饋電壓給誤差放大器EA（當輸入電壓偏移為正時），提供或者替代地，輸出準位移位參考電壓與修整回饋電壓給誤差放大器EA（當輸入電壓偏移為負時）。

補償電路3包括能隙電壓產生器31、分壓器32、第一修整電路33、第二修整電路34、準位移位器35和補償電流吸收裝置36。能隙電壓產生器31連接到準位移位器35，準位移位器35連接到第一修整電路33和第二修整電路34。第一修整電路33和第二修整電路34連接到誤差放大器EA和補償電流吸收裝置36。

能隙電壓產生器31用於提供能隙電壓。分壓器32用以來對能隙電壓進行分壓，以產生預定參考電壓VD（例如，200微伏特）。分壓器32可以包括串聯連接的電阻R1和R2，並且在電阻R1和R2的連接點產生預定參考電壓VD。 在此請注意，前述分壓器32的實現方式不用於限制本發明。此外，能隙電壓產生器31和分壓器32並非補償電路3中的必要元件，並且預定參考電壓VD可以從外部電壓源輸入到補償電路3。

準位移位器35用於接收預定參考電壓VD和回饋電壓CS，並且移位預定參考電壓VD和回饋電壓CS的準位，以分別產生準位移位參考電壓和準位移位回饋電壓給第一修整電路33和第二修整電路34。

準位移位器35可以由電流源IS1、IS2和PMOS電晶體MP1、MP2來實現，並且本發明不限制準位移位器35的實現方式。PMOS電晶體MP1的閘極端連接到電阻R1和R2的連接點，以接收預定參考電壓VD，PMOS電晶體MP1的源極端連接到電流源IS1和第一修整電路33，並且PMOS電晶體MP1的汲極端連接到接地電壓GND。PMOS電晶體MP2的閘極端用於接收回饋電壓CS，PMOS電晶體MP2的源極端連接到電流源IS2和第二修整電路34，PMOS電晶體MP2的汲極端連接到接地電壓GND。

第一修整電路33包括串聯連接的多個電阻RA和並聯連接到多個電阻RA的多個熔斷器F1。第二修整電路34包括串聯連接的多個電阻RB和並聯連接到多個電阻RB的多個熔斷器F2。在此請注意，為了使第3圖較圍簡潔，第3圖僅繪示了第一修整電路33中的一個電阻RA和一個熔斷器F1，以及繪示了第二修整電路34中的一個電阻RB和一個熔斷器F2，但是本發明不限制於此。熔斷器F1和F2根據修整碼被熔斷，以修整準位移位參考電壓，因此第一修整電路33用於產生修整參考電壓（即VREF + Vos）給誤差放大器EA的一個輸入端。

具體地說，在理想情況下，輸入電壓偏移Vos不存在，因此所有熔斷器F1和F2都不被熔斷。此時，第一修整電路33和第二修整電路34分別輸出參考電壓VREF（例如，200微伏特）和準位移位回饋電壓到誤差放大器EA。當輸入電壓偏移Vos為正時，至少一個熔斷器F1被熔斷，因此第一修整電路33產生到誤差放大器EA的修整參考電壓（即VREF + Vos）。當輸入電壓偏移Vos為負時，至少一個熔斷器F2被熔斷，因此第二修整電路34產生到誤差放大器EA的修整回饋電壓（即CS + Vos）。

在此請注意，電阻RA可以具有不同的電阻值。例如，電阻RA的電阻可以是0.25R、0.5R、R、2R、4R和R乘以2的其他冪次方，其中R是單位電阻值。以此類似的方式，電阻RB的電阻可以是0.25R、0.5R、R、2R、4R和R乘以2的其他冪次方。然而，電阻RA和RB的電阻值不用於限制本發明。

PMOS電晶體MP1和MP2可以不用被設計為彼此匹配，因為第一或第二修整電路33、34的修整參考電壓或修整回饋電壓不僅補償誤差放大器EA的輸入電壓偏移Vos，而且還補償準位移位器35中的PMOS電晶體MP1和MP2的不匹配。

補償電流吸收裝置36用於吸收補償電流，其中補償電流是通過第一修整電路33和第二修整電路34的電流Ios_B、Ios_A的總和。補償電流吸收裝置36包括具有高增益和較小電壓偏移的運算放大器Ios_OP、NMOS電晶體MN1、MN2和電阻RC。運算放大器Ios_OP的輸入端分別連接到預定參考電壓VD（或另一個調節的電壓基準）和電阻RC的一端。NMOS電晶體MN1和MN2的閘極端連接到運算放大器Ios_OP的輸出端。NMOS電晶體MN1和MN2的源端連接到電阻器RC的一端，電阻RC的另一端連接到接地電壓GND。NMOS電晶體MN1和MN2的汲極端分別連接到第二修整電路34和第一修整電路33。

NMOS電晶體MN1和MN2應被設計成彼此匹配，使得通過NMOS電晶體MN1和MN2的電流Ios_B，Ios_A相同。此外，電阻RC的電阻值可以是單位電阻R的倍數，例如10R，也就是說，電阻RA、RB、RC需要被設計成彼此匹配。應注意，匹配電阻RA、RB、RC的設計比匹配電晶體的設計更容易，並且匹配僅兩個NMOS電晶體MN1和MN2的設計比用於匹配多於兩個電晶體的設計更容易。

例如，當預定參考電壓為200微伏特（mv）時，電阻RC的電阻值為10R，輸入電壓偏移Vos為5微伏特，對應於具有5R之電阻值的電阻RA之一個熔斷器F1在第一修整電路33中被熔斷，以便用5微伏特補償輸入電壓偏移Vos。也就是說，參考電壓VREF上的增量電壓為Vos_c = 0.5 *（200mv / 10R）* RA，當Vos_c為5微伏特時，電阻RA的電阻值應為R，其中通過第一修整電路33的電流Ios_B為0.5 *（200mv / 10R）。

如上所述，運算放大器Ios_OP具有較小的電壓偏移，並且運算放大器Ios_OP的電壓偏移可以除以電阻RC的電阻值。例如，在三個標準偏差的情況下，誤差放大器EA具有20微伏特的最大輸入電壓偏移Vos，運算放大器Ios_OP的電壓偏移被表示為Vos_x，並且對應於具有2R之電阻值的電阻器RA的一個熔斷器被熔斷。此時，參考電壓VREF上的增量電壓為Vos_c = 0.5 *（200mv + Vos_x）/ 10R * 2R = 20mv + Vos_x / 10。假設運算放大器Ios_OP的輸入級面積大小為400μm ²，在三個標準偏差的情況下，電壓偏移Vos_x的最大值為3.3微伏特。因此，影響參考電壓VREF上的增量電壓的電壓偏移Vos_x僅為0.33微伏特。0.33微伏特為200微伏特之0.165％的電壓變化，符合200微伏特之±3％容忍範圍的規範。

因此，在本發明示範實施例中，因為僅兩個晶體管須被設計為匹配，以及多個電阻須被設計為匹配，因此用於補償誤差放大器的輸入電壓偏移的補償電路可以容易地被設計，並且具有小的面積。此外，在電路探測過程中，只須知道輸入電壓偏移即可，誤差放大器的偏移電流和誤差放大器的跨導可以忽略，而無須知悉。

上述描述僅僅是本發明的示範實施例，而不意圖限制本發明的範圍。 因此，基於本發明的權利要求的各種等效的改變、替代或修改都被視為被本發明之範圍所包含。

1‧‧‧開關模式LED驅動器
11‧‧‧電流-電壓轉換器
2‧‧‧傳統補償電路
22‧‧‧修整電路
23‧‧‧調光控制電路
3‧‧‧補償電路
2、31‧‧‧能隙電壓產生器
32‧‧‧分壓器
33‧‧‧第一修整電路
34‧‧‧第二修整電路
35‧‧‧準位移位器
36‧‧‧補償電流吸收裝置
AND‧‧‧輸入類比信號
C_COMP‧‧‧補償電容
CMP‧‧‧比較器
COMP‧‧‧誤差信號
CS‧‧‧回饋電壓
DUTY‧‧‧脈衝信號
EA‧‧‧誤差放大器
F1、F2‧‧‧熔斷器
GND‧‧‧接地電壓
iLED‧‧‧LED電流
Ios_OP‧‧‧運算放大器
IOS_A、IOS_B‧‧‧電流
IS、IS1、IS2‧‧‧電流源
MN1、MN2、MN3、MN4‧‧‧NMOS電晶體
MP1、MP2、MP3、MP4‧‧‧PMOS電晶體
R1、R2、R3、R4、RA、RB、RC‧‧‧電阻
SW1、SW2‧‧‧開關
VD‧‧‧預定參考電壓
VREF‧‧‧參考電壓
V_SAW‧‧‧鋸齒波信號
Vos‧‧‧輸入電壓偏移

提供的附圖用以使本發明所屬技術領域具有通常知識者可以進一步理解本發明，並且被併入與構成本發明之說明書的一部分。附圖示出了本發明的示範實施例，並且用以與本發明之說明書一起用於解釋本發明的原理。

第1A圖是傳統開關模式LED驅動器的示意圖。

第1B圖是誤差放大器的示意圖。

第2A圖是用於補償誤差放大器之輸入電壓偏移的傳統補償電路的示意圖。

第2B圖是類比調光比率曲線的曲線圖。

第3圖是本發明的示範實施例之誤差放大器電路的示意圖。

無

Claims (11)

1. 一種用於補償一誤差放大器的一輸入電壓偏移之補償電路，包括： 一準位移位器，用於移位一回饋電壓的一準位和一預定參考電壓的一準位，從而輸出一準位移位回饋電壓和一準位移位參考電壓； 一第一修整電路，連接到該準位移位器，用以根據一修整碼修整其一第一電阻值，以調整該準位移位參考電壓，其中修整碼具有該輸入電壓偏移和要修整的一電阻值的一比率關係； 一第二修整電路，連接到該準位移位器和該誤差放大器，用以根據該修整碼修整其一第二電阻值，以調整該準位移位饋電壓；以及 一補償電流吸收裝置，連接到該第一修整電路和該第二修整調電路，用於吸收通過該第一修整電路和該第二修整電路的多個電流。
2. 如申請專利範圍第1項之補償電路，其中當該輸入電壓偏移為正時，該第一修整電路輸出一修整參考電壓給該誤差放大器的一輸入端，該第二修整電路輸出該準位移位回饋電壓給該誤差大器的另一輸入端。
3. 如申請專利範圍第1項之補償電路，其中當該輸入電壓偏移為負時，該第一修整電路輸出一參考電壓給該誤差放大器的一輸入端，該第二修整電路輸出一修整回饋電壓給該誤差大器的另一輸入端，其中該參考電壓等於該準位移位參考電壓。
4. 如申請專利範圍第1項之補償電路，其中準位移位器更包括： 一第一電流源； 一第二電流源； 一第一PMOS電晶體，其一閘極端用於接收該預定參考電壓，其一源極端連接到該第一電流源和該第一修整電路，以及其一汲極端連接到一接地電壓；以及 一第二PMOS電晶體，其一閘極端用於接收該回饋電壓，其一源極端連接到該第二電流源和該第二修整電路，其一汲極端連接到該接地電壓。
5. 如申請專利範圍第1項之補償電路，其中該第一修整電路包括串聯連接的多個第一電阻和並聯連接到該等第一電阻的多個第一熔斷器，其中該等第一熔斷器根據該修整碼被熔斷。
6. 如申請專利範圍第5項之補償電路，其中該第二修整電路包括串聯連接的多個第二電阻和並聯連接到該等第二電阻的多個第二熔斷器，其中該等第二熔斷器根據該修整碼被熔斷。
7. 如申請專利範圍第6項之補償電路，其中該補償電流吸收裝置更包括： 一運算放大器，其一輸入端用於接收該預定參考電壓； 第三電阻，其一端連接到該運算放大器的另一輸入端，其另一端連接到一接地電壓； 一第一NMOS電晶體，其一閘極端連接到該運算放大器的一輸出端，其一汲極端連接到該第二修整電路，其一源極端連接到該第三電阻的該一端; 和 一第二NMOS電晶體，其一閘極端連接到該運算放大器的該輸出端，其一汲極端連接到該第一修整電路，其一源極連接到該第三電阻的該一端。
8. 如申請專利範圍第7項之補償電路，其中該第一至該第三電阻被設計為彼此匹配，並且該第一和該第二NMOS電晶體被設計為彼此匹配。
9. 如申請專利範圍第1項之補償電路，更包括： 一能隙電壓產生器，用以產生一能隙電壓；以及 一分壓器，連接到該能隙電壓產生器和該準位移位器，用以對該能隙電壓進行分壓，以產生出該預定參考電壓。
10. 如申請專利範圍第9項之補償電路，其中該分壓器包括串聯連接的多個電阻，並且兩個電阻的一連接點用於輸出該預定參考電壓。
11. 一種誤差放大器電路，包括： 如申請專利範圍第1～10項其中一項的補償電路；以及 該誤差放大器。