JP4411633B2 - 遅延固定ループの電源電圧供給装置及び電源電圧供給方法 - Google Patents
遅延固定ループの電源電圧供給装置及び電源電圧供給方法 Download PDFInfo
- Publication number
- JP4411633B2 JP4411633B2 JP2004193103A JP2004193103A JP4411633B2 JP 4411633 B2 JP4411633 B2 JP 4411633B2 JP 2004193103 A JP2004193103 A JP 2004193103A JP 2004193103 A JP2004193103 A JP 2004193103A JP 4411633 B2 JP4411633 B2 JP 4411633B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- supply voltage
- unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 16
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Control Of Electrical Variables (AREA)
- Dram (AREA)
- Amplifiers (AREA)
- Control Of Voltage And Current In General (AREA)
- Pulse Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
220 第1駆動部
230 抵抗部
410 電圧レベルシフタ
420 電圧レベル補正回路
421 比較部
422 反転部
423 第2駆動部
Claims (13)
- 半導体記憶素子内の遅延固定ループにDLL電源電圧を供給する装置であって、
外部電源電圧(VDD)を印加され、外部条件の変動の影響を受けないバンドギャップ電圧を出力するバンドギャップ電圧発生手段と、
前記DLL電源電圧がフィードバックされたフィードバック電圧を用いて、前記バンドギャップ電圧をDLL電源電圧レベルにシフトする電圧レベルシフタと、
前記フィードバック電圧レベルがバンドギャップ電圧レベルより低い場合、前記DLL電源電圧を前記外部電源電圧(VDD)と同じレベルの電圧で出力する電圧レベル補正手段と
を備えていることを特徴とする遅延固定ループの電源電圧供給装置。 - 前記電圧レベルシフタが、
前記バンドギャップ電圧及びフィードバック電圧を比較及び増幅して出力する増幅部と、
該増幅部の出力によって制御され、前記外部電源電圧(VDD)を出力する第1駆動部と、
該第1駆動部の出力を分割した電圧を、前記フィードバック電圧として前記増幅部に提供する抵抗部と
を備えていることを特徴とする請求項1に記載の遅延固定ループの電源電圧供給装置。 - 前記電圧レベル補正手段が、
前記バンドギャップ電圧及び前記フィードバック電圧を比較及び増幅する比較部と、
該比較部から出力される信号の論理レベルを反転させて出力する反転部と、
該反転部の出力によって制御され、前記外部電源電圧(VDD)を出力する第2駆動部と
を備えていることを特徴とする請求項2に記載の遅延固定ループの電源電圧供給装置。 - 前記第1及び第2駆動部が、PMOSトランジスタであることを特徴とする請求項3に記載の遅延固定ループの電源電圧供給装置。
- 前記第2駆動部を構成するPMOSトランジスタが、線型領域において動作することを特徴とする請求項4に記載の遅延固定ループの電源電圧供給装置。
- 前記第2駆動部のサイズは、前記第1駆動部のサイズより小さいことを特徴とする請求項4に記載の遅延固定ループの電源電圧供給装置。
- 前記抵抗部が、
複数の抵抗を直列に接続して構成され、前記第1駆動部の出力端子と接地との間に接続されていることを特徴とする請求項2に記載の遅延固定ループの電源電圧供給装置。 - 前記比較部が、
前記バンドギャップ電圧と前記フィードバック電圧とを比較するために、前記外部電源電圧(VDD)を印加されることを特徴とする請求項3に記載の遅延固定ループの電源電圧供給装置。 - 半導体記憶素子内の遅延固定ループにDLL電源電圧を供給する方法であって、
バンドギャップ電圧発生手段が、外部電源電圧(VDD)を印加され、外部条件の変動の影響を受けないバンドギャップ電圧を出力する第1ステップと、
電圧レベルシフタによって前記DLL電源電圧がフィードバックされたフィードバック電圧を用いて、前記バンドギャップ電圧をDLL電源電圧レベルにシフトする第2ステップと、
電圧レベル補正手段が、前記フィードバック電圧レベルがバンドギャップ電圧レベルより低い場合、前記DLL電源電圧を前記外部電源電圧(VDD)と同じレベルの電圧で出力する第3ステップと
を含むことを特徴とする遅延固定ループの電源電圧供給方法。 - 前記第2ステップが、
増幅部が前記バンドギャップ電圧及びフィードバック電圧を比較及び増幅して出力する第4ステップと、
第1駆動部が、前記第4ステップによる出力によって制御され、前記外部電源電圧(VDD)を出力する第5ステップと、
抵抗部が、前記第5ステップによる出力を分割した電圧を、前記フィードバック電圧として提供する第6ステップと
を含むことを特徴とする請求項9に記載の遅延固定ループの電源電圧供給方法。 - 前記第3ステップが、
比較部が前記バンドギャップ電圧及び前記フィードバック電圧を比較及び増幅する第7ステップと、
反転部が前記第7ステップにより出力される信号の論理レベルを反転させて出力する第8ステップと、
第2駆動部が、前記第8ステップによる出力によって制御され、前記外部電源電圧(VDD)を出力する第9ステップと
を含むことを特徴とする請求項10に記載の遅延固定ループの電源電圧供給方法。 - 前記第2駆動部が、PMOSトランジスタであることを特徴とする請求項11に記載の遅延固定ループの電源電圧供給方法。
- 前記PMOSトランジスタが、線型領域において動作することを特徴とする請求項12に記載の遅延固定ループの電源電圧供給方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030076267A KR100571637B1 (ko) | 2003-10-30 | 2003-10-30 | 지연 고정 루프의 전원 전압 공급 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005135372A JP2005135372A (ja) | 2005-05-26 |
JP4411633B2 true JP4411633B2 (ja) | 2010-02-10 |
Family
ID=34545615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004193103A Expired - Lifetime JP4411633B2 (ja) | 2003-10-30 | 2004-06-30 | 遅延固定ループの電源電圧供給装置及び電源電圧供給方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7199628B2 (ja) |
JP (1) | JP4411633B2 (ja) |
KR (1) | KR100571637B1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100803372B1 (ko) * | 2007-02-09 | 2008-02-13 | 주식회사 하이닉스반도체 | 밴드갭 기준 전압 발생 회로 |
TW200943721A (en) * | 2008-04-03 | 2009-10-16 | Raydium Semiconductor Corp | Level shifting circuit and the circuit using the same |
KR100968594B1 (ko) * | 2008-05-13 | 2010-07-08 | 주식회사 실리콘웍스 | 전류 제한 방식의 레벨쉬프터 |
KR20140019942A (ko) * | 2012-08-07 | 2014-02-18 | 에스케이하이닉스 주식회사 | 전압 공급회로 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5084665A (en) * | 1990-06-04 | 1992-01-28 | Motorola, Inc. | Voltage reference circuit with power supply compensation |
JP2925422B2 (ja) * | 1993-03-12 | 1999-07-28 | 株式会社東芝 | 半導体集積回路 |
DE69521287T2 (de) * | 1995-03-24 | 2002-05-02 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Schaltungsanordnung zur Erzeugung einer Referenzspannung und Detektion eines Versorgungsspannungsabfalls und zugehöriges Verfahren |
JPH11231954A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 内部電源電圧発生回路 |
FR2794867B1 (fr) * | 1999-06-08 | 2001-08-10 | St Microelectronics Sa | Circuit de detection et de memorisation d'une surtension |
US6313615B1 (en) * | 2000-09-13 | 2001-11-06 | Intel Corporation | On-chip filter-regulator for a microprocessor phase locked loop supply |
TW574782B (en) * | 2002-04-30 | 2004-02-01 | Realtek Semiconductor Corp | Fast start-up low-voltage bandgap voltage reference circuit |
US6815998B1 (en) * | 2002-10-22 | 2004-11-09 | Xilinx, Inc. | Adjustable-ratio global read-back voltage generator |
JP2004191130A (ja) * | 2002-12-10 | 2004-07-08 | Oki Electric Ind Co Ltd | 電圧検出回路 |
-
2003
- 2003-10-30 KR KR1020030076267A patent/KR100571637B1/ko active IP Right Grant
-
2004
- 2004-06-24 US US10/877,601 patent/US7199628B2/en active Active
- 2004-06-30 JP JP2004193103A patent/JP4411633B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20050041197A (ko) | 2005-05-04 |
US20050093596A1 (en) | 2005-05-05 |
JP2005135372A (ja) | 2005-05-26 |
US7199628B2 (en) | 2007-04-03 |
KR100571637B1 (ko) | 2006-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4544458B2 (ja) | 半導体装置 | |
JP5097664B2 (ja) | 定電圧電源回路 | |
EP2243062B1 (en) | Current mirror device and method | |
JP2004297462A (ja) | 差動増幅器 | |
US20090140776A1 (en) | Voltage-current converter and voltage controlled oscillator | |
JP3625918B2 (ja) | 電圧発生回路 | |
US8089326B2 (en) | PVT-independent current-controlled oscillator | |
JP2005301439A (ja) | ボルテージレギュレータ | |
US7262638B2 (en) | Current sense amplifier | |
JP4411633B2 (ja) | 遅延固定ループの電源電圧供給装置及び電源電圧供給方法 | |
JP4109998B2 (ja) | スイッチングポイント感知回路及びそれを用いた半導体装置 | |
JP2010003115A (ja) | 定電流回路 | |
JP2010258509A (ja) | バイアス安定化機能付き増幅回路 | |
US20110148540A1 (en) | Delay circuit and voltage controlled oscillation circuit | |
US8143877B2 (en) | Semiconductor circuits capable of mitigating unwanted effects caused by input signal variations | |
JP6549008B2 (ja) | ボルテージレギュレータ | |
JP2008219678A (ja) | 出力レベル安定化回路及びそれを用いたcml回路 | |
JP7314042B2 (ja) | 定電流回路 | |
US20080122540A1 (en) | Low-power variable gain amplifier | |
US7323936B2 (en) | Input circuit for receiving an input signal, and a method for adjusting an operating point of an input circuit | |
KR20140130779A (ko) | 바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼와 클럭 버퍼 동작 방법 | |
JP3662758B2 (ja) | オペアンプ | |
US7907013B2 (en) | Class AB output stage with programmable bias point control | |
US10879884B2 (en) | Buffer circuit of a semiconductor apparatus | |
KR20080061957A (ko) | 입력 버퍼 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4411633 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |