TWI635040B - 半導體裝置及其製造方法 - Google Patents
半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI635040B TWI635040B TW105102983A TW105102983A TWI635040B TW I635040 B TWI635040 B TW I635040B TW 105102983 A TW105102983 A TW 105102983A TW 105102983 A TW105102983 A TW 105102983A TW I635040 B TWI635040 B TW I635040B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- recess
- polymer
- metal lines
- semiconductor device
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0257—Microphones or microspeakers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
- B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
Abstract
一種利用一聚合物基板之半導體封裝係被揭示,並且可包含一聚合物凹處結構,其係包括第一金屬線路;一微機電系統(MEMS)裝置以及一半導體晶粒,其係被接合到在該凹處結構的一凹處之內的一第一表面;以及一基板,其係被耦接至該凹處結構,並且包括耦接至該些第一金屬線路的第二金屬線路。該基板可以封入該MEMS裝置以及該半導體晶粒。接地線路可以是在該聚合物凹處結構的外表面上。球墊可以是在該基板的與一具有該些第二金屬線路的表面相反的一表面上。該些第一金屬線路可以從該聚合物凹處結構的該第一表面向上延伸該凹處的一側壁,而到在該聚合物凹處結構的一頂表面上的導電的圖案。
Description
本揭露內容的某些範例實施例係有關於半導體晶片封裝。更明確地說,本揭露內容的某些範例實施例係有關於一種利用一聚合物基板之半導體封裝。
相關申請案的交互參照
本申請案係參考2015年1月30日申請的韓國專利申請案號10-2015-0014883,主張其優先權並且主張其益處,該申請案的整體內容係被納入於此作為參考。
半導體封裝係被使用在廣泛而多樣的產品中。此外,根據最近朝向纖細、輕量以及小型的產品之趨勢,為了縮減半導體封裝的尺寸,越來越多的注意係放在一種覆晶封裝,其係具有直接被形成在一半導體晶粒的一表面上之凸塊、或是一種TSV封裝,其係具有靠近一半導體晶粒的一焊墊所形成的一直通矽晶穿孔(TSV)以及一被形成在該TSV中的焊料凸塊。
通常,一種用於轉換一例如是壓力、加速、聲音或光的物理現象成為一電性信號之MEMS裝置係包含一MEMS晶片以及一特殊應用積體電路(ASIC)晶片。
作為一種類型的半導體封裝,該MEMS裝置係被配置成使得該MEMS晶片以及ASIC晶片被堆疊在任意基板(一印刷電路板(PCB)、一導線架、LCC、等等)的上表面及下表面之上並且附接至其、或是被配置在一橫向的方向上。
透過此種系統與如同在本申請案參考圖式的其餘部分中所闡述的本揭露內容的比較,習知及傳統的方法的進一步限制及缺點對於具有此項技術的技能者而言將會變成是明顯的。
一種半導體封裝係利用一聚合物基板,其係實質如同在該些圖中的至少一圖中所示且/或相關該至少一圖來加以敘述,即如同在申請專利範圍中更完整闡述者。
本揭露內容的各種優點、特點以及新穎的特徵、以及支持實施例的各種所描繪的例子之細節從以下的說明及圖式將會被更完整地瞭解。
10‧‧‧上方的基板
12‧‧‧半導體晶片附接區域
14‧‧‧第一導電的圖案
20‧‧‧凹處基板
22‧‧‧導電的通孔(導電貫孔)
30‧‧‧下方的基板
32‧‧‧第二導電的圖案
34‧‧‧球墊
36‧‧‧輸入/輸出(IO)端子
40‧‧‧第一半導體晶片
42‧‧‧薄膜
44‧‧‧第二半導體晶片
46‧‧‧第一導線
48‧‧‧第二導線
100‧‧‧MEMS裝置
110‧‧‧上方的基板
111‧‧‧第一半導體晶片
112‧‧‧第二半導體晶片
113‧‧‧薄膜
114‧‧‧第一導電的圖案
115‧‧‧第一導線
116‧‧‧第二導線
117‧‧‧接地屏蔽層
118‧‧‧導電的圖案
120‧‧‧凹處基板
121‧‧‧第二導電的圖案
122‧‧‧形成接地屏蔽的溝槽
123‧‧‧接地線路
130‧‧‧下方的基板
131‧‧‧第三導電的圖案
132‧‧‧球墊
134‧‧‧I/O端子
500‧‧‧MEMS裝置
510‧‧‧凹處結構
511‧‧‧第一導電的圖案
513‧‧‧接地線路
600‧‧‧MEMS裝置
601‧‧‧孔
610‧‧‧上方的基板
617‧‧‧接地線路
620‧‧‧蓋
圖1及2分別是描繪根據本揭露內容的一實施例的一種利用一聚合物基板之半導體封裝的分解立體圖及橫截面圖。
圖3及4分別是描繪一印刷電路板MEMS裝置的分解立體圖及橫截面圖。
圖5是描繪根據本揭露內容的一範例實施例的一種利用一聚合物基板之兩件式半導體封裝。
圖6是描繪根據本揭露內容的一範例實施例的一種利用一聚合物基板之三件式半導體封裝。
本揭露內容的某些特點可見於一種利用一聚合物基板之半導體封裝中。本揭露內容的範例特點可包括一聚合物凹處結構,其係包括第一金屬線路;一微機電系統(MEMS)裝置以及一半導體晶粒,其係被接合到在該聚合物凹處結構的一凹處內的一第一表面;以及一基板,其係耦接至該聚合物凹處結構並且包括耦接至該些第一金屬線路的第二金屬線路。該基板可以將該MEMS裝置以及該半導體晶粒封入在該凹處內。接地線路可以是在該聚合物凹處結構的外表面上。球墊(ball land)可以是在該基板的與一具有該些第二金屬線路的表面相反的一表面上。該些第一金屬線路可以從該聚合物凹處結構的該第一表面向上延伸該凹處的一側壁,而至該聚合物凹處結構的一頂表面。該些第一金屬線路可以延伸至在該聚合物凹處結構的頂表面上的導電的圖案,其中該些導電的圖案係用於電耦接至該基板的該些第二金屬線路。一接地線路可以是在該聚合物凹處結構的該凹處的一內表面上。引線接合可以將該半導體晶粒電耦接至該些第一金屬線路。一聚合物蓋可以耦接至該聚合物凹處結構的一第二表面,其中該聚合物蓋係包括一對應於該MEMS裝置接合至該聚合物凹處結構的該第一表面的一位置之孔。引線接合可以將該MEMS裝置電耦接至該半導體晶粒。
圖1及2分別是描繪根據本揭露內容的一實施例的一種利用一聚合物基板之半導體封裝的分解立體圖以及橫截面圖。
如同在圖1及2中所繪,一種MEMS裝置100例如可以包
括總數三個基板,亦即一上方的基板110、一下方的基板130、以及一插置在該上方的基板110與下方的基板130之間的凹處基板120。
該上方的基板110可包括一矩形聚合物片,其係在一射出成型的製程中例如利用一種聚合物材料而被形成。
一第一半導體晶片111以及一第二半導體晶片112可以並排地附接至由價格低廉的聚合物材料模製的上方的基板110。
可包括一MEMS晶片的第一半導體晶片111係具有一薄膜113,該薄膜113係感測在一被形成在該晶片的中心處的孔洞中之一聲波,以便於利用在麥克風、手持式麥克風、等等中。
複數個第一導電的圖案114可以利用一電鍍製程而被形成在該上方的基板110的一表面的一側邊,因而該些半導體晶片111、112可以導電地連接至該凹處基板120。該些圖案114可以在該上方的基板110的射出成型之後,但在該半導體晶片的附接之前透過一電鍍製程而被形成。
該第一半導體晶片111的焊墊以及該第二半導體晶片112的焊墊可以利用第一導線115來加以電耦接,並且該第二半導體晶片112的焊墊以及該上方的基板110的第一導電的圖案114可以利用第二導線116來加以電耦接。
一用於屏蔽電磁波的接地屏蔽層117亦可以例如是在電鍍該些第一導電的圖案114時,透過電鍍而被形成在該上方的基板110的邊緣上。如同在以下敘述的,該接地屏蔽層117可以電耦接至該凹處基板120的接地屏蔽材料。
該凹處基板120係以一種具有一垂直的通孔之矩形框架的
形式來加以提供,並且可以利用例如是一種價格低廉的聚合物材料,透過射出成型而被形成。
在該凹處基板120的射出成型之後,複數個第二導電的圖案121可以是導電地連接至該上方的基板110的第一導電的圖案114以及該下方的基板130的第三導電的圖案131,其可透過一電鍍製程而被形成在該凹處基板120的一表面以及內壁上。
該凹處基板120例如可以利用一種聚合物材料來加以射出成型,因而形成接地屏蔽的溝槽122可被形成在該凹處基板120的一側邊的外表面上。就此而論,該些形成接地屏蔽的溝槽122可被電鍍一種接地屏蔽材料,藉此形成接地線路123。此外,一導電的圖案118可被形成在該凹處基板120的一外周邊,其可以結合該些接地線路123而被利用於一接地屏蔽。
用於該凹處基板120的射出成型的模具結構可被配置以形成一用於該些形成接地屏蔽的溝槽122之射出成型的產品,並且因此該些形成接地屏蔽的溝槽122可以在一所要的厚度或深度下,被形成在該凹處基板120的一側邊的外表面上。該些形成接地屏蔽的溝槽122可以例如是利用一電鍍製程而被電鍍該接地屏蔽材料,以形成接地線路123。其它技術(例如,沉積技術)亦可被利用。
該些接地線路123的一端可以在該上方的基板110被耦接時,電耦接至該上方的基板110的接地屏蔽層117,並且其之另一端可以電耦接至該下方的基板130的第三導電的圖案131。因此,該些接地線路123可以提供該MEMS裝置100的側表面的一接地屏蔽,因為該接地屏蔽層
117、接地線路123以及接地且導電的圖案118係有效地將該些裝置圍繞在該凹處中。
該下方的基板130可被安裝以便於致能電性信號在一電子裝置(例如一麥克風、等等)的一主機板上的交換,並且可包括一印刷電路板(PCB)結構以用於與該電子裝置的電性信號之有效率的交換。
該下方的基板130可被配置成使得複數個第三導電的圖案131可以電耦接至該凹處基板120的第二導電的圖案121。該些第三導電的圖案131可以是在該些球墊132的一相反的表面上,該些球墊132可以藉由導電貫孔來電耦接至該些第三導電的圖案131。
當該上方的基板110、凹處基板120、以及下方的基板130是藉由一導電的黏著構件堆疊時,該上方的基板110的第一導電的圖案114可以電耦接至該凹處基板120的第二導電的圖案121,並且該凹處基板120的第二導電的圖案121可以電耦接至該下方的基板130的第三導電的圖案131。
再者,當該上方的基板110、凹處基板120、以及下方的基板130被堆疊時,該上方的基板110的接地屏蔽層117以及該凹處基板120的接地線路123可加以電耦接,並且該凹處基板120的接地線路123可以電耦接至該下方的基板130的第三導電的圖案131。
例如是焊料球的I/O端子134可以被熔融、接合、或是形成在該下方的基板130的球墊132上,藉此完成根據本揭露內容的利用該聚合物基板的MEMS裝置類型的半導體封裝的製造。
在操作上,該第一半導體晶片111(其係為該MEMS晶片)的
薄膜113係在一聲波被引入至該半導體封裝時震動。就此而論,只要在該薄膜113後面提供一空間,該薄膜113就能輕易地震動。
因此,該薄膜113的振動信號可以從該第一半導體晶片111被發送至該第二半導體晶片112,該第二半導體晶片112可包括一ASIC晶片(例如,一用於處理來自該第一半導體晶片111的感測器信號的特殊應用積體電路晶片)。該振動信號接著可加以處理成為一電性信號,在此之後,該電性信號可以依序地通過該上方的基板110的第一導電的圖案114、該凹處基板120的第二導電的圖案121、以及該下方的基板130的第三導電的圖案131,並且接著透過該下方的基板130的I/O端子134來輸出至一電子裝置(例如一麥克風)的一主機板。
來自一外部來源的一電磁波例如可能會影響該上方的基板110的接地屏蔽層117,並且和該電磁波相關的能量係透過該凹處基板120的接地屏蔽材料123、該下方的基板130的第三導電的圖案131及I/O端子134、以及該電子裝置(例如,一麥克風)的主機板的一接地的部分,而被分流至接地。
當該MEMS裝置係藉由以此種方式堆疊三個基板來加以製造時,被安裝在該電子裝置之上的下方的基板130例如可以是由一PCB所形成的,該上方的基板110以及凹處基板120例如可以是由一種聚合物材料射出成型的,並且該些導電的圖案可以視所需的被電鍍在其之表面上,藉此相對於先前的設計而顯著地降低該製造成本,同時維持效能。
圖3及4分別是描繪一種印刷電路板(PCB)MEMS裝置的分解立體圖及橫截面圖。該PCB MEMS裝置例如可以利用包含一上方的基板
10、一下方的基板30、以及一插置在該上方的基板10與下方的基板30之間的凹處基板20的總數三個PCB來加以製造。
該上方的基板10可被配置成使得一半導體晶片附接區域12被形成在其之一表面上,並且用於引線接合的第一導電的圖案14係被形成為在該半導體晶片附接區域12的外周邊露出的。
該凹處基板20係以一矩形框架的形式來加以提供,其之頂端及底部是開放的,並且其之一側邊係被形成有導電的通孔22(或是導電貫孔22),該些導電的通孔22係電耦接至該些第一導電的圖案14。
該下方的基板30可被配置成使得導電地連接至該凹處基板20中的導電貫孔22之第二導電的圖案32係被形成在一表面上,並且藉由該些導電貫孔22而電耦接至該些第二導電的圖案32之球墊34可被形成在一相反的表面上。
因此,可包括一具有一薄膜42的MEMS晶片之一第一半導體晶片40可以附接至該上方的基板10的半導體晶片附接區域12,並且可包括一ASIC晶片(例如,一用於處理來自該第一半導體晶片40的感測器信號之特殊應用積體電路晶片)之一第二半導體晶片44可以相鄰該第一半導體晶片40來加以附接。
該第一半導體晶片40以及第二半導體晶片44(例如,其之個別的焊墊)可以藉由第一導線46來加以電耦接,並且該第二半導體晶片44(例如,其之焊墊)以及該上方的基板10的導電的圖案14可以藉由第二導線48來加以電耦接。
該凹處基板20接著可以利用一導電的黏著構件來耦接至該
上方的基板10的一表面,使得在該些半導體晶片40及44被附接所在的表面處,該上方的基板10的導電的圖案14以及該凹處基板20的通孔22可加以電耦接。
該下方的基板30可以堆疊在該凹處基板20上並且附接至該凹處基板20,藉此在該凹處基板20中的通孔22以及該下方的基板30的導電的圖案32可加以電耦接。
最後,例如是焊料球的輸入/輸出(IO)端子36可以被熔融、耦接、或是形成在該下方的基板30的球墊34上,藉此完成一種利用三個PCB的MEMS裝置。
圖5是描繪根據本揭露內容的一範例實施例的一種利用一聚合物基板之兩件式半導體封裝。參照圖5,其係展示有一種包括兩個基板(亦即,一凹處結構510以及一下方的基板130)之MEMS裝置500。該MEMS裝置500係被顛倒展示,亦即,其中該凹處結構510是在下方,以顯示該凹處結構510的內部。
該凹處結構510可包括一矩形片以及一矩形框架兩者,其例如是在一利用一種聚合物材料之射出成型的製程中被形成。一第一半導體晶片111以及一第二半導體晶片112可以並排地附接至由聚合物材料所模製的上方的基板100。該凹處結構510可包括一在該第一半導體晶片111之下的垂直的通孔。
可包括一MEMS晶片的第一半導體晶片111係具有一薄膜113,該薄膜113係感測在一被形成於該晶片的中心處之孔洞中的一聲波,以便於利用在麥克風、等等中。
複數個第一導電的圖案511可以利用一電鍍製程而被形成在該凹處結構510的內表面上,因而該些半導體晶片111、112可以導電地連接至該凹處結構510。該些圖案511可以在該凹處結構510的射出成型之後,但在該半導體晶片的附接之前透過一電鍍製程來加以形成。
此外,形成接地屏蔽的溝槽122可被形成在該凹處結構510的外表面上,其中該些形成接地屏蔽的溝槽122係被電鍍一種接地屏蔽材料,藉此形成接地線路123。
該第一半導體晶片111的焊墊以及該第二半導體晶片112的焊墊可以利用第一導線115來加以電耦接,並且該第二半導體晶片112的焊墊以及該凹處結構510的第一導電的圖案114可以利用第二導線116來加以電耦接。
在該凹處結構510的射出成型之後,可以導電地連接至該上方的基板110的導電的圖案511之複數個第二導電的圖案121可以透過一電鍍製程而被形成在該凹處結構510上。於是,該些導電的圖案511可以從靠近該晶片111、112的墊,橫跨在該凹處結構510中的凹處的底表面,從該凹處的側壁延伸向上,而到它們耦接至該些第二導電的圖案121所在的一頂表面。
用於該凹處結構510的射出成型的模具結構可被配置以形成一用於該些形成接地屏蔽的溝槽122之射出成型的產品,並且因此該些形成接地屏蔽的溝槽122可以在一所要的厚度或深度下,被形成在該凹處結構510的一或多個側邊的外表面上。該些形成接地屏蔽的溝槽122可以例如是利用一電鍍製程而被電鍍該接地屏蔽材料,以形成接地線路123。其它
技術(例如,沉積技術)亦可被利用。
該些接地線路123的一端可以電耦接至該凹處結構510的一接地屏蔽層,例如是在圖2中所示的接地屏蔽層117。該下方的基板130可被安裝以便於致能在一電子裝置(例如一麥克風、等等)的一主機板上的電性信號的交換,並且可包括一印刷電路板(PCB)結構,以用於與該電子裝置的電性信號之有效率的交換。
該下方的基板130可被配置成使得複數個第三導電的圖案131可以電耦接至該凹處結構510的第二導電的圖案121。該些第三導電的圖案131可以是在該些球墊132的一相反的表面上,該些球墊132可以藉由導電貫孔來電耦接至該些第三導電的圖案131。
該凹處結構510亦可包括一在該凹處的頂端及內表面上而向下到該些晶粒111、112接合在其上的底表面之接地線路513,並且可以耦接至一接地屏蔽層,例如是在圖2中所示的接地屏蔽層117。
當該凹處結構510以及下方的基板130係藉由一導電的黏著構件堆疊時,該凹處結構510的第二導電的圖案121可以電耦接至該下方的基板130的第三導電的圖案131。
例如是焊料球的I/O端子134可以被熔融、接合、或是形成在該下方的基板130的球墊132上,藉此完成根據本揭露內容的利用該聚合物基板的MEMS裝置類型的半導體封裝的製造。
在操作上,當一聲波被引入到該半導體封裝時,該第一半導體晶片111(其係為該MEMS晶片)的薄膜113會震動。就此而論,只要在該薄膜113後面提供一空間(或是背面凹處),該薄膜113就能輕易地震動。
該薄膜113的振動信號可以從該第一半導體晶片111被發送至該第二半導體晶片112,該第二半導體晶片112可包括一ASIC晶片(例如,一用於處理來自該第一半導體晶片111的感測器信號的特殊應用積體電路晶片)。該振動信號接著可加以處理成為一電性信號,在此之後,該電性信號可以依序地通過該凹處結構510的第一及第二導電的圖案114及121、該下方的基板130的第三導電的圖案131、以及接著透過該下方的基板130的I/O端子134來輸出至一電子裝置(例如一麥克風)的一主機板。
圖6是描繪根據本揭露內容的一範例實施例的一種利用一聚合物基板之三件式半導體封裝。參照圖6,其係展示有一種包括一下方的基板130、一上方的基板610、以及一蓋620之MEMS裝置600。該MEMS裝置600係被顛倒展示,以描繪該上方的基板610的內部的凹處。該下方的基板130可以是如先前所述的,並且該上方的基板610可以是類似於該凹處結構510,藉由注入模製而被形成,並且包括線路511以用於將該些導電的圖案121電耦接至該第二半導體晶片112。
此外,一在該上方的基板610的頂端(如圖所示)表面上的接地線路617可以耦接至一在該下方的基板130上的接地線路。該蓋620可包括一射出成型的聚合物件以用於保護該上方的基板610的底部(如圖所示)表面,並且可包括一提供接達至該第一半導體晶片111(例如,該MEMS裝置)的孔601。
在本揭露內容的一範例實施例中,一種利用一聚合物基板之半導體封裝可加以提供,其中包含一上方的基板、一下方的基板、以及一***置在該上方及下方的基板之間的凹處基板的總數三個基板可加以設
置,並且該上方的基板以及凹處基板可以利用一種聚合物材料而被射出成型,並且導電的圖案可被電鍍在其之表面上,因此顯著降低該製造成本,並且減少製程的數目。
在一範例實施例中,一種半導體裝置可包括一聚合物基板,其係包括在該聚合物基板的一第一表面上的第一金屬線路;一微機電系統(MEMS)裝置以及一半導體晶粒,其係接合至該第一表面(該半導體晶粒係電耦接至該些第一金屬線路中的至少一個);一聚合物凹處基板,其係耦接至該聚合物基板的該第一表面,並且環繞該MEMS裝置以及該半導體晶粒(該聚合物凹處基板係包括電耦接到該些第一金屬線路的至少一子集合的第二金屬線路);以及一第三基板,其係耦接至該凹處基板,並且包括耦接至該些第二金屬線路的第三金屬線路。
一接地線路可以是在該聚合物凹處基板的一外表面上。球墊可以是在該第三基板的與一具有該些第三金屬線路的表面相反的一表面上。該些第二金屬線路可以從該些第一金屬線路向上延伸該聚合物凹處基板的一側壁,而到該聚合物凹處基板的一頂表面。該些第二金屬線路可以延伸至在該聚合物凹處基板的頂表面上的導電的圖案,其中該些導電的圖案係用於電耦接至該第三基板的該些第三金屬線路。一接地線路可以是在該聚合物凹處基板的一內表面上。引線接合可以將該半導體晶粒電耦接至該些第一金屬線路。引線接合可以將該MEMS裝置電耦接至該半導體晶粒。該聚合物凹處基板可包括一接地屏蔽層,該接地屏蔽層係電耦接至在該第三基板中的該些第三金屬線路中的一或多個。
本揭露內容係提供一種利用一聚合物基板之半導體封裝,其
係包括:一聚合物材料射出成型的上方的基板;一具有一薄膜的第一半導體晶片以及一作為一ASIC晶片的第二半導體晶片,其係被並排附接在該上方的基板上;複數個第一導電的圖案,其係被電鍍在該上方的基板的一側邊上;一第一導線,其係用於電連接該第一半導體晶片以及該第二半導體晶片;一第二導線,其係用於電連接該第二半導體晶片至該些第一導電的圖案;一凹處基板,其可包括一種射出成型的聚合物材料以便於具有一垂直被形成的通孔,並且其可被堆疊在該上方的基板上。複數個第二導電的圖案可以被電鍍在該凹處基板的一表面以及一內壁上,以便於電耦接至該些第一導電的圖案,並且一下方的基板可被配置成使得連接至該凹處基板的該些第二導電的圖案的複數個第三導電的圖案可被形成在其之一表面上,並且可以藉由貫孔來連接至該些第三導電的圖案的球墊可被形成在該下方的基板的一相反的表面上,並且其可包括一堆疊在該凹處基板上的PCB。
該凹處基板可以利用一種聚合物材料而被射出成型的,一形成接地屏蔽的溝槽可以是在該凹處基板的一或多個側邊的一外表面上,並且該形成接地屏蔽的溝槽可以被電鍍一種接地屏蔽材料,其可以電耦接至該下方的基板的該些第三導電的圖案。該上方的基板的一邊緣可被電鍍一接地屏蔽層。各種的優點可以利用本揭露內容的結構來加以實現。首先,一種射出成型的聚合物材料可被利用以形成一凹處基板,並且用於連接至一下方的基板之導電的圖案係利用一電鍍製程而被設置在該模製表面上,因此顯著地降低該製造成本。
其次,其並非是在該凹處基板中執行高成本的通孔鑽孔,而
是根據本揭露內容的由聚合物材料模製的上方的基板以及凹處基板可以透過一種低成本的電鍍製程而被形成有導電的圖案,因此進一步降低該製造成本,並且減少製程的數目。
儘管各種支持本揭露內容的特點已經參考某些範例實施例而被敘述,但是熟習此項技術者將會理解到可以做成各種的改變並且等同物可加以取代,而不脫離本揭露內容的範疇。此外,可以做成許多修改以將一特定的情況或材料調適到本揭露內容的教示,而不脫離其範疇。因此,所欲的是本揭露內容並不受限於所揭露之特定的範例實施例,而是本揭露內容將會包含所有落入所附的申請專利範圍的範疇內的實施例。
Claims (20)
- 一種半導體裝置,其係包括:一第一基板,其係包括在該第一基板的一第一表面上的第一金屬線路;一微機電系統(MEMS)裝置以及一半導體晶粒,其係接合至該第一表面,該半導體晶粒係電耦接至該些第一金屬線路中的至少一個;一聚合物凹處基板,其係耦接至該第一基板的該第一表面並且環繞該MEMS裝置以及該半導體晶粒,該聚合物凹處基板係包括:一側壁,該側壁具有一內表面和與該內表面相對的一外表面,其中該內表面面向該MEMS裝置以及該半導體晶粒;在該外表面上的一接地線路,其中該接地線路是藉由該側壁的該外表面的曝露部分而被橫向地接合;以及電耦接到該些第一金屬線路的至少一子集合的第二金屬線路。
- 根據申請專利範圍第1項之半導體裝置,其係包括一第二基板,其耦接到該聚合物凹處基板,其中該第二基板包含第三金屬線路,該些第三金屬線路被耦接到該些第二金屬線路。
- 根據申請專利範圍第2項之半導體裝置,其係包括在該第三基板的與一具有該些第三金屬線路的表面相反的一表面上的球墊。
- 根據申請專利範圍第1項之半導體裝置,其中該些第二金屬線路係從該些第一金屬線路向上延伸該聚合物凹處基板的該側壁,而到該聚合物凹處基板的一頂表面,並且該些第二金屬線路中的至少一個是非電源線路或接地線路的一信號線路。
- 根據申請專利範圍第4項之半導體裝置,其中該些第二金屬線路係耦 接至在該聚合物凹處基板的頂表面上的導電的圖案。
- 根據申請專利範圍第1項之半導體裝置,其係包括一在該聚合物凹處基板的該內表面上的接地線路。
- 根據申請專利範圍第1項之半導體裝置,其係包括下列中的一個或兩個:將該半導體晶粒電耦接至該些第一金屬線路的引線接合以及將該MEMS裝置電耦接至該半導體晶粒的引線接合。
- 根據申請專利範圍第1項之半導體裝置,其中該些第一金屬線路中的至少一個在該第一基板的該第一表面上延伸,使得:該些第一金屬線路中的該至少一個的一第一部分是在該聚合物凹處基板的該側壁和該第一基板之間,並且該些第一金屬線路中的該至少一個的一第二部分不是在該聚合物凹處基板的該側壁和該第一基板之間。
- 根據申請專利範圍第8項之半導體裝置,其中該些第二金屬線路沿著該側壁的一內部表面以及該聚合物凹處基板的頂表面和底表面延伸。
- 根據申請專利範圍第2項之半導體裝置,其中該聚合物凹處基板係包括一接地屏蔽層,該接地屏蔽層係電耦接至在該第二基板中的該些第三金屬線路中的一或多個。
- 一種半導體裝置,其係包括:一聚合物凹處結構,其係包括:一側壁,該側壁具有一內部表面和一外部表面,其中該內部表面向內朝向該聚合物凹處結構的一凹處並且該外部表面向外背離該凹處;在該外部表面上的接地線路,其中該些接地線路中的每一個是藉 由該側壁的該外部表面的曝露部分而被橫向地接合;以及第一金屬線路;一微機電系統(MEMS)裝置以及一半導體晶粒,其係被接合到在該聚合物凹處結構的該凹處內的一第一表面;以及一基板,其係耦接至該聚合物凹處結構並且包括耦接至該些第一金屬線路的第二金屬線路。
- 如申請專利範圍第11項之半導體裝置,其中該基板係將該MEMS裝置以及該半導體晶粒封入在該凹處內。
- 如申請專利範圍第11項之半導體裝置,其中該些第一金屬線路中的至少一個在該側壁上延伸,使得:該些第一金屬線路中的該至少一個的一第一部分是在該基板和該側壁的一頂表面之間,並且該些第一金屬線路中的該至少一個的一第二部分沿著該側壁的該內部表面延伸。
- 如申請專利範圍第12項之半導體裝置,其係包括在該基板的與一具有該些第二金屬線路的表面相反的一表面上的球墊。
- 如申請專利範圍第11項之半導體裝置,其中該些第一金屬線路係從該第一表面向上延伸該側壁,而至該聚合物凹處結構的一頂表面,並且該些第一金屬線路中的至少一個是非電源線路或接地線路的一信號線路。
- 如申請專利範圍第15項之半導體裝置,其中該些第一金屬線路係耦接至在該聚合物凹處結構的頂表面上的導電的圖案。
- 如申請專利範圍第11項之半導體裝置,其係包括在該聚合物凹處結 構的該凹處的該內部表面上的接地線路。
- 如申請專利範圍第11項之半導體裝置,其係包括下列中的一個或兩個:將該半導體晶粒電耦接至該些第一金屬線路的引線接合以及將該MEMS裝置電耦接至該半導體晶粒的引線接合。
- 如申請專利範圍第11項之半導體裝置,其係包括在該聚合物凹處結構的一第二表面處的一聚合物蓋,其中該聚合物蓋係包括一對應於該MEMS裝置接合至該聚合物凹處結構的該第一表面的一位置之孔。
- 一種製造一半導體裝置之方法,該方法係包括:耦接一聚合物凹處結構至一第一基板,該聚合物凹處結構包括:一側壁,該側壁具有一內表面和一外表面,其中該內表面向內朝向該聚合物凹處結構的一凹處並且該外表面向外背離該凹處;在該外表面上的一接地線路,其中該接地線路是藉由該側壁的該外表面的曝露部分而被橫向地接合;以及第一金屬線路;耦接一微機電系統(MEMS)裝置以及一半導體晶粒至在該聚合物凹處結構的該凹處內的一第一表面;以及耦接一第二基板至該聚合物凹處結構,其中該第二基板係包括耦接至該些第一金屬線路的第二金屬線路。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
??10-2015-0014883 | 2015-01-30 | ||
KR1020150014883A KR101672620B1 (ko) | 2015-01-30 | 2015-01-30 | 폴리머 기판를 이용한 반도체 패키지 |
US15/009,012 | 2016-01-28 | ||
US15/009,012 US20160221820A1 (en) | 2015-01-30 | 2016-01-28 | Semiconductor package using a polymer substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201637991A TW201637991A (zh) | 2016-11-01 |
TWI635040B true TWI635040B (zh) | 2018-09-11 |
Family
ID=56553881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105102983A TWI635040B (zh) | 2015-01-30 | 2016-01-30 | 半導體裝置及其製造方法 |
Country Status (3)
Country | Link |
---|---|
US (4) | US20160221820A1 (zh) |
KR (1) | KR101672620B1 (zh) |
TW (1) | TWI635040B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10672715B2 (en) | 2018-04-16 | 2020-06-02 | Amkor Technology, Inc. | Semiconductor package using cavity substrate and manufacturing methods |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201303503A (zh) * | 2011-07-12 | 2013-01-16 | Fujifilm Corp | 用於壓印的固化性組成物、圖案化方法及圖案 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3030722A (en) | 1959-04-20 | 1962-04-24 | Jessie T Ivy | Receiver with lid covering the ejection slot |
US6528869B1 (en) * | 2001-04-06 | 2003-03-04 | Amkor Technology, Inc. | Semiconductor package with molded substrate and recessed input/output terminals |
US8767983B2 (en) * | 2007-06-01 | 2014-07-01 | Infineon Technologies Ag | Module including a micro-electro-mechanical microphone |
US8030722B1 (en) * | 2009-03-04 | 2011-10-04 | Amkor Technology, Inc. | Reversible top/bottom MEMS package |
US8115283B1 (en) * | 2009-07-14 | 2012-02-14 | Amkor Technology, Inc. | Reversible top/bottom MEMS package |
IT1397976B1 (it) * | 2009-12-23 | 2013-02-04 | St Microelectronics Rousset | Trasduttore di tipo microelettromeccanico e relativo procedimento di assemblaggio. |
KR101060121B1 (ko) | 2010-02-23 | 2011-08-29 | 앰코 테크놀로지 코리아 주식회사 | 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법 |
US9420378B1 (en) * | 2010-07-12 | 2016-08-16 | Amkor Technology, Inc. | Top port MEMS microphone package and method |
US8791575B2 (en) | 2010-07-23 | 2014-07-29 | Tessera, Inc. | Microelectronic elements having metallic pads overlying vias |
US9013011B1 (en) * | 2011-03-11 | 2015-04-21 | Amkor Technology, Inc. | Stacked and staggered die MEMS package and method |
KR101236796B1 (ko) | 2011-09-07 | 2013-02-25 | 앰코 테크놀로지 코리아 주식회사 | 수직 실장형 반도체 패키지 |
KR101300572B1 (ko) * | 2011-09-09 | 2013-08-27 | 앰코 테크놀로지 코리아 주식회사 | 마이크로-전자 기계적 시스템을 갖는 반도체 패키지 |
US9029962B1 (en) * | 2011-10-12 | 2015-05-12 | Amkor Technology, Inc. | Molded cavity substrate MEMS package fabrication method and structure |
US20140037120A1 (en) * | 2012-08-01 | 2014-02-06 | Knowles Electronics, Llc | Microphone Assembly |
ITTO20120976A1 (it) * | 2012-11-09 | 2014-05-10 | St Microelectronics Srl | Procedimento per la fabbricazione di un cappuccio per una struttura di incapsulamento di dispositivi elettronici e cappuccio per una struttura di incapsulamento di dispositivi elettronici |
DE112014000637T5 (de) * | 2013-01-31 | 2015-11-05 | E.I. Du Pont De Nemours And Company | Gasdurchgangs-Sperrschichtmaterial und damit konstruierte elektronische Geräte |
CN104517944A (zh) * | 2013-09-30 | 2015-04-15 | 日月光半导体制造股份有限公司 | 封装结构及其制造方法 |
TWI533715B (zh) * | 2014-08-19 | 2016-05-11 | Packaging Method of Stacked Micro - Electromechanical Microphone |
-
2015
- 2015-01-30 KR KR1020150014883A patent/KR101672620B1/ko active IP Right Grant
-
2016
- 2016-01-28 US US15/009,012 patent/US20160221820A1/en not_active Abandoned
- 2016-01-30 TW TW105102983A patent/TWI635040B/zh active
-
2019
- 2019-01-23 US US16/255,292 patent/US10822226B2/en active Active
-
2020
- 2020-11-02 US US17/086,633 patent/US11572269B2/en active Active
-
2023
- 2023-02-06 US US18/106,203 patent/US20230257257A1/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201303503A (zh) * | 2011-07-12 | 2013-01-16 | Fujifilm Corp | 用於壓印的固化性組成物、圖案化方法及圖案 |
Also Published As
Publication number | Publication date |
---|---|
US11572269B2 (en) | 2023-02-07 |
US20190152770A1 (en) | 2019-05-23 |
KR20160094482A (ko) | 2016-08-10 |
US20160221820A1 (en) | 2016-08-04 |
US20210047172A1 (en) | 2021-02-18 |
KR101672620B1 (ko) | 2016-11-04 |
TW201637991A (zh) | 2016-11-01 |
US20230257257A1 (en) | 2023-08-17 |
US10822226B2 (en) | 2020-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI545966B (zh) | 具有立體基板的微機電麥克風封裝結構 | |
US9002038B2 (en) | MEMS microphone package with molded interconnect device | |
US9002040B2 (en) | Packages and methods for packaging MEMS microphone devices | |
US8115283B1 (en) | Reversible top/bottom MEMS package | |
US9346668B1 (en) | Molded cavity substrate MEMS package fabrication method and structure | |
US20180146302A1 (en) | Mems microphone package structure and method for manufacturing the mems microphone package structures | |
JP2007318076A (ja) | Sipモジュール | |
US8842859B2 (en) | Packaged microphone with reduced parasitics | |
CN105357616B (zh) | 具有立体基板的微机电麦克风封装结构 | |
US9013011B1 (en) | Stacked and staggered die MEMS package and method | |
US10171918B2 (en) | MEMS microphone modules and wafer-level techniques for fabricating the same | |
TWI475619B (zh) | 具有通孔之層疊封裝系統及其製造方法 | |
TW201301463A (zh) | 具有垂直互連的積體電路封裝系統及其製造方法 | |
US20230257257A1 (en) | Semiconductor package using a polymer substrate | |
TW201110268A (en) | Integrated circuit packaging system with interposer and method of manufacture thereof | |
JP2018110393A (ja) | 一体型アンテナを有するパッケージ化されたデバイス | |
KR101953089B1 (ko) | Mems 트랜스듀서 패키지들의 제조시 사용된 리드 프레임 기반 칩 캐리어 | |
KR101300572B1 (ko) | 마이크로-전자 기계적 시스템을 갖는 반도체 패키지 | |
KR101366418B1 (ko) | 반도체 디바이스 | |
KR102106170B1 (ko) | 마이크로폰 패키지 및 그 제조방법 | |
KR101176350B1 (ko) | 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지 | |
KR20030056922A (ko) | 적층 칩 패키지의 제조 방법 |