TWI634740B

TWI634740B - 阻抗匹配電路與應用阻抗匹配電路的積體電路

Info

Publication number: TWI634740B
Application number: TW106101623A
Authority: TW
Inventors: 王士偉
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2017-01-18
Filing date: 2017-01-18
Publication date: 2018-09-01
Also published as: US10536129B2; TW201828595A; US20180205359A1

Abstract

一種阻抗匹配電路包含一可變阻抗電路、一參考電壓產生電路以及一控制電路，其中該可變阻抗電路耦接至一阻抗，並包含一可變阻抗；該參考電壓產生電路耦接至該可變阻抗電路，並用以接收該可變阻抗電路的一輸入電壓以產生一參考電壓；而該控制電路耦接至該可變阻抗電路，並用以根據該參考電壓以及該可變阻抗電路的一輸出電壓來產生一控制訊號以控制該可變阻抗，使該可變阻抗與該阻抗匹配。

Description

阻抗匹配電路與應用阻抗匹配電路的積體電路

本發明係有關於一阻抗匹配電路與應用該阻抗匹配電路的一積體電路。

近年來，由於電腦以及通信產業的快速發展，現在電子產品內的積體電路設計都為高頻、高速設計，操作頻率動輒高達數十MHz至數GHz以上，因此若該積體電路與其所連接之外部電路(如一傳輸線)的阻抗不匹配時，將造成嚴重的功率損耗。在通訊傳輸通道上，當高速傳輸資料時，為了使傳送和接收兩端能有較低的誤碼率，需要適當的阻抗匹配，當信號碰到阻抗不匹配情形通常是因為有不合適的終端電阻，造成在傳輸線上有反射或回聲現象，反射會使資料失真與降低系統的位元傳輸率。傳統上，積體電路內的傳輸線驅動器為一電壓驅動器，其提供所需要的輸出電流去驅動負載(即傳輸線)阻抗，一般為了與傳輸線阻抗匹配，其阻抗值約為50歐姆至150歐姆之間，該阻抗值會依據纜線長度、溫度與其他外在因素影響而有所變化，因此，較難動態地達成阻抗匹配。

本發明的目的之一在於提出一阻抗匹配電路以及應用該阻抗匹配電路的一積體電路以解決上述問題。

根據本發明的一實施例，揭露一種阻抗匹配電路，包含一可變阻抗電路、一參考電壓產生電路以及一控制電路，其中該可變阻抗電路耦接至一阻抗，並包含一可變阻抗；該參考電壓產生電路耦接至該可變阻抗電路，並用以接收該可變阻抗電路的一輸入電壓以產生一參考電壓；而該控制電路耦接至該可變阻抗電路，並用以根據該參考電壓以及該可變阻抗電路的一輸出電壓來產生一控制訊號以控制該可變阻抗，使該可變阻抗與該阻抗匹配。

根據本發明的一實施例，揭露一種積體電路，包含一阻抗匹配電路，其中該阻抗匹配電路包含: 一可變阻抗電路、一參考電壓產生電路以及一控制電路，其中該可變阻抗電路耦接至一阻抗，並包含一可變阻抗；該參考電壓產生電路耦接至該可變阻抗電路，並用以接收該可變阻抗電路的一輸入電壓以產生一參考電壓；而該控制電路耦接至該可變阻抗電路，並用以根據該參考電壓以及該可變阻抗電路的一輸出電壓來產生一控制訊號以控制該可變阻抗，使該可變阻抗與該阻抗匹配；其中該阻抗設置於該積體電路之外，且該阻抗包含一傳輸線阻抗。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。

第1圖係根據本發明一實施例之阻抗匹配電路100的示意圖，如第1圖所示，阻抗匹配電路100包含一傳送電路110、一可變阻抗電路120、一參考電壓產生電路130、一控制電路140，並且阻抗匹配電路100透過一輸出接點OUT耦接至一阻抗10，在一實施例中，阻抗匹配電路100可以設置於一積體電路(Integrated Circuit, IC)中，而輸出接點OUT可以是一輸出墊(pad)，另外，阻抗10係設置於該積體電路外並且從輸出接點OUT所視之等效阻抗，阻抗10可包含一變壓器、一傳輸線以及另一積體電路的阻抗，然而，此僅為一範例說明，並非本發明的一限制，在其他實施例中，阻抗匹配電路100與阻抗10可以為設置於同一積體電路中的電路區塊。在一實施例中，傳送電路110可為先前技術中所提及的傳輸線驅動器，用以提供電流驅動阻抗10，然而在其他實施例中，傳送電路110可以為其他提供電流、電壓的電路元件，此並非本發明的一限制。需注意的是，於第1圖中雖然僅描繪一組可變阻抗電路、參考電壓產生電路以及控制電路，然而，本領域具通常知識者應能輕易理解同樣可以有另一組阻抗匹配電路設置於傳送電路110的另一輸出端。在此實施例中，傳送電路110透過一輸入端點IN提供一輸入電壓VIN至可變阻抗電路120及參考電壓產生電路130使參考電壓產生電路130根據輸入電壓VIN產生一參考電壓VREF，而控制電路140接收輸出端點OUT上的一輸出電壓VOUT以及參考電壓VREF以產生一控制信號CTRL至可變阻抗電路120以改變可變阻抗電路120的一阻抗值，使得該阻抗值與阻抗10匹配。

第2圖係根據第1圖所示之阻抗匹配電路100中參考電壓產生電路130與控制電路140的示意圖，如第2圖所示，參考電壓產生電路130可包含具有兩電阻R的一電阻分壓電路以根據輸入電壓VIN來執行一電阻分壓操作產生參考電壓VREF，控制電路140包含一比較器141以及一校正電路142，其中校正電路142可以為一數位電路，其接收一時脈訊號CLK以持續產生控制訊號CTRL至可變阻抗電路120，使可變阻抗電路120的阻抗值由大至小或由小至大改變，其中控制訊號CTRL可以為一數位訊號，該數位訊號的值隨著時脈訊號CLK中的每一時脈遞增或遞減，使可變阻抗電路120的阻抗值據此增加或減少，然而，此僅為一範例說明，並非本發明的一實施例，本發明並不限制校正電路142以及控制訊號CTRL的實施方式，換句話說，只要能使可變阻抗電路120的阻抗值隨控制訊號CTRL上升或下降，皆應隸屬於本發明的範疇；比較器141係用以比較輸出電壓VOUT以及參考電壓VREF以產生一觸發信號TRIG至校正電路142。詳細來說，由於參考電壓VREF係由電阻分壓操作所產生，其應為輸入電壓VIN的一半(即VREF=VIN/2)，而當可變阻抗電路120的阻抗值根據控制訊號CTRL遞增或遞減時，輸出電壓VOUT亦會隨之改變，而當輸出電壓VOUT與參考電壓VREF相同時，代表此時可變阻抗電路120的阻抗值與阻抗10為阻抗匹配，且觸發信號TRIG會因此轉態(由邏輯值1轉變為邏輯值0或由邏輯值0轉變為邏輯值1)，最後校正電路142根據觸發信號TRIG的轉態紀錄當時的阻抗值，並控制可變阻抗電路120的阻抗值為阻抗匹配發生時的阻抗值。

第3圖係根據第1圖所示之阻抗匹配電路100的可變阻抗電路120的示意圖，如第3圖所示，可變阻抗電路120包含一電阻陣列，其中該電阻陣列包含多個電阻R ₀-R _n以及相對的開關SW ₁-SW _n，當控制訊號CTRL的值隨時脈訊號CLK的時脈由小至大遞增時，開關SW ₁-SW _n也依序關閉，使得電阻R ₀並聯更多電阻，換句話說，當控制訊號CTRL的值由小至大遞增時，可變阻抗電路120的阻抗值會由大而小變化，需注意的是，此僅為一範例說明，並非本發明的一限制，在其他實施例中，當控制訊號CTRL的值由小至大遞增時，可變阻抗電路120的阻抗值亦可由小至大變化；另外，本發明並不限定電阻陣列的實施方式，本領域具通常知識者應能輕易理解電阻陣列的其他實施方式，只要能使可變阻抗電路120的阻抗值隨控制訊號CTRL上升或下降，皆應隸屬於本發明的範疇。

第4圖係根據本發明一實施例之觸發信號TRIG與可變阻抗電路之阻抗值的變化示意圖，參考第4圖，當控制訊號CTRL的值隨著時脈訊號CLK的時脈而上升時，可變阻抗電路120的阻抗值因為電阻R ₀依序並聯其他電阻而由大至小變化，造成輸出電壓VOUT由小至大遞增，當可變阻抗電路120的阻抗值為R _x時與阻抗10阻抗匹配，觸發信號CTRL會由邏輯值0轉變為邏輯值1，此時控制電路140記錄阻抗值R _x；同樣地，控制訊號CTRL的值隨著時脈訊號CLK的時脈而下降時，可變阻抗電路120的阻抗值因為開關依序打開而由小至大變化，造成輸出電壓VOUT由大至小遞增，當可變阻抗電路120的阻抗值為R _y時與阻抗10阻抗匹配，觸發信號CTRL會由邏輯值1轉變為邏輯值0，此時控制電路140記錄阻抗值R _y，若阻抗值R _x不等於阻抗值R _y，控制電路140會判斷選擇哪一阻抗值與阻抗10的阻抗較匹配，以選擇阻抗值R _x、R _y的其中之一來作為可變阻抗電路120的設定值。需注意的是，雖然於本實施例中，控制訊號CTRL由小至大再由大至小變化，但此僅為範例說明，於其他實施例中，控制訊號CTRL亦可僅做一次變化，亦即，僅由小至大或由大至小的變化並僅記錄一次阻抗值。

簡單歸納本發明，本發明提出一阻抗匹配電路，透過擷取阻抗電路前後之電壓來產生控制訊號，並透過回授傳送至可變阻抗電路以改變其阻抗值，根據本發明所提出之架構，可動態地與積體電路外的傳輸線達到阻抗匹配，以避免阻抗不匹配時不必要的功率消耗。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

<TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 100 </td><td> 阻抗匹配電路 </td></tr><tr><td> 110 </td><td> 傳送電路 </td></tr><tr><td> 120 </td><td> 可變阻抗電路 </td></tr><tr><td> 130 </td><td> 參考電壓產生電路 </td></tr><tr><td> 140 </td><td> 控制電路 </td></tr><tr><td> 10 </td><td> 阻抗 </td></tr><tr><td> IN </td><td> 輸入端點 </td></tr><tr><td> OUT </td><td> 輸出端點 </td></tr><tr><td> VIN </td><td> 輸入電壓 </td></tr><tr><td> VOUT </td><td> 輸出電壓 </td></tr><tr><td> VREF </td><td> 參考電壓 </td></tr><tr><td> CTRL </td><td> 控制信號 </td></tr><tr><td> R、R<sub>0</sub>-R<sub>n</sub></td><td> 電阻 </td></tr><tr><td> TRIG </td><td> 觸發訊號 </td></tr><tr><td> CLK </td><td> 時脈訊號 </td></tr><tr><td> 141 </td><td> 比較器 </td></tr><tr><td> 142 </td><td> 校正電路 </td></tr><tr><td> SW<sub>1</sub>-SW<sub>n</sub></td><td> 開關 </td></tr><tr><td> </td><td> </td></tr></TBODY></TABLE>

第1圖係根據本發明一實施例之阻抗匹配電路的示意圖。第2圖係根據第1圖所示之阻抗匹配電路中參考電壓產生電路與控制電路的示意圖。第3圖係根據第1圖所示之阻抗匹配電路中可變阻抗電路的示意圖。第4圖係根據本發明一實施例之觸發信號與可變阻抗電路之阻抗值的變化示意圖。

Claims

一種阻抗匹配電路，包含：一可變阻抗電路，用以耦接至一阻抗，其中該可變阻抗電路包含一可變阻抗；一參考電壓產生電路，耦接至該可變阻抗電路，其中該參考電壓產生電路係用以接收該可變阻抗電路的一輸入電壓以產生一參考電壓；以及一控制電路，耦接至該可變阻抗電路，其中該控制電路係用以根據該參考電壓以及該可變阻抗電路的一輸出電壓來產生一控制訊號以控制該可變阻抗，使該可變阻抗與該阻抗匹配；其中該可變阻抗電路的該輸入電壓係來自一傳送器，該可變阻抗電路的該輸出電壓透過該積體電路的一接點/接腳傳送至該阻抗，且該阻抗包含一傳輸線阻抗。
如申請專利範圍第1項的阻抗匹配電路，其中該參考電壓為該輸入電壓的一半，且當該參考電壓等同於該輸出電壓時，該可變阻抗與該阻抗為匹配。
如申請專利範圍第2項的阻抗匹配電路，其中該控制電路包含：一比較器，用以比較該輸出電壓以及該參考電壓以產生一觸發訊號；以及一校正電路，根據該觸發訊號，該校正電路透過該控制訊號選擇性地控制該可變阻抗由大至小或由小至大改變。
申請專利範圍第3項的阻抗匹配電路，其中該校正電路透過該控制訊號控制該可變阻抗，使該可變阻抗具有當該觸發訊號從一第一邏輯值轉變為一第二邏輯值時的一匹配阻抗值。
如申請專利範圍第2項的阻抗匹配電路，其中該參考電壓產生電路包含：一電阻分壓電路，用以對該輸入電壓執行一電阻分壓操作以產生該參考電壓。
如申請專利範圍第2項的阻抗匹配電路，其中該可變阻抗包含一電阻陣列，該電阻陣列包含多個並聯排列的電阻以及多個相對應的開關，且該控制電路透過該控制信號改變該多個相對應的開關的狀態以改變該可變阻抗的一電阻值。
如申請專利範圍第1項的阻抗匹配電路，其中該阻抗係設置於包含該阻抗匹配電路的一積體電路(Integrated Circuit,IC)之外。
一種積體電路，包含：一阻抗匹配電路，其中該阻抗匹配電路包含：一可變阻抗電路，用以耦接至一阻抗，其中該可變阻抗電路包含一可變阻抗；一參考電壓產生電路，耦接至該可變阻抗電路，其中該參考電壓產生電路係用以接收該可變阻抗電路的一輸入電壓以產生一參考電壓；以及一控制電路，耦接至該可變阻抗電路，其中該控制電路係用以根據該參考電壓以及該可變阻抗電路的一輸出電壓來產生一控制訊號以控制該可變阻抗，使該可變阻抗與該阻抗匹配；其中該阻抗設置於該積體電路之外，該可變阻抗電路的該輸入電壓係來自一傳送器，該可變阻抗電路的該輸出電壓透過該積體電路的一接點/接腳傳送至該阻抗，且該阻抗包含一傳輸線阻抗。
如申請專利範圍第8項的積體電路，其中該參考電壓為該輸入電壓的一半，且當該參考電壓等同於該輸出電壓時，該可變阻抗與該阻抗為匹配。