TWI633533B - 液晶顯示裝置 - Google Patents

Abstract

本發明提出一種液晶顯示裝置，液晶顯示裝置有複數條資料線、複數條閘極線、源極驅動電路、第一閘極驅動電路、第二閘極驅動電路、複數個解多工模組以及複數個畫素。每個畫素具有第一子畫素及第二子畫素；第一子畫素電性耦接第2N+1條的閘極線，第二子畫素電性耦接第2N條的閘極線，第一子畫素及第二子畫素的其中之一電性耦接第2M條的資料線，以及第一子畫素及第二子畫素的其中之另一電性耦接第2M+1條的資料線，第一子畫素和每一第二子畫素的極性彼此相反， M和N為正整數。

Description

液晶顯示裝置

本發明係關於一種顯示技術，尤其是有關於一種液晶顯示裝置。

現今的高解析度液晶顯示器通常會增加解多工器在源極驅動電路以及資料線之間以解決源極驅動電路輸出埠(pin)數目不足的問題，同時也提高顯示器解析度，然而顯示器在兩個資料極性不同的資料訊號轉換期間，資料線會從正電壓瞬間轉換成負電壓，在大尺寸顯示器上容易產生資料線在充電時有阻容負載(RC Loading)過大造成阻容延遲(RC Delay)的問題，特別是在兩個畫面期間因此在顯示器會有顯示不均(Mura)的現象，此現象在大尺寸顯示器上猶為明顯。

本發明之一目的在提供一種液晶顯示裝置，其主要是提供一種畫素配置搭配驅動方法，藉由一個畫素區域包含第一子畫素與第二子畫素，在第一畫面期間，提供至第一子畫素的資料訊號為第一極性；在第二畫面期間，提供至第二子畫素的資料訊號為第二極性，使得資料線在兩個畫面期間轉換時，不需要進行資料訊號反轉，以解決液晶顯示裝置的資料線阻容負載過大造成阻容延遲的問題，特別是低溫多晶矽製程的液晶顯示裝置因負載大造成的阻容延遲。

本發明提出一種液晶顯示裝置，液晶顯示裝置包括有複數條資料線、複數條閘極線、源極驅動電路、第一閘極驅動電路、第二閘極驅動電路、複數個解多工模組以及畫素陣列。複數條資料線，包含複數條第2M條資料線及複數條第2M+1條資料線。複數條閘極線，包含複數條第2N條閘極線及複數條第2N+1條閘極線。源極驅動電路，電性耦接資料線，源極驅動電路包含複數個輸出埠以輸出資料訊號，並且相鄰兩條資料線傳輸的資料訊號彼此電壓極性不同。第一閘極驅動電路，電性耦接第2N+1條閘極線，用以輸出第一閘極驅動訊號。第二閘極驅動電路，電性耦接第2N條閘極線，用以輸出第二閘極驅動訊號。複數個解多工模組，電性耦接於源極驅動電路與資料線之間。畫素陣列，具有以陣列方式排列的複數個畫素，每一畫素具有第一子畫素及第二子畫素；其中，第一子畫素電性耦接第2N+1條的閘極線，第二子畫素電性耦接第2N條的閘極線，第一子畫素及第二子畫素的其中之一電性耦接第2M條的資料線，以及第一子畫素及第二子畫素的其中之另一電性耦接第2M+1條的資料線，其中每一第一子畫素和每一第二子畫素的極性彼此相反，且M和N為正整數。

在本發明之液晶顯示裝置中，其主要是提供一種畫素配置搭配驅動方法，藉由一個畫素區域包含第一子畫素與第二子畫素，在第一個畫面期間，提供至第一子畫素的資料訊號為第一極性；在第二畫面期間，提供至第二子畫素的資料訊號為第二極性，使得資料線在兩個畫面期間轉換時，不需要進行資料訊號反轉，以解決液晶顯示裝置的資料線阻容負載過大造成阻容延遲的問題，特別是低溫多晶矽製程的液晶顯示裝置因負載大造成的阻容延遲。

為了讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

圖1繪有依照本發明一實施例之液晶顯示裝置的電路示意圖。如圖1所示，本發明提出一種液晶顯示裝置100，此液晶顯示裝置100例如是低溫多晶矽顯示面板(Low Temperature Poly-silicon，LTPS)，但本發明不以此為限，液晶顯示裝置100包括有資料線D ₁-D ₄、閘極線G ₀-G ₅、源極驅動電路11、閘極驅動電路12、閘極驅動電路13、解多工模組14以及畫素陣列15。如圖1所示閘極驅動電路12及閘極驅動電路13分布於畫素陣列15的相對兩側，本發明並不以此為限。

源極驅動電路11可透過解多工模組14電性耦接資料線D ₁-D ₄，源極驅動電路11包含複數個輸出埠用以輸出資料訊號至解多工模組14，並且相鄰兩條資料線D ₁與D ₂傳輸的資料訊號彼此電壓極性不同，意即當第2M+1條資料線(奇數條資料線)傳輸的資料訊號為正電壓，第2M條資料線(偶數條資料線)傳輸的資料訊號則是負電壓，反之亦然。閘極驅動電路12電性耦接第2N+1條閘極線(奇數條閘極線)，用以輸出閘極驅動訊號G ₁、G ₃及G ₅。閘極驅動電路13電性耦接第2N條閘極線(偶數條閘極線)，用以輸出閘極驅動訊號G ₀、G ₂及G ₄。解多工模組14電性耦接於源極驅動電路11與資料線D ₁-D ₄之間。畫素陣列15以陣列方式排列，每一畫素P1具有子畫素151及152。子畫素151電性耦接第2N+1條的閘極線，子畫素152電性耦接第2N條的閘極線，子畫素151及152的其中之一電性耦接第2M條的資料線，以及子畫素151及152的其中之另一電性耦接第2M+1條的資料線，其中提供至子畫素151及152的資料訊號極性彼此相反，且M和N為正整數。當子畫素151依據第2M條的資料線提供的資料訊號被驅動，則子畫素152依據第2M+1條的資料線上傳輸的資料訊號而被驅動以顯示畫面。當子畫素151依據第2M+1條的資料線上傳輸的資料訊號而被驅動，則子畫素152也是依據第2M條的資料線上傳輸的資料訊號而被驅動以顯示畫面。

接著說明解多工模組14，請繼續參考圖1，解多工模組14包括解多工器141及142，解多工器141電性耦接源極驅動電路11的輸出埠的其中之一以及資料線D ₁及D ₃，用以將從源極驅動電路11饋入之資料訊號分配至資料線D ₁及D ₃；以及解多工器142電性耦接源極驅動電路11的輸出埠的其中之另一以及資料線D ₂及D ₄，用以將從源極驅動電路11饋入之資料訊號分配至資料線D ₂及D ₄。在本發明的實施例中，是採用一對二的解多工器，一個源極驅動電路11的輸出埠對應兩條資料線，本發明的解多工器是指輸出固定極性的電壓並且與間隔一條的資料線耦接，舉例而言，解多工器141是與資料線D ₁及D ₃耦接並且輸出負極性電壓，解多工器142是與資料線D ₂及D ₄耦接並且輸出正極性電壓，因此此架構可以到畫素間正負極性的切換。

請參考圖2，圖2為依照本發明一實施例之液晶顯示裝置的子畫素配置示意圖。圖2並未繪出源極驅動電路11、第一閘極驅動電路12、第二閘極驅動電路13、解多工模組14等元件，僅繪出資料線D ₁、D ₂及D ₃、閘極線G ₀、G ₁、G ₂及G ₃、畫素P1、P1’與子畫素151及152，但並不影響本實施例的操作。在圖2的範例中，僅以畫素P1及 P1’內的子畫素151及152舉例說明，本領域具有通常知識者，應可以從以下敘述推之其他子畫素與閘極線和資料線的耦接關係，本說明書不再贅述。接著說明每一畫素P1包含的子畫素151及152，子畫素151包括電晶體T1及液晶電容C1。電晶體T1的源極端電性耦接資料線D ₁，電晶體T1的閘極端電性耦接閘極線G ₁，液晶電容C1電性耦接該電晶體T1的汲極端。子畫素152包括電晶體T2及液晶電容C2。電晶體T2的源極端電性耦接資料線D ₂，電晶體T2的閘極端電性耦接閘極線G ₂，液晶電容C2電性耦接電晶體T2的汲極端。其中資料線D ₁與資料線D ₂提供的資料訊號極性不同。然而畫素矩陣15內的其他畫素P1之子畫素配置亦可有所變化，例如是下一列畫素P1’的子畫素151可耦接資料線D2而子畫素152可耦接資料線D1，以此種方式配置畫素P1’所提供的資料訊號極性仍為不同。因此本發明不以圖2所繪示的子畫素配置為限，只要是在畫素P1內提供給子畫素151跟子畫素152的資料訊號極性不同即可完成本發明。

請繼續參考圖2，接著說明畫素P1及子畫素151及152的耦接關係及操作，子畫素151是連接到資料線D ₁以及閘極線G ₁，子畫素152是連接到資料線D ₂以及閘極線G ₂，接著一個畫面期間導通一組閘極線(奇數組閘極線一組，偶數組閘極線一組)，因此如果閘極線G ₁、G ₃導通，資料線D ₁將負極性資料訊號輸入至子畫素151，畫素P1此時為負極性。然而當下一個畫面期間時，導通另一組閘極線，因此閘極線G ₀、G ₂導通，資料線D ₂將正極性資料訊號輸入至子畫素152，畫素P1此時即為正極性。因此由此實施例可以看出畫素P1的極性可以隨著幀的轉換，而有正負極性的切換，但資料線D ₁、D ₂及D ₃只需要輸出固定極性的資料訊號(意即充正電荷或負電荷)即可，不需要做正負極性的切換。

請繼續參考圖2，本發明的閘極線配置是由奇數組閘極線與偶數組閘極線彼此平行交錯設置，第2N+1條的閘極線與第2N條的閘極線兩者之間具有距離d1，第2N+1條的閘極線與第2N+2條的閘極線兩者之間具有距離d2，而距離d1小於距離d2。由圖2所示的範例中可以看出，閘極線G ₀與閘極線G ₁之間的距離d1小於閘極線G ₁與閘極線G ₂之間的距離d2，然此並非用以限制本發明。本發明的閘極線配置特徵在於，多加了一組閘極線但在不影響畫素開口率的情況下，奇數組閘極線的其中之一會與偶數組閘極線的其中之一間隔一距離，並且與偶數組閘極線的其中之另一間隔另一距離，偶數組閘極線的配置情況與奇數組相同，在此不再贅述。

接著請一併參考圖2及圖3，圖3為依照本發明一實施例之液晶顯示裝置的時序圖。由圖2及圖3的範例中可知，在第一個畫面期間時是由閘極線G ₁(奇數組閘極線)上所傳送的閘極驅動訊號來導通每一個畫素P1的子畫素151，接著在最後一條閘極線G _2N+1驅動完畢後，繼續第二畫面期間，在第二個畫面期間由閘極線G ₂(偶數組閘極線)上所傳送的閘極驅動訊號來導通每一個畫素P1的子畫素152。請再參考圖2及圖3，在第一個畫面期間時資料線D ₁提供負極性資料訊號至子畫素151，資料線D ₂提供正極性資料訊號至畫素P1’的子畫素151，畫素P1此時為負極性，而畫素 P1’此時為正極性，而在第二個畫面期間時資料線D ₂提供正極性資料訊號至子畫素152，畫素P1此時為正極性，由此可看出資料線D ₂係分時提供正極性資料訊號至畫素P1的子畫素151及畫素P1’的子畫素152，搭配在不同畫面期間時奇數組閘極線及偶數組閘極線會輪流導通子畫素151、152，使得資料線可以只輸出固定極性的資料訊號，但可讓畫素P1的子畫素151與子畫素152不同極性的切換。

綜上所述，由於本發明之液晶顯示裝置中，利用兩組閘極線以及兩個子畫素共用一個畫素區域，在一個畫面期間的時間內驅動奇數組閘極線，在下一個畫面期間的時間內驅動偶數組閘極線，使得頻率轉換間可以讓畫素內部極性反轉，但資料線不需要做不同極性的電壓轉換只需要充固定極性的電壓(例如：0V~5V或0V~-5V)，相較於原本的電壓範圍(例如：-5V~5V)，本發明除了可以降低電源的供應外，也解決資料線阻容負載過大造成阻容延遲而產生在顯示裝置會有顯示不均現象的問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技術者，在不脫離本發明之精神和範圍內，當可做些許之更動與潤飾，因此本發明之保護範圍當視後付之申請專利範圍所界定者為準。

100‧‧‧液晶顯示裝置
11‧‧‧源極驅動電路
12、13‧‧‧閘極驅動電路
14‧‧‧解多工模組
141、142‧‧‧解多工器
15‧‧‧畫素陣列
151、152‧‧‧子畫素
T1、T2‧‧‧電晶體
C1、C2‧‧‧液晶電容
P1、P1’‧‧‧畫素
D₁、D₂、D₃、D₄‧‧‧資料線
G₀、G₁、G₂、G₃、G₄、G₅、G_2N、G_2N+1‧‧‧閘極線
d1、d2‧‧‧距離

圖1為依照本發明一實施例之液晶顯示裝置的電路示意圖； 圖2為依照本發明一實施例之液晶顯示裝置的示意圖；以及 圖3為依照本發明一實施例之液晶顯示裝置的時序圖。

Claims (8)

1. 一種液晶顯示裝置，包括： 複數條資料線，包含複數條第2M條資料線及複數條第2M+1條資料線； 複數條閘極線，包含複數條第2N條閘極線及複數條第2N+1條閘極線； 一源極驅動電路，電性耦接該些資料線，該源極驅動電路包含複數個輸出埠以輸出該些資料訊號，並且相鄰兩條該些資料線傳輸的該些資料訊號彼此電壓極性不同； 一第一閘極驅動電路，電性耦接該些第2N+1條閘極線，用以輸出複數個第一閘極驅動訊號； 一第二閘極驅動電路，電性耦接該些第2N條閘極線，用以輸出複數個第二閘極驅動訊號； 複數個解多工模組，電性耦接於該源極驅動電路與該些資料線之間；以及 一畫素陣列，具有以陣列方式排列的複數個畫素，每一該些畫素具有一第一子畫素及一第二子畫素； 其中，該第一子畫素電性耦接第2N+1條的閘極線，該第二子畫素電性耦接第2N條的閘極線，該第一子畫素及該第二子畫素的其中之一電性耦接第2M條的資料線，以及該第一子畫素及該第二子畫素的其中之另一電性耦接第2M+1條的資料線，其中提供至每一該些第一子畫素和每一該些第二子畫素的資料訊號極性彼此相反，且M和N為正整數。
2. 如申請專利範圍第1項所述之液晶顯示裝置，其中該第一子畫素包括： 一第一電晶體，其源極端電性耦接第2M+1條的資料線或第2M條的資料線，其閘極端電性耦接第2N+1條的閘極線；以及 一第一液晶電容，電性耦接該第一電晶體的汲極端。
3. 如申請專利範圍第1項所述之液晶顯示裝置，其中該第二子畫素包括： 一第二電晶體，其源極端電性耦接第2M+1條的資料線或第2M條的資料線，其閘極端電性耦接第2N條的閘極線；以及 一第二液晶電容，電性耦接該第二電晶體的汲極端。
4. 如申請專利範圍第1項所述之液晶顯示裝置，其中複數個解多工模組包括： 一第一解多工器，電性耦接該源極驅動電路該些輸出埠的其中之一以及第2M+1條的資料線，用以將從該源極驅動電路饋入之該些資料訊號分配至第2M+1條的資料線；以及 一第二解多工器，電性耦接該源極驅動電路該些輸出埠的其中之另一以及第2M條的資料線，用以將從該源極驅動電路饋入之該些資料訊號分配至第2M條的資料線。
5. 如申請專利範圍第1項所述之液晶顯示裝置，其中第2N+1條的閘極線與第2N條的閘極線彼此平行交錯設置，並且兩者之間具有一第一距離，第2N+1條的閘極線與第2N+2條的閘極線彼此之間具有一第二距離，而該第一距離小於該第二距離。
6. 如申請專利範圍第1項所述之液晶顯示裝置，其中該些第一閘極驅動訊號的致能時間先於該些第二閘極驅動訊號的致能時間，當該些第一閘極驅動訊號致能時，該第一子畫素根據在第2M+1條的資料線上所傳輸的資料而被驅動，當該些第二閘極驅動訊號致能時，該第二子畫素根據在第2M條的資料線上所傳輸的資料而被驅動。
7. 如申請專利範圍第1項所述之液晶顯示裝置，其中該些第一閘極驅動訊號的致能時間先於該些第二閘極驅動訊號的致能時間，當該些第一閘極驅動訊號致能時，該第一子畫素根據在第2M條的資料線上所傳輸的資料而被驅動，當該些第二閘極驅動訊號致能時，該第二子畫素根據在第2M+1條的資料線上所傳輸的資料而被驅動。
8. 如申請專利範圍第1項所述之液晶顯示裝置，其中在第一閘極驅動訊號致能時該些畫素的極性與在第二閘極驅動訊號致能時該些畫素的極性相反。