TWI631706B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI631706B
TWI631706B TW105100533A TW105100533A TWI631706B TW I631706 B TWI631706 B TW I631706B TW 105100533 A TW105100533 A TW 105100533A TW 105100533 A TW105100533 A TW 105100533A TW I631706 B TWI631706 B TW I631706B
Authority
TW
Taiwan
Prior art keywords
transistor
layer
electrode layer
oxide semiconductor
regions
Prior art date
Application number
TW105100533A
Other languages
English (en)
Other versions
TW201631760A (zh
Inventor
秋元健吾
渡邊了介
津吹將志
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201631760A publication Critical patent/TW201631760A/zh
Application granted granted Critical
Publication of TWI631706B publication Critical patent/TWI631706B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明的目的之一是提供一種實現了小型化且電場被減輕的使用氧化物半導體的半導體裝置。藉由使閘極電極線寬度小型化而縮短源極電極層和汲極電極層之間的間隔。因為可以以閘極電極做為掩模，以自對準的方式來添加稀有氣體，而可以將接觸於通道形成區域的低電阻區域設置在氧化物半導體，所以即使將閘極電極的寬度，即閘極佈線的線寬度加工為小也可以高位置精確度地設置低電阻區域，因此可以實現電晶體的小型化。

Description

半導體裝置及其製造方法
本發明關於一種具有由電晶體構成的電路的半導體裝置及其製造方法。例如，本發明關於一種電子設備，其中作為部件安裝有以液晶顯示面板為代表的電光裝置、具有有機發光元件的發光顯示裝置、功率裝置(power device)、以及記憶體。
另外，本說明書中的半導體裝置指的是能夠藉由利用半導體特性工作的所有裝置，因此電光裝置、半導體電路及電子設備都是半導體裝置。
近年來，使用形成在具有絕緣表面的基板上的半導體薄膜(厚度為幾nm至幾百nm左右)來構成電晶體的技術受到關注。電晶體被廣泛地應用於電子裝置如IC及電光裝置。
另外，藉由使用氧化物半導體製造電晶體，並且將該薄膜電晶體應用於電子裝置、光學裝置的技術受到關注。例如，專利文獻1及專利文獻2揭示了作為氧化物半導體使用氧化鋅、In-Ga-Zn-O基氧化物來製造電晶體，並將該 電晶體用於顯示裝置的像素的切換元件等的技術方案。
〔專利文獻1〕日本專利申請公開第2007-123861號公報
〔專利文獻2〕日本專利申請公開第2007-96055號公報
為了實現電晶體的工作的高速化、具有電晶體的半導體裝置的低耗電量化和低製造成本化，電晶體的小型化是必須要實現的。
由此，所揭示的發明的一個實施例的目的之一是提供一種在維持良好的電特性的同時實現小型化的使用氧化物半導體的半導體裝置。
當使電晶體小型化時，可以降低電晶體本身具有的寄生電容，所以可以實現高速驅動。
當隨著電晶體的小型化，進行電路的整合化或高速化時，施加在電晶體的電場也會增大。在電晶體中，尤其是在汲極端容易集中電場，所以最好採用電場被減輕的電晶體結構。
由此，所揭示的發明的一個實施例的目的之一是提供一種實現了小型化且電場被減輕的使用氧化物半導體的半導體裝置。
在使用電晶體的有源矩陣型顯示裝置中，希望藉由增加每單位面積的像素數來實現高品質的顯示影像，但是這 會使影像顯示區域中的佈線和電極等所占的比率變高，而引起孔徑比的降低。
由此，所揭示的發明的一個實施例的目的之一是藉由使電晶體小型化，可以提高每單位面積的孔徑比，而實現更明亮的影像顯示。
另外，所揭示的發明的一個實施例的目的是當製造功率裝置時，提供一種可以實現電場被減輕的裝置結構的半導體裝置。
電晶體處於截止狀態的電流被稱為漏電流，漏電流關於到半導體裝置中的所有電路，所以成為增加耗電量的原因。因此，藉由使用氧化物半導體層來製造電晶體，來實現半導體裝置的低耗電量化。另外，使用氧化物半導體層的電晶體的漏電流少，所以在顯示裝置中，也可以將與電晶體一起設置在像素中的像素電容部設計為小，而可以實現孔徑比得到提高的顯示明亮的影像的裝置。
為了實現電晶體的小型化，藉由使閘極電極線寬度小型化而縮短源極電極層和汲極電極層之間的間隔(基板的厚度方向的截面上的源極電極層和汲極電極層之間的距離)，來實現電晶體的高速驅動。藉由在氧化物半導體層中以接觸於以閘極絕緣層與閘極電極重疊的通道形成區域的實施例設置低電阻區域(也稱為n-區域)，來實現將對汲極端的電場集中減輕的結構。
氧化物半導體中的低電阻區域藉由對氧化物半導體添加稀有氣體元素(Ar、Xe、Kr、Ne、He)來形成。稀有 氣體元素的添加使用離子植入裝置、離子摻雜裝置、等離子體處理裝置、以及ICP(Inductively Coupled Plasma，即感應耦合等離子體)型蝕刻裝置等來進行。另外，ICP型蝕刻裝置是使用感應耦合等離子體的蝕刻裝置。為了降低線圈的電感(inductance)，可以使用將線圈分割了的多層螺旋(multi-spiral)方式的ICP型蝕刻裝置以及將梳形線圈配置在圓形的平板的輻條(spoke)型ICP型蝕刻裝置。另外，不侷限於ICP型蝕刻裝置，也可以使用RIE蝕刻裝置，例如平行平板型蝕刻裝置、ECR蝕刻裝置、以及磁控管型蝕刻裝置。
本說明書所揭示的本發明的一個實施例是一種半導體裝置，包括：絕緣表面之上的氧化物半導體層；氧化物半導體層之上的閘極絕緣層；以及閘極絕緣層之上的閘極電極，其中氧化物半導體層包括以閘極絕緣層重疊於閘極電極的通道形成區域和與該通道形成區域接觸且包含濃度比通道形成區域高的稀有氣體的低電阻區域。
藉由採用上述結構，從源極電極層流到汲極電極層的電流路徑至少包括源極電極層、接觸於源極電極層的氧化物半導體層的區域、通道形成區域、低電阻區域、接觸於汲極電極層的氧化物半導體層的區域、以及汲極電極層，而實現將對汲極端的電場集中減輕的結構。
上述結構至少解決上述課題中的一個。
例如，當使用將i型化或實際上i型化的氧化物半導體用於通道形成區域的電晶體來製造功率裝置時，在氧化 物半導體中的不與閘極電極及汲極電極的兩者重疊的區域中流過的電流極低。當施加到汲極電極層的電壓變高時，起因於穿隧效應等的閘極洩漏成為問題。因此，藉由將稀有氣體添加到不與閘極電極重疊的區域，可以形成成為漂移層的低電阻區域(n-區域)。藉由設置低電阻區域(n-區域)，可以實現電場被減輕的裝置結構。
注意，電晶體根據電路的工作條件等有時其源極和汲極轉變。例如，在與液晶顯示裝置的像素電極連接的電晶體中，為了防止液晶材料的劣化，以一定的週期進行反轉電壓的極性的反轉驅動，因此源極和汲極轉變。
因此，還可以藉由與形成低電阻區域相同的製程以夾著通道形成區域的方式形成第二低電阻區域，而實現具有接觸於通道形成區域且包含比通道形成區域高的濃度的稀有氣體的第二低電阻區域，且在該第二低電阻區域和低電阻區域之間夾有通道形成區域的結構。在此情況下，從源極電極層流到汲極電極層的電流路徑至少包括源極電極層、接觸於源極電極層的氧化物半導體層的區域、第二低電阻區域、通道形成區域、低電阻區域、接觸於汲極電極層的氧化物半導體層的區域、以及汲極電極層，而可以實現即使根據電路的工作條件等其源極和汲極轉變也將對汲極端的電場集中減輕的結構。
另外，本發明之一還包括用來得到上述結構的製造方法。其結構是一種半導體裝置的製造方法，包括如下步驟：在絕緣表面之上形成氧化物半導體層，形成在氧化物 半導體層之上且與其部分接觸的源極電極層及汲極電極層，形成在氧化物半導體層、源極電極層、以及汲極電極層之上且與其接觸的絕緣層，在絕緣層之上形成重疊於所述氧化物半導體層的閘極電極，使用閘極電極、源極電極層以及汲極電極層做為掩模，透過所述絕緣層以自對準的方式對所述氧化物半導體層的一部分添加稀有氣體。
另外，也可以採用在形成氧化物半導體層之前形成源極電極層及汲極電極層的製造方法，其結構是一種半導體裝置的製造方法，包括如下步驟：在絕緣表面之上形成源極電極層及汲極電極層，形成在源極電極層及汲極電極層之上且與其部分接觸的氧化物半導體層，形成在氧化物半導體層、源極電極層、以及汲極電極層之上且與其接觸的絕緣層，形成在絕緣層之上且與氧化物半導體層重疊的閘極電極，以閘極電極做為掩模，透過絕緣層以自對準的方式對氧化物半導體層的一部分添加稀有氣體。
另外，也可以採用在添加稀有氣體之前使氧化物半導體層露出的製造方法，其結構是一種半導體裝置的製造方法，包括如下步驟：在絕緣表面之上形成氧化物半導體層，形成在氧化物半導體層之上且與其部分接觸的源極電極層及汲極電極層，形成在氧化物半導體層、源極電極層、以及汲極電極層之上且與其接觸的絕緣層，在絕緣層之上形成與氧化物半導體層重疊的閘極電極，對絕緣層選擇性地進行蝕刻而使氧化物半導體層的一部分露出，對露出的氧化物半導體層的一部分添加稀有氣體。
注意，當使氧化物半導體層的一部分露出而對它添加稀有氣體時，藉由使用等離子體處理裝置、ICP型蝕刻裝置等的等離子體處理，對從氧化物半導體層的露出表面到5nm範圍的區域可以添加濃度比通道形成區域高的稀有氣體。
設置在閘極電極和氧化物半導體層之間的絕緣層用作閘極絕緣層，並接觸於氧化物半導體層。再者，氧化物半導體層藉由採用接觸於基底絕緣層的結構，可以被閘極絕緣層和基底絕緣層夾著。另外，基底絕緣層最好使用濺射法來形成。藉由使用濺射法來形成基底絕緣層，由於氧化物半導體層及閘極絕緣層也可以使用濺射法來形成，所以可以使用相同的濺射裝置來製造。
作為用於氧化物半導體層的氧化物半導體，可以使用如下氧化物半導體：四元金屬氧化物的In-Sn-Ga-Zn-O基氧化物半導體；三元金屬氧化物的In-Ga-Zn-O基氧化物半導體、In-Sn-Zn-O基氧化物半導體、In-Al-Zn-O基氧化物半導體、Sn-Ga-Zn-O基氧化物半導體、Al-Ga-Zn-O基氧化物半導體、Sn-Al-Zn-O基氧化物半導體；二元金屬氧化物的In-Zn-O基氧化物半導體、Sn-Zn-O基氧化物半導體、Al-Zn-O基氧化物半導體、Zn-Mg-O基氧化物半導體、Sn-Mg-O基氧化物半導體、In-Mg-O基氧化物半導體、In-O基氧化物半導體、Sn-O基氧化物半導體、Zn-O基氧化物半導體等。另外，上述氧化物半導體可以包含SiO2。在此，例如In-Ga-Zn-O基氧化物半導體是指具有 銦(In)、鎵(Ga)和鋅(Zn)的氧化物，而對其化學計量比沒有限定。此外，也可以包含In、Ga和Zn以外的元素。
當作為氧化物半導體層使用In-Ga-Zn-O基氧化物半導體時，可以在添加稀有氣體之前進行高於或等於400℃的熱處理。藉由使用經過高於或等於400℃且低於基板的應變點的熱處理使含在氧化物半導體的氫濃度充分得到降低而被高純度化的氧化物半導體層，可以降低電晶體的截止電流。
氧化物半導體層是藉由從氧化物半導體去除n型雜質的氫，並以儘量不包含氧化物半導體的主要成分以外的雜質的方式實現高純度化來實現本質(i型)，或實現本質型的。就是說，其特徵是：藉由儘量去除氫或水等的雜質，得到高純度化的本質(i型)氧化物半導體或接近本質的氧化物半導體，而不是藉由添加雜質實現i型化。因此，可以使費米能階(Ef)達到與本質費米能階(Ei)相同的能階。
例如，即使使用通道寬度(W)為1×104μm且通道長度為3μm的電晶體，也可以在室溫下使截止電流為10-13A或以下，並使S值為0.1V/decade(閘極絕緣層的厚度為100nm)。再者，將電晶體的每通道寬度(W)1μm的電流值設定為100aA/μm或以下，最好設定為10zA/μm或以下，更佳地設定為1zA/μm或以下。
像這樣，藉由以儘量不包含氧化物半導體的主要成分 以外的雜質的方式使氧化物半導體實現高純度化，可以實現電晶體的優良工作。另外，具有高純度化的氧化物半導體層的電晶體的由於光退化引起的電晶體特性變動也少。
上述氧化物半導體是為了抑制電特性變動，藉由有意地去除成為變動原因的氫、水分、羥基或氫化物(也稱為氫化合物)等雜質，並且供給在雜質的去除製程中同時減少的構成氧化物半導體的主要成分材料的氧，而得到的高純度化及電性i型(本質)化的氧化物半導體。
對藉由高於或等於400℃且低於基板的應變點的熱處理使含在氧化物半導體的氫濃度充分得到降低而被高純度化的氧化物半導體層，以閘極電極為掩模，以自對準的方式添加稀有氣體，代表性的是氬。氧化物半導體層因為當進行濺射成膜時使用氬氣體，所以在剛成膜之後的膜中包含微量氬。當進行成膜時混入的氬是微量，所以即使在真空下進行450℃的熱處理也幾乎不被釋放，並且藉由TDS也幾乎檢測不到。當在形成閘極電極之後添加氬時，與閘極電極重疊且沒有添加氬的通道形成區域和添加有氬的低電阻區域的氬的濃度不同。
因為可以以閘極電極為掩模，以自對準的方式添加稀有氣體，並且可以將接觸於通道形成區域的低電阻區域設置在氧化物半導體，所以即使將閘極電極的寬度，即閘極佈線的線寬度加工為小也可以以高位置精度設置低電阻區域，而可以實現電晶體的小型化。
藉由本發明，可以實現具有閘極佈線的線寬度小於 1μm，例如線寬度為0.25μm或0.13μm的閘極佈線的電晶體。
101‧‧‧基板
102‧‧‧基底絕緣層
103‧‧‧氧化物半導體層
104a‧‧‧汲極電極層
104b‧‧‧源極電極層
105‧‧‧閘極絕緣層
106‧‧‧閘極電極
107a‧‧‧第一區域
107b‧‧‧第二區域
107c‧‧‧通道形成區域
107d‧‧‧第一低電阻區域
107e‧‧‧第二低電阻區域
110‧‧‧電晶體
116‧‧‧閘極電極
117d‧‧‧低電阻區域
120‧‧‧電晶體
123‧‧‧氧化物半導體層
127a‧‧‧第一低電阻區域
127b‧‧‧第二低電阻區域
128‧‧‧絕緣層
130‧‧‧電晶體
200‧‧‧電晶體
201‧‧‧基板
202‧‧‧基底絕緣層
203‧‧‧氧化物半導體層
204a‧‧‧汲極電極層
204b‧‧‧源極電極層
205‧‧‧閘極絕緣層
206‧‧‧閘極電極
207a‧‧‧第一低電阻區域
207b‧‧‧第二低電阻區域
207c‧‧‧通道形成區域
210‧‧‧電晶體
214a‧‧‧第一導電層
214b‧‧‧第二導電層
217a‧‧‧低電阻區域
217b‧‧‧低電阻區域
217c‧‧‧通道形成區域
220‧‧‧電晶體
300‧‧‧電晶體
310‧‧‧電晶體
320‧‧‧電容器
400‧‧‧記憶體單元
2700‧‧‧電子書閱讀器
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧定位裝置
2807‧‧‧相機透鏡
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池單元
2811‧‧‧外部記憶體插槽
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧觸控筆
3023‧‧‧顯示部
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3051‧‧‧主體
3053‧‧‧取景器
3054‧‧‧操作開關
3055‧‧‧顯示部(B)
3056‧‧‧電池
3057‧‧‧顯示部(A)
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧閘極絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧絕緣層
4041‧‧‧基底絕緣層
4042‧‧‧保護絕緣層
在附圖中：圖1A至圖1C是顯示本發明的一個實施例的截面圖；圖2是顯示本發明的一個實施例的截面圖；圖3A至圖3C是顯示本發明的一個實施例的截面圖；圖4是顯示本發明的一個實施例的截面圖；圖5是顯示本發明的一個實施例的截面圖；圖6A至圖6D是顯示本發明的一個實施例的截面圖；圖7A至圖7C是顯示本發明的一個實施例的俯視圖及截面圖；圖8A-1至圖8B是顯示本發明的一個實施例的電路圖；圖9A和圖9B是顯示本發明的一個實施例的電路圖；圖10A至圖10E是顯示電子設備的一個例子的圖；圖11是顯示等離子體照射時間和電阻的關係的圖表。
下面，參照附圖對本發明的實施例進行詳細說明。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其實施例及詳細內容可以被變換為各種各樣的形式。另外，本發明不應該被解釋為僅侷限在以下所示的實施例所記載的內容中。
(實施例1)
在本實施例中，以下對具有透過絕緣層以自對準的方式添加有稀有氣體的低電阻區域的電晶體的一個製造例子進行說明。
下面，使用圖1A至圖1C對在基板101上製造電晶體110的製程進行說明。圖1C所示的電晶體110是頂閘極結構的電晶體。
首先，在具有絕緣表面的基板101上形成基底絕緣層102。基底絕緣層102具有防止雜質元素從基板101擴散的功能，並且基底絕緣層102可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜和氧氮化矽膜中的一種或多種膜的疊層結構來形成。在本實施例中，作為具有絕緣表面的基板101使用玻璃基板，作為接觸於玻璃基板的基底絕緣層102，藉由以氧化矽為靶材的濺射法，形成厚度為100nm的氧化矽膜。
另外，當形成記憶體等積體電路時，作為具有絕緣表面的基板101，可以使用矽或碳化矽等的單晶半導體基 板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板，最好使用在形成基底絕緣層102之前預先製造有電晶體的SOI基板。
接著，形成氧化物半導體膜，藉由第一光刻製程形成氧化物半導體層103。這個階段的截面圖相當於圖1A。在本實施例中，作為氧化物半導體膜使用厚度為50nm的In-Ga-Zn-O膜。作為利用濺射法來製造氧化物半導體膜所使用的靶材，例如使用其組成比為In2O3：Ga2O3：ZnO=1：1：1〔摩爾數比〕的氧化物靶材，形成In-Ga-Zn-O膜。另外，不侷限於該靶材的材料及組成，例如可以使用In2O3：Ga2O3：ZnO=1：1：2〔摩爾數比〕的氧化物靶材。
接著，對氧化物半導體層進行熱處理。藉由該熱處理，可以進行氧化物半導體層的脫水化或脫氫化。熱處理的溫度設定為高於或等於400℃且低於或等於750℃以下，或者設定為400℃以上且低於基板的應變點。在本實施例中，使用RTA(Rapid Thermal Anneal：快速熱退火)裝置，在氮氛圍下以650℃進行六分鐘的熱處理。然後，在不與大氣接觸的情況下，將基板放入到熱處理裝置之一的電爐，並在超乾燥空氣氛圍下以450℃對氧化物半導體層進行1小時的熱處理。然後得到防止水、氫再次混入到氧化物半導體層的氧化物半導體層。
接著，在使用濺射法來形成導電膜之後，藉由第二光刻製程來形成源極電極層104b及汲極電極層104a。作為導電膜，例如可以使用以選自Al、Cr、Cu、Ta、Ti、Mo 和W中的元素為成分的金屬膜；以所述元素的氮化物為成分的合金膜；或將所述元素組合的合金膜等。在本實施例中，作為導電膜使用厚度為150nm的Ti膜。
接著，形成覆蓋源極電極層104b或汲極電極層104a並接觸於氧化物半導體層的一部分的閘極絕緣層105。閘極絕緣層105可以使用選自氮化矽膜、氧化鉿膜、氧化矽膜、氮氧化矽膜、或氧氮化矽膜中的一種或多種膜的疊層結構形成。在本實施例中，作為閘極絕緣層105使用藉由濺射法來形成的厚度為100nm的氧化矽膜。
接著，在閘極絕緣層105上形成導電膜。作為導電膜，例如可以使用以選自Al、Cr、Cu、Ta、Ti、Mo和W中的元素為成分的金屬膜；以所述元素的氮化物為成分的合金膜；或將所述元素組合的合金膜等。在形成導電膜之後，藉由第三光刻製程來形成閘極電極106。在本實施例中，作為導電膜使用厚度為150nm的W膜。這個階段的截面圖相當於圖1B。
作為第三光刻製程中的形成抗蝕劑掩模時的曝光，利用紫外線、KrF雷射、ArF雷射。根據閘極電極106的寬度，決定後面形成的電晶體的通道長度。注意，當以使通道長度小於25nm的方式進行曝光時，使用其波長極短即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)來進行在第三光刻製程中的形成抗蝕劑掩模時的曝光。利用超紫外線的曝光的解析度高，並且聚焦深度也大。因此，也可以將後面形成的電晶體的通道長度設定為大於或等於 10nm且小於或等於1000nm，所以可以使電路的工作速度高速化。並且，因為截止電流值極為小，所以也可以實現低耗電量化。
接著，如圖1C所示那樣，以閘極電極106、源極電極層104b及汲極電極層104a為掩模進行稀有氣體的添加，而以自對準的方式形成第一低電阻區域107d以及第二低電阻區域107e。在本實施例中，使用離子摻雜裝置在加速電壓為10keV，劑量為2×1015/cm2的條件下添加氬。另外，為了降低因氬的添加製程導致的對閘極電極106的損傷，可以在將形成閘極電極時的抗蝕劑掩模殘留在閘極電極上的情況下進行氬的添加。在此情況下，在進行氬的添加之後去除閘極電極上的抗蝕劑掩模。
藉由上述製程，可以製造具有以閘極絕緣層105與閘極電極106重疊的通道形成區域107c，並且通道長度為10nm至1000nm的電晶體110。另外，以接觸於通道長度為10nm至1000nm的通道形成區域107c的方式設置第一低電阻區域107d以及第二低電阻區域107e，而形成將對汲極端的電場集中減輕的電晶體110。
另外，與電晶體110的汲極電極層104a接觸並重疊的氧化物半導體層的第一區域107a具有與通道形成區域107c相同程度的氬濃度。此外，與源極電極層104b接觸並重疊的氧化物半導體層的第二區域107b也具有與通道形成區域107c相同程度的氬濃度。
另外，在圖1C中顯示在氧化物半導體層中設置兩個 低電阻區域，即第一低電阻區域107d以及第二低電阻區域107e的例子，但是不侷限於此。圖2顯示與圖1C的閘極電極的形成位置不同，並具有一個低電阻區域117d的電晶體120的截面結構的例子。
另外，除了與閘極電極的形成位置不同以外，可以以與圖1C所示的電晶體110相同的製造方法來製造電晶體120，所以在此省略製造方法的說明，至於圖2中的與圖1A至圖1C相同的部分，使用相同的附圖標記進行說明。
圖2所示的電晶體120是其閘極電極116以閘極絕緣層105形成在重疊於源極電極層104b的一部分的位置的例子。因此，藉由改變第三光刻中的曝光掩模，也可以在不增加製程的情況下，在同一基板上製造電晶體110和電晶體120。
藉由氬的添加，低電阻區域117d與通道形成區域117c相鄰地設置，並且低電阻區域117d包含比通道形成區域117c高的濃度的氬。電晶體120具有藉由以接觸於通道形成區域117c的方式設置有低電阻區域117d，而將對汲極端的電場集中減輕的結構。另外，通道形成區域117c是以閘極絕緣層105與閘極電極116重疊的氧化物半導體層的一部分，其具有與汲極電極層104a接觸並重疊的氧化物半導體層的第一區域117a相同程度的氬濃度。
對於根據電路的工作條件等源極和汲極轉變的電晶體，使用電晶體110的結構，對於源極和汲極不根據電路的工作條件等而轉變的電晶體，使用電晶體120的結構， 根據實施者所需求的電路適當地製造符合該電路的電晶體，即可。
例如，當製造源極和汲極不根據電路的工作條件等而轉變的功率裝置(power device)時，使用電晶體120的結構。
電晶體120中的低電阻區域117d可以稱為漂移層，最好藉由添加稀有氣體，代表性的是氬，來實現所希望的施體密度。
下面顯示根據汲極耐壓和有源層的最大容許電場強度，使漂移層的施體密度最優化的步驟。
在功率MOS的一般使用方法中，當截止時高電壓施加到汲極-源極之間。就是說，作為需求規範，有必須要保證的汲極-源極之間的電壓Vmin。另外，根據材料決定最大容許電場強度Ebreak。在此，假設將汲極電壓Vds施加到施體密度Nd的漂移層。當所形成的耗盡層寬度為W時，根據泊松公式(Poisson formula)，算式(1)的關係式(注意，假設通道長度方向的漂移層的長度為W以上)成立。
因此，當達到Emax=Ebreak時的Vds可能表示該裝置的汲極-源極之間的耐壓Vbreak。當然，必須要滿足 Vmin<Vbreak。另外，算式(2)顯示Vbreak和Vmin的大小關係。
就是說，漂移層的施體密度必須要滿足下面的算式(3)。
另一者面，漂移層的施體密度也影響到導通電阻。在功率MOS的一般使用方法中，當導通時Vds幾乎等於零，所以此時的漂移層的載子密度n大約相等於Nd。由此，導通時的漂移層的電阻R可以表示為下面的算式(4)(注意，假設漂移層的長度相等於W)。
根據算式(1)至算式(4)，施體密度越高電阻越 低，所以總之，應該在滿足算式(3)的範圍內儘量將漂移層的施體密度設定為高。像這樣，施體密度一旦決定，就可以藉由以下步驟決定漂移層的長度。
首先，在截止狀態中，當將汲極電壓Vds施加到長度為d的漂移層時，對(a)所形成的耗盡層寬度W為W<d的情況和(b)耗盡層延伸到漂移層整體的情況進行檢察。當將汲極電壓Vds和漂移層的長度d設定為相同並進行比較時，可以認為後者(b)的有源層中的最大電場強度Emax比前者(a)的大。
當將汲極電壓Vds調節為不使Emax超過上限時，可以說前者(a)所能夠施加的Vds的最大值變大。由此，決定漂移層的長度d應該滿足的條件式。在前者(a)的範圍內算式(1)成立，所以當使用汲極耐壓Vmin和前階段所決定的施體密度Nd來表示時，可以表示為下面的算式(5)。
另一者面，當考慮導通電阻時，漂移層的長度d最好為短，所以總之，可以說應該將漂移層的長度d在滿足算式(5)的範圍內儘量設定為短(就是說，當d幾乎等於W時算式(4)近似成立)。
漂移層的長度d根據閘極電極116和汲極電極層104a的形成位置來決定。因此，漂移層的施體密度最好根據氧化物半導體的材料和氬的添加量來調節，並根據該施體密度來進行掩模的設計，而決定漂移層的長度d。
(實施例2)
在本實施例中，下面顯示其製程的一部分與實施例1不同的電晶體210的製造例子。以下，使用圖3A至圖3C對在基板201上製造電晶體210的製程進行說明。
首先，與實施例1同樣地，在具有絕緣表面的基板201上形成基底絕緣層202。
接著，在利用濺射法來形成導電膜之後，藉由第一光刻製程來形成源極電極層204b或汲極電極層204a。作為導電膜，例如可以使用以選自Al、Cr、Cu、Ta、Ti、Mo和W中的元素為成分的金屬膜；以所述元素的氮化物為成分的合金膜；或將所述元素組合的合金膜等。在本實施例中，作為導電膜使用厚度為150nm的W膜。
接著，形成接觸於源極電極層204b或汲極電極層204a上的氧化物半導體膜，並藉由第二光刻製程來形成氧化物半導體層203。這個階段的截面圖相當於圖3A。在本實施例中，作為氧化物半導體膜使用厚度為100nm的In-Ga-Zn-O膜。作為利用濺射法製造氧化物半導體膜所使用的靶材，例如使用其組成比為In2O3：Ga2O3：ZnO=1：1：2〔摩爾數比〕的氧化物靶材，形成In-Ga-Zn-O 膜。
接著，對氧化物半導體層進行熱處理。藉由該熱處理，可以進行氧化物半導體層的脫水化或脫氫化。熱處理的溫度設定為高於或等於400℃低於或等於750℃，或者設定為高於或等於400℃以上且低於基板的應變點。注意，該熱處理是用於源極電極層204b或汲極電極層204a的材料能夠耐受的熱處理。在本實施例中，使用RTA裝置，在氮氛圍下以650℃進行六分鐘的熱處理。然後，在不與大氣接觸的情況下，將基板放入到熱處理裝置之一的電爐，並在超乾燥空氣氛圍下以450℃對氧化物半導體層進行1小時的熱處理。然後得到防止水、氫再次混入到氧化物半導體層的氧化物半導體層。在本實施例中，作為源極電極層204b或汲極電極層204a使用W膜，因此能夠耐受上述熱處理。
接著，形成覆蓋氧化物半導體層並與源極電極層204b或汲極電極層204a一部分接觸的閘極絕緣層205。閘極絕緣層205可以使用選自氮化矽膜、氧化矽膜、氧化鉿膜、氮氧化矽膜、或氧氮化矽膜中的一種或多種膜的疊層結構形成。在本實施例中，作為閘極絕緣層205使用利用濺射法來形成的厚度為100nm的氧化矽膜。
接著，在閘極絕緣層205上形成導電膜。作為導電膜，例如可以使用以選自Al、Cr、Cu、Ta、Ti、Mo和W中的元素為成分的金屬膜；以所述元素的氮化物為成分的合金膜；或將所述元素組合的合金膜等。在形成導電膜之 後，藉由第三光刻製程來形成閘極電極206。在本實施例中，作為導電膜使用厚度為200nm的Ti膜。這個階段的截面圖相當於圖3B。
接著，如圖3C所示那樣，以閘極電極206為掩模進行稀有氣體的添加，而以自對準的方式形成第一低電阻區域207a以及第二低電阻區域207b。在本實施例中，使用離子植入裝置進行氬的離子植入。另外，為了降低因氬的離子植入製程導致的對閘極電極206的損傷，可以在將形成閘極電極時的抗蝕劑掩模殘留在閘極電極上的情況下進行氬的離子植入。在此情況下，在進行氬的離子植入之後去除閘極電極上的抗蝕劑掩模。
藉由上述製程，可以製造具有以閘極絕緣層205與閘極電極206重疊的通道形成區域207c，接觸於通道形成區域207c地設置有第一低電阻區域207a以及第二低電阻區域207b，而將對汲極端的電場集中減輕的電晶體210。
另外，不侷限於圖3C所示的電晶體210的結構，例如可以採用圖4所示的電晶體220的截面結構。
圖4所示的電晶體220在汲極電極層204a的下方具有第一導電層214a，在源極電極層204b的下方具有第二導電層214b。並且，第一導電層214a具有從汲極電極層204a的端面在通道長度方向上延伸的區域，第二導電層214b具有從源極電極層204b的端面在通道長度方向上延伸的區域。
圖4所示的電晶體220除了在源極電極層204b的下 方或汲極電極層204a的下方形成有導電層(第一導電層214a或第二導電層214b)以外，藉由與圖3C所示的電晶體210相同的製造方法來製造，所以在此省略製造方法的詳細說明，至於圖4中的與圖3A至圖3C相同的部分，使用相同的附圖標記進行說明。
第一導電層214a以及第二導電層214b最好在形成源極電極層204b以及汲極電極層204a之前形成，第一導電層214a以及第二導電層214b可以藉由對同一導電膜進行構圖來形成。第一導電層214a以及第二導電層214b的厚度設定為大於或等於3nm小於或等於且30nm，最好設定為大於或等於5nm且15nm以下。但是，作為第一導電層214a以及第二導電層214b，使用確保與源極電極層204b以及汲極電極層204a的蝕刻選擇比的金屬材料。作為這種金屬材料，例如可以舉出氮化鉬、氮化鈦、氧化銦氧化錫合金等。
另外，第一導電層214a中的從汲極電極層204a的端面在通道長度方向上延伸的區域比其他區域(由汲極電極層204a和第一導電層214a的疊層構成的區域)的電極的厚度小。就是說，垂直於電荷的流動的截面的面積小。電阻與截面積成反比，所以可以說第一導電層214a中的從汲極電極層204a的端面在通道長度方向上延伸的區域是比其他區域電阻高的高電阻區域(HRR：High-Resistance Region)。第二導電層214b也是同樣的。
電晶體220藉由設置由金屬構成的高電阻區域，可以 減輕源極電極層204b和汲極電極層204a之間的電場。
另外，圖5顯示與圖3C的閘極電極的形成位置不同，具有兩個低電阻區域217a和217b的電晶體200的截面結構的例子。
另外，除了閘極電極的形成位置不同以外，可以以與圖3C所示的電晶體210相同的製造方法來製造電晶體200，所以在此省略製造方法的說明，至於圖5中的與圖3A至圖3C相同的部分，使用相同的附圖標記進行說明。
圖5所示的電晶體200是其閘極電極216以閘極絕緣層205形成在重疊於源極電極層204b的一部分的位置的例子。因此，藉由改變第三光刻中的曝光掩模，也可以在不增加製程的情況下，在同一基板上製造電晶體210和電晶體200。
藉由氬的添加，低電阻區域217a與通道形成區域217c相鄰地設置，並且包含比通道形成區域217c高的濃度的氬。由於與通道形成區域217c接觸地設置有低電阻區域217a，所以電晶體200具有將對汲極端的電場集中減輕的結構。另外，通道形成區域217c是以閘極絕緣層205與閘極電極216重疊的氧化物半導體層的一部分。此外，也可以不特別設置重疊於源極電極層204b的低電阻區域217b，但是當採用以自對準的方式添加氬的製程時，在形成低電阻區域217a的同時形成低電阻區域217b。
對於根據電路的工作條件等源極和汲極轉變的電晶 體，使用電晶體210的結構，對於源極和汲極不根據電路的工作條件等而轉變的電晶體，使用電晶體200的結構，根據實施者所需求的電路適當地製造符合該電路的電晶體，即可。
例如，當製造源極和汲極不根據電路的工作條件等而轉變的功率裝置(power device)時，使用電晶體200的結構。
電晶體200中的低電阻區域217a可以稱為漂移層，最好藉由添加稀有氣體，代表性的是氬，來實現所希望的施體密度。另外，通道長度方向上的漂移層的長度d根據實施例1所示的步驟來決定，即可。
另外，本實施例可以與實施例1自由地組合。
(實施例3)
在本實施例中，顯示使In-Zn-O基氧化物半導體層部分地露出並利用ICP蝕刻裝置對露出的區域進行使用氬氣體的等離子體處理而製造電晶體的一個例子。
在本實施例中，下面顯示其製程及材料的一部分與實施例1不同的電晶體130的製造例子。以下，使用圖6A至圖6D對在基板101上製造電晶體130的製程進行說明。另外，至於圖6A至圖6D中的與圖1A至圖1C相同的部分，使用相同的附圖標記進行說明。
首先，與實施例1相同，在具有絕緣表面的基板101上形成基底絕緣層102。
接著，形成氧化物半導體膜，並藉由第一光刻製程來形成氧化物半導體層123。這個階段的截面圖相當於圖6A。在本實施例中，作為氧化物半導體膜使用厚度為50nm的In-Zn-O膜。作為利用濺射法製造氧化物半導體膜所使用的靶材，例如使用其組成比為In2O3：ZnO=1：2〔摩爾數比〕的氧化物靶材，形成In-Zn-O膜。
接著，對氧化物半導體層進行熱處理。熱處理的溫度設定為大於或等於200℃且小於或等於600℃。在本實施例中，使用電爐，並在超乾燥空氣氛圍下以200℃進行1小時的熱處理。
接著，與實施例1同樣地，在使用濺射法來形成導電膜之後，藉由第二光刻製程來形成源極電極層104b或汲極電極層104a。在本實施例中，作為導電膜使用厚度為150nm的Ti膜。
接著，必要時，在形成源極電極層104b或汲極電極層104a之後，可以對露出的In-Zn-O膜進行N2O等離子體處理。
接著，與實施例1同樣地，形成覆蓋源極電極層104b或汲極電極層104a並與氧化物半導體層的一部分接觸的閘極絕緣層105。在本實施例中，作為閘極絕緣層105使用藉由濺射法來形成的厚度為100nm的氧化矽膜。
接著，進行本實施例中的第二次熱處理即在氮氛圍下以大於或等於200℃且小於或等於350℃進行加熱。在本實施例中以200℃進行1小時的熱處理。
接著，在閘極絕緣層105上形成導電膜。在形成導電膜之後，藉由第三光刻製程來形成閘極電極106。在本實施例中，作為導電膜使用厚度為150nm的W膜。這個階段的截面圖相當於圖6B。
接著，如圖6C所示那樣，形成覆蓋閘極電極106的絕緣層128。在本實施例中，作為絕緣層128使用藉由濺射法來形成的厚度為100nm的氧化矽膜。
接著，藉由第四光刻製程選擇性地去除絕緣層128及閘極絕緣層105，來形成使氧化物半導體層的一部分露出的開口。
接著，如圖6D所示那樣，以閘極電極106、源極電極層104b以及汲極電極層104a為掩模，進行利用ICP蝕刻裝置的稀有氣體的等離子體處理，以自對準的方式形成第一低電阻區域127a及第二低電阻區域127b。在本實施例中，為了進行使用氬氣體的等離子體處理，對從露出的氧化物半導體層的表面到5nm的範圍的區域中添加氬。因此，第一低電阻區域127a及第二低電阻區域127b形成在氧化物半導體層的表面附近。
藉由上述製程，可以製造具有以閘極絕緣層105與閘極電極106重疊的通道形成區域，並接觸於通道形成區域地設置有第一低電阻區域127a以及第二低電阻區域127b，而將對汲極端的電場集中減輕的電晶體130。
(實施例4)
參照圖7A至圖7C而說明相當於半導體裝置的一種方式的液晶顯示面板的外觀及截面。圖7A至圖7C是一種面板的平面圖，其中利用密封材料4005將電晶體4010、4011及液晶元件4013密封在第一基板4001和第二基板4006之間。圖7B相當於沿著圖7A或圖7C的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線接合方法或TAB方法等。圖7A是藉由COG方法安裝信號線驅動電路4003的例子，而且圖7C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個電晶體。在圖7B中例示像素部4002所包括的電晶體4010和掃描線驅動電路4004所包括的電晶體4011。電晶體4011設置在基底絕緣層4041 上，並且具有氧化物半導體層、覆蓋氧化物半導體層的閘極絕緣層4020和閘極絕緣層4020上的閘極電極。在電晶體4010、4011上設置有保護絕緣層4042和絕緣層4021。
作為驅動電路用電晶體4011及像素用電晶體4010，可以使用實施例1所示的具有藉由以閘極電極為掩模將稀有氣體添加到氧化物半導體層而以自對準的方式形成的兩個低電阻區域的電晶體110。另外，作為驅動電路用電晶體4011及像素用電晶體4010，也可以使用實施例2所示的電晶體210、220。此外，作為驅動電路用電晶體4011也可以使用實施例1所示的電晶體120。在本實施例中，電晶體4010、4011是n通道型電晶體。
此外，液晶元件4013所具有的像素電極層4030與電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031、以及液晶層4008重疊的部分相當於液晶元件4013。另外，像素電極層4030、對置電極層4031分別設置有用作對準膜的絕緣層4032、4033，並以絕緣層4032、4033夾持液晶層4008。
另外，作為第一基板4001和第二基板4006，可以使用透光基板，例如可以使用聚酯薄膜或丙烯酸樹脂薄膜等塑膠、玻璃、以及陶瓷等。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制像素電極層 4030和對置電極層4031之間的距離(間隙(cell gap))而設置的。另外，還可以使用球狀間隔物。另外，對置電極層4031電連接到設置在與電晶體4010同一基板上的共用電位線。可以使用共用連接部並藉由配置在一對基板之間的導電粒子電連接對置電極層4031和共用電位線。此外，將導電粒子包含在密封材料4005中。
另外，還可以使用不使用對準膜的呈現藍相的液晶。因為在此情況下使用水平電場方式，所以採用與圖7A至圖7C所示的電極配置不同的配置。例如，在同一絕緣層上配置像素電極層和共同電極層，而對液晶層施加水平電場。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到各相同性相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5wt%以上的手性試劑的液晶組成物用於液晶層4008。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，即為1msec以下，並且它具有光學各向同性，不需要對準處理，所以視角依賴性低。
另外，除了可以應用於透過型液晶顯示裝置之外，還可以應用於半透過型液晶顯示裝置。
另外，雖然顯示在基板的外側(可見一側)設置偏光板，並且在內側依次設置著色層、用於顯示元件的電極層的液晶顯示裝置的例子，但是也可以在基板的內側設置偏光板。另外，偏光板和著色層的疊層結構也不侷限於本實施例的結構，根據偏光板和著色層的材料或製造製程條件 適當地設定即可。另外，還可以在顯示部以外的部分設置用作黑色矩陣(black matrix)的遮光膜。
在電晶體4011和4010上，接觸於閘極電極地形成有保護絕緣層4042。保護絕緣層4042使用與實施例3所示的絕緣層128同樣的材料及方法來形成，即可。另外，為了減少薄膜電晶體的表面凹凸，採用使用用作平坦化絕緣膜的絕緣層4021覆蓋保護絕緣層4042的結構。
另外，作為用作平坦化絕緣膜的絕緣層4021，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺、環氧等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷基樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣層4021。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料利用如下方法：濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)等，並當利用這些塗布法來進行成膜時，可以使用如下設備：刮片、輥塗機、幕塗機、刮刀塗佈機等。
作為像素電極層4030、對置電極層4031，可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
另外，供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供應的。
連接端子電極4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成，並且端子電極4016由與電晶體4010、4011的源極電極及汲極電極相同的導電膜形成。
連接端子電極4015藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖7A至圖7C中顯示另行形成信號線驅動電路4003並將信號線驅動電路4003安裝在第一基板4001上的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路而安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
(實施例5)
在本實施例中，參照圖8A-1至圖8B對根據所揭示的發明的一個方式的半導體裝置的應用例子進行說明。在此，對記憶體裝置的一個例子進行說明。另外，在電路圖中，為了表示使用氧化物半導體的電晶體，有時附上“OS”的符號。
在圖8A-1所示的半導體裝置中，第一佈線(1st Line)與電晶體300的源極電極層電連接，第二佈線(2nd Line)與電晶體300的汲極電極層電連接。另外， 第三佈線(3rd Line)與電晶體310的源極電極層和汲極電極層中的一者電連接，第四佈線(4th Line)與電晶體310的閘極電極電連接。再者，電晶體300的閘極電極和電晶體310的源極電極層和汲極電極層中的另一者與電容器320的電極的一者電連接，第五佈線(5th Line)與電容器320的電極的另一者電連接。
將實施例1至3中的任一個所示的使用氧化物半導體的電晶體應用於電晶體310。使用氧化物半導體的電晶體的截止電流極為小。因此，藉由使電晶體310成為截止狀態，可以極長時間地保持電晶體300的閘極電極的電位。再者，藉由具有電容器320，容易保持施加到電晶體300的閘極電極的電荷，另外，也容易讀取所保持的資料。
另外，電晶體300不侷限於此。從提高讀取資料的速度的觀點來看，最好應用開關速度快的電晶體，例如使用單晶矽薄片的電晶體和使用SOI基板的電晶體等。
另外，如圖8B所示那樣，也可以採用不設置電容器320的結構。
在圖8A-1所示的半導體裝置中，藉由有效地利用可以保持電晶體300的閘極電極的電位的特徵，可以如下所示那樣進行資料的寫入、保持以及讀取。
首先，對資料的寫入工作和保持工作進行說明。首先，將第四佈線的電位設定為使電晶體310成為導通狀態的電位，使電晶體310成為導通狀態。由此，對電晶體300的閘極電極和電容器320施加第三佈線的電位。也就 是說，對電晶體300的閘極電極施加規定的電荷(寫入工作)。在此，將施加兩個不同的電位的電荷(以下將施加低電位的電荷稱為電荷QL，將施加高電位的電荷稱為電荷QH)的任一者施加到電晶體300的閘極電極。另外，也可以應用施加三個或三個以上的不同的電位的電荷，提高儲存容量。然後，藉由將第四佈線的電位設定為使電晶體310成為截止狀態的電位，使電晶體310成為截止狀態，而保持對電晶體300的閘極電極施加的電荷(保持工作)。
因為電晶體310的截止電流極為小，所以電晶體300的閘極電極的電荷被長時間地保持。
接著，對資料的讀取工作進行說明。當在對第一佈線施加規定的電位(定電位)的狀態下，對第五佈線施加適當的電位(讀取電位)時，根據保持在電晶體300的閘極電極中的電荷量，第二佈線具有不同的電位。這是因為一般而言，在電晶體300為n通道型的情況下，對電晶體300的閘極電極施加QH時的外觀上的閾值Vth_H低於對電晶體300的閘極電極施加QL時的外觀上的閾值Vth_L的緣故。在此，外觀上的閾值電壓是指為了使電晶體300成為“導通狀態”所需要的第五佈線的電位。從而，藉由將第五佈線的電位設定為Vth_H和Vth_L的中間電位V0，可以決定對電晶體300的閘極電極施加的電荷。例如，在寫入中，在對電晶體300的閘極電極施加QH的情況下，當第五佈線的電位成為V0(>Vth_H)時，電晶體300成為“導 通狀態”。在對電晶體300的閘極電極施加QL的情況下，即使第五佈線的電位成為V0(<Vth_L)，電晶體300也一直處於“截止狀態”。因此，藉由確認第二佈線的電位可以讀取所保持的資料。
另外，當將記憶體單元配置為陣列狀而使用時，需要只可以讀取所希望的記憶體單元的資料。像這樣，當需要讀取規定的記憶體單元的資料，且不讀取除此以外的記憶體單元的資料時，對讀取的物件之外的記憶體單元的第五佈線施加不管閘極電極的狀態如何都使電晶體300成為“截止狀態”的電位，也就是小於Vth_H的電位，即可。或者，對讀取的物件之外的記憶體單元的第五佈線施加不管閘極電極的狀態如何都使電晶體300成為“導通狀態”的電位，也就是大於Vth_L的電位，即可。
接著，對資料的改寫工作進行說明。資料的改寫與上述資料的寫入和保持同樣進行。也就是說，將第四佈線的電位設定為使電晶體310成為導通狀態的電位，而使電晶體310成為導通狀態。由此，對電晶體300的閘極電極和電容器320施加第三佈線的電位(有關新的資料的電位)。然後，藉由將第四佈線的電位設定為使電晶體310成為截止狀態的電位，使電晶體310成為截止狀態，而使電晶體300的閘極電極成為施加有有關新的資料的電荷的狀態。
像這樣，半導體裝置藉由再次進行資料的寫入，可以直接改寫資料。因此，不需要快閃記憶體等所需要的使用 高電壓的從浮動閘極抽出電荷，可以抑制起因於抹除工作的工作速度的降低。換言之，實現了半導體裝置的高速工作。
另外，藉由將電晶體310的源極電極層或汲極電極層與電晶體300的閘極電極電連接，該源極電極或汲極電極具有與用作非揮發性記憶元件的浮動閘極型電晶體的浮動閘極相同的作用。由此，有時將附圖中的電晶體310的源極電極層或汲極電極層與電晶體300的閘極電極電連接的部分稱為浮動閘極部FG。當電晶體310處於截止狀態時，可以認為該浮動閘極部FG被埋設在絕緣體中，在浮動閘極部FG中保持有電荷。因為使用氧化物半導體的電晶體310的截止電流為使用矽半導體等而形成的電晶體的截止電流的十萬分之一以下，所以可以不考慮由於電晶體310的漏電流的儲存在浮動閘極部FG中的電荷的消失。也就是說，藉由使用氧化物半導體的電晶體310，可以實現即使沒有電力供給也能夠保持資料的非揮發性記憶體裝置。
例如，當室溫下的電晶體310的截止電流為10zA(注意，1zA等於1×10-21A)或以下，並且電容器320的電容值為10fF左右時，至少可以保持資料104秒或以上。另外，當然該保持時間根據電晶體特性或電容值而變動。
另外，在此情況下不存在在現有的浮動閘極型電晶體中被指出的閘極絕緣膜(穿隧絕緣膜)的劣化的問題。也 就是說，可以解決以往被視為問題的將電子注入到浮動閘極時的閘極絕緣膜的劣化問題。這意味著在原理上不存在寫入次數的限制。另外，也不需要在現有的浮動閘極型電晶體中當寫入或抹除資料時所需要的高電壓。
圖8A-1所示的半導體裝置中的電晶體等的組件可以被認為是圖8A-2所示的包括電阻和電容器的組件。換言之，可以認為在圖8A-2中，電晶體300和電容器320分別包括電阻和電容器而構成。R1和C1分別是電容器320的電阻值和電容值，電阻值R1相當於構成電容器320的絕緣層的電阻值。另外，R2和C2分別是電晶體300的電阻值和電容值，電阻值R2相當於電晶體300處於導通狀態時的閘極絕緣層的電阻值，電容值C2相當於所謂的閘極電容(形成在閘極電極和源極電極層或汲極電極層之間的電容、以及形成在閘極電極和通道形成區域之間的電容)的電容值。
當使電晶體310處於截止狀態時的源極電極層和汲極電極層之間的電阻值(也稱為有效電阻)為ROS的情況下，在電晶體310的閘極洩漏充分小的條件下，當滿足R1的值為ROS的值以上且R2的值為ROS的值以上時，主要根據電晶體310的截止電流來決定電荷的保持期間(也可以說成資料的保持期間)。
當R1、R2、以及ROS的值不滿足該條件時，即使電晶體310的截止電流充分小也難以充分確保保持期間。這是因為電晶體310的截止電流之外的漏電流(例如，在源 極電極層和汲極電極層之間產生的漏電流等)大的緣故。由此，可以說本實施例所揭示的半導體裝置最好滿足上述關係。
另一者面，C1和C2的大小關係最好滿足C1的值為C2的值以上的關係。這是因為藉由增大C1，當由第五佈線控制浮動閘極部FG的電位時(例如當進行讀取時)，可以降低第五佈線的電位的變動的緣故。
藉由滿足上述關係，可以實現更佳的半導體裝置。另外，R1和R2由電晶體300的閘極絕緣層和電容器320的絕緣層來控制。C1和C2也是同樣的。因此，最好適當地設定閘極絕緣層的材料或厚度等，而滿足上述關係。
如上所述，半導體裝置具有包括截止狀態下的源極和汲極之間的漏電流(截止電流)少的寫入用電晶體；使用與該寫入用電晶體不同的半導體材料的讀取用電晶體；以及電容器的非揮發性記憶體單元。
在使用時的溫度(例如25℃)下，寫入用電晶體的截止電流為100zA或以下，最好為10zA或以下，更佳地1zA或以下。在通常的矽半導體中，難以獲得上述那樣低的截止電流，但是在將氧化物半導體在適合的條件下加工而得到的電晶體中，可以獲得上述那樣低的截止電流。因此，作為寫入用電晶體最好利用使用氧化物半導體的電晶體。
對記憶體單元寫入資料可以藉由如下步驟來進行：藉由使寫入用電晶體成為導通狀態，對與寫入用電晶體的源 極電極層和汲極電極層中的一者、電容器的電極的一者、以及讀取用電晶體的閘極電極電連接的浮動閘極部FG供給電位，然後藉由使寫入用電晶體成為截止狀態，使浮動閘極部FG保持規定量的電荷。在此，因為寫入用電晶體的截止電流極為小，所以供給到浮動閘極部FG的電荷被長時間地保持。當截止電流例如實質上為0時，不需要進行現有的DRAM所需要的更新工作，或者可以將更新工作的頻度降低到極低(例如，約一個月或一年一次)，而可以充分地降低半導體裝置的耗電量。
另外，藉由再次進行對記憶體單元的資料的寫入，可以直接改寫資料。因此，不需要快閃記憶體等所需要的抹除工作，而可以抑制起因於抹除工作的工作速度的降低。換言之，實現了半導體裝置的高速工作。另外，也不需要在現有的浮動閘極型電晶體中當寫入或抹除資料時所需要的高電壓，所以可以進一步減少半導體裝置的耗電量。施加到根據本實施例的記憶體單元的電壓(同時施加到記憶體單元的各端子的電位中的最大的電位和最小的電位的差異)的最大值當寫入兩階段(1位元)的資料時，在一個記憶體單元中，為5V或以下，最好為3V或以下。
配置在半導體裝置中的記憶體單元至少包括寫入用電晶體、讀取用電晶體、以及電容器即可，另外，電容器的面積小也可以工作。
在記憶體單元中，藉由寫入用電晶體的開關工作進行資料的寫入，所以改寫耐性極為高。例如，記憶體單元在 進行了1×109次(10億次)或以上的寫入之後也沒有發現電流-電壓特性的劣化。
實施例1至3中的任一個所示的使用氧化物半導體的電晶體可以實現小型化。因此，藉由使用這種電晶體，可以使上述那樣的優良的記憶體裝置高度集成化。
圖9A及圖9B顯示使記憶體裝置集成化的一個例子。圖9A及圖9B是使用多個圖8A-1所示的半導體裝置(以下也表示為記憶體單元400。)來形成的半導體裝置的電路圖。圖9A是記憶體單元400串聯連接的所謂NAND型半導體裝置的電路圖，圖9B是記憶體單元400並聯連接的所謂NOR型半導體裝置的電路圖。
圖9A所示的半導體裝置具有源極線SL、位元線BL、第一信號線S1、多條第二信號線S2、多條字線WL、以及多個記憶體單元400。圖9A顯示半導體裝置具有一條源極線SL和一條位元線BL的結構，但是所揭示的發明的一個實施例不侷限於此，可以採用具有多條源極線SL及多條位元線BL的結構。
在每個記憶體單元400中，電晶體300的閘極電極、電晶體310的源極電極層和汲極電極層中的一者與電容器320的電極的一者電連接。另外，第一信號線S1與電晶體310的源極電極層和汲極電極層中的另一者電連接，第二信號線S2與電晶體310的閘極電極電連接。再者，字線WL與電容器320的電極的另一者電連接。
另外，記憶體單元400所具有的電晶體300的源極電 極層與相鄰的記憶體單元400的電晶體300的汲極電極層電連接，記憶體單元400所具有的電晶體300的汲極電極層與相鄰的記憶體單元400的電晶體300的源極電極層電連接。但是，串聯連接的多個記憶體單元中的設置在一者的端部的記憶體單元400所具有的電晶體300的汲極電極層與位線電連接。另外，串聯連接的多個記憶體單元中的設置在另一者的端部的記憶體單元400所具有的電晶體300的源極電極層與源極線電連接。
在圖9A所示的半導體裝置中，按行進行寫入工作和讀取工作。以如下步驟進行寫入工作：對進行寫入的行的第二信號線S2施加使電晶體310成為導通狀態的電位，而使進行寫入的行的電晶體310成為導通狀態。由此，對所指定的行的電晶體300的閘極電極施加第一信號線S1的電位，而對該閘極電極施加規定的電荷。像這樣，可以對所指定的行的記憶體單元寫入資料。
另外，以如下步驟進行讀取工作：首先，對進行讀取的行之外的字線WL施加不管施加到電晶體300的閘極電極的電荷如何都使電晶體300成為導通狀態的電位，而使進行讀取的行之外的電晶體300成為導通狀態。然後，對進行讀取的行的字線WL施加根據電晶體300的閘極電極所具有的電荷選擇電晶體300的導通狀態或截止狀態的電位(讀取電位)。然後，對源極線SL施加定電位，使與位線BL連接的讀取電路(未圖示)成為工作狀態。這裏，源極線SL-位線BL之間的多個電晶體300除了進行 讀取的列之外處於導通狀態，所以根據進行讀取的列的電晶體300的狀態(導通狀態或截止狀態)決定源極線SL-位線BL之間的導電率。因為根據進行讀取的列的電晶體300的閘極電極所具有的電荷，電晶體的導電率不同，所以根據該導電率，位元線BL的電位取不同的值。藉由使用讀取電路讀取位元線的電位，可以從所指定的列的記憶體單元讀取資料。
圖9B所示的半導體裝置具有多條源極線SL、多條位線BL、多條第一信號線S1、多條第二信號線S2、以及多條字線WL，還具有多個記憶體單元400。每個電晶體300的閘極電極、電晶體310的源極電極層和汲極電極層中的一者與電容器320的電極的一者電連接。另外，源極線SL與電晶體300的源極電極層電連接，位線BL與電晶體300的汲極電極層電連接。另外，第一信號線S1與電晶體310的源極電極層和汲極電極層中的另一者電連接，第二信號線S2與電晶體310的閘極電極電連接。再者，字線WL與電容器320的電極的另一者電連接。
在圖9B所示的半導體裝置中，按列進行寫入工作和讀取工作。寫入工作以與上述圖9A所示的半導體裝置相同的方法進行。讀取工作以如下步驟進行：首先，對進行讀取的列之外的字線WL施加不管施加到電晶體300的閘極電極的電荷如何都使電晶體300成為截止狀態的電位，而使進行讀取的列之外的電晶體300成為截止狀態。然後，對進行讀取的列的字線WL施加根據電晶體300的閘 極電極所具有的電荷選擇電晶體300的導通狀態或截止狀態的電位(讀取電位)。然後，對源極線SL施加定電位，使與位線BL連接的讀取電路(未圖示)成為工作狀態。這裏，根據進行讀取的列的電晶體300的狀態(導通狀態或截止狀態)，決定源極線SL-位線BL之間的導電率。就是說，根據進行讀取的列的電晶體300的閘極電極所具有的電荷，位線BL的電位取不同的值。藉由使用讀取電路讀取位元線的電位，可以從所指定的列的記憶體單元讀取資料。
注意，在上述說明中，使各記憶體單元400保持的資料量為1位元，但是本實施例所示的記憶體裝置的結構不侷限於此。也可以準備三種以上的施加到電晶體300的閘極電極的電位，來增加各記憶體單元400保持的資料量。例如，當施加到電晶體300的閘極電極的電位為四種時，可以使各記憶體單元保持二位元的資料。
接著，對可以用於圖9A和圖9B所示的半導體裝置等的讀取電路的一個例子進行說明。
根據所儲存的資料，記憶體單元顯示不同的電阻值。明確地說，當所選擇的記憶體單元400的電晶體300處於導通狀態時成為低電阻狀態，當所選擇的記憶體單元400的電晶體300處於截止狀態時成為高電阻狀態。
藉由使用具有電晶體和讀取放大器電路的讀取電路，可以從記憶體單元讀取資料。此外，讀取電路也可以具有預充電電路。
本實施例所示的結構、方法等可以與其他實施例適當地組合而實施。
(實施例6)
本說明書所揭示的半導體裝置可以被應用於各種電子設備(包括遊戲機)。作為電子設備，可以舉出電視裝置(也稱為電視或電視接收機)、電腦等的監視器、數位照相機、數位攝影機、數位相框、行動電話手機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等大型遊戲機等。
在本實施例中，使用圖10A至圖10E對安裝有根據實施例1至3中任一個實施例所述的具備將對汲極端的電場集中減輕的結構的電晶體的電子設備的例子進行說明。
圖10A顯示至少將顯示裝置作為一個部件安裝來製造的筆記型個人電腦，該筆記型個人電腦由主體3001、外殼3002、顯示部3003和鍵盤3004等構成。另外，該筆記型個人電腦包括藉由具有實施例1所示的能夠實現小型化的電晶體，電晶體佔據的面積被縮小且孔徑比得到提高的顯示裝置。此外，該筆記型個人電腦可以具備實施例5所示的記憶體裝置。
圖10B顯示至少將顯示裝置作為一個部件安裝來製造的可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025和操作按鈕3024等。另外，作為操作用附屬品具有觸控筆3022。此外，該可攜式資訊 終端包括藉由具有實施例1所示的能夠實現小型化的電晶體，電晶體佔據的面積被縮小且孔徑比得到提高的顯示裝置。另外，該可攜式資訊終端可以具備實施例5所示的記憶體裝置。
圖10C顯示具有實施例2所示的具備將對汲極端的電場集中減輕的結構的電晶體，並將可靠性高的電子紙作為一個部件安裝來製造的電子書閱讀器。圖10C顯示電子書閱讀器的一個例子。例如，電子書閱讀器2700由兩個外殼，即外殼2701及外殼2703構成。外殼2701及外殼2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉的動作。藉由這種結構，可以進行如紙的書籍那樣的工作。
外殼2701組裝有顯示部2705，而外殼2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連續的畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖10C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖10C中的顯示部2707)中可以顯示影像。
此外，在圖10C中顯示外殼2701具備操作部等的例子。例如，在外殼2701中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，也可以採用在與外殼的顯示部相同的面具備鍵盤及定位裝置等的結構。另外，也可以採用在外殼的背面及側面 具備外部連接用端子(耳機端子、USB端子或可與AC轉接器及USB纜線等的各種纜線連接的端子等)、記錄媒體***部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用以無線的方式收發資料的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
圖10D顯示將藉由具有實施例1所示的能夠實現小型化的電晶體，電晶體佔據的面積被縮小且孔徑比得到提高的顯示裝置作為一個部件安裝來製造的行動電話，該行動電話由外殼2800及外殼2801的兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、定位裝置2806、相機透鏡2807、外部連接端子2808等。此外，外殼2801具備對可攜式資訊終端進行充電的太陽能電池單元2810、外部記憶體插槽2811等。另外，在外殼2801內組裝有天線。
另外，顯示面板2802具備觸控螢幕，圖10D使用虛線顯示被顯顯示來的多個操作鍵2805。另外，顯示面板2802還安裝有用來使在太陽能電池單元2810中輸出的電壓上升到各電路所需要的電壓的升壓電路。藉由將實施例2所示的具有將對汲極端的電場集中減輕的結構的電晶體用於升壓電路，可以實現可靠性的提高。
顯示面板2802的顯示方向根據使用方式而適當地變化。另外，由於在與顯示面板2802同一面上具備相機透 鏡2807，所以可以進行視頻電話。揚聲器2803及麥克風2804不侷限於語音通話，還可以進行視訊通話、錄音、播放等。再者，滑動外殼2800和外殼2801而可以處於如圖10D那樣的展開狀態和重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC轉接器及各種纜線如USB纜線等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體***外部記憶體插槽2811中，可以對應於更大量資料的保存及移動。作為記錄媒體，可以使用實施例5所示的半導體裝置。根據實施例5，藉由使用能夠充分降低截止電流的電晶體，可以得到能夠在極長期間內保持儲存內容的半導體裝置。
另外，除了上述功能以外還可以具備紅外線通訊功能、電視接收功能等。
圖10E顯示將藉由具有實施例1所示的能夠實現小型化的電晶體，電晶體佔據的面積被縮小而孔徑比得到提高的顯示裝置作為一個部件安裝來製造的數位相機，該數位相機由主體3051、顯示部(A)3057、取景器3053、操作開關3054、顯示部(B)3055和電池3056等構成。
本實施例可以與實施例1至5中任一個自由地組合。
範例1
藉由進行以下實驗，確認到經過使用氬氣體的等離子體處理氧化物半導體層低電阻化的現象。
在玻璃基板上形成厚度為50nm的In-Zn-O膜。成膜條件為如下：使用In2O3：ZnO=1：2〔摩爾數比〕的氧化物靶材(直徑為4英寸)，將氬氣體流量設定為10.5sccm，將氧流量設定為4.5sccm，將基板溫度設定為300℃，將電力設定為100W。
另外，在成膜之後，對In-Zn-O膜導入氬氣體流量100sccm，並在1.5Pa的壓力下對線圈型電極施加300W的RF(13.56MHz)電力來產生等離子體，而進行使用氬氣體的等離子體處理。注意，將基板溫度設定為70℃，對基板一側(樣本平臺)也施加80W的RF(13.56MHz)電力，來實質上施加負的自偏壓。
In-Zn-O膜的剛成膜之後的電阻率為大約2.96Ω．cm，但是藉由照射20秒鐘氬等離子體，可以確認其電阻率降低到大約0.01Ω．cm。另外，分別將等離子體照射時間延長到40秒鐘、60秒鐘、80秒鐘、100秒鐘，但是電阻率都為大約0.01Ω．cm。
圖11顯示這些實驗結果。在圖11中，縱軸表示電阻率，並且橫軸表示氬等離子體照射時間。注意，In-Zn-O膜的剛成膜之後的電阻率為大約2.96Ω．cm，這在圖11的圖表中未圖示。

Claims (9)

  1. 一種半導體裝置，包含：玻璃基板；以及在該玻璃基板之上的電晶體，其中：該電晶體包含：氧化物半導體層，包含通道形成區域、夾著該通道形成區域的一對區域及夾著該通道形成區域及該對區域的第二對區域；閘極絕緣層，在該通道形成區域及該對區域的至少一部分之上且與其接觸；閘極電極，在該閘極絕緣層之上且與該通道形成區域重疊；源極電極層，電連接到該對區域的其中一區域；汲極電極層，電連接到該對區域的另一區域；第一導電層，在該源極電極層與該玻璃基板之間；以及第二導電層，在該汲極電極層與該玻璃基板之間，該對區域的電阻率低於該通道形成區域的電阻率，且該第一導電層及該第二導電層分別從該源極電極層的端面及從該汲極電極層的端面在通道長度方向上延伸。
  2. 一種半導體裝置，包含：玻璃基板；以及在該玻璃基板之上的像素部，該像素部包含電晶體及顯示元件，其中：該電晶體包含：氧化物半導體層，包含通道形成區域及夾著該通道形成區域的一對區域；閘極絕緣層，在該通道形成區域及該對區域的至少一部分之上並與其接觸；閘極電極，在該閘極絕緣層之上且與該通道形成區域重疊；源極電極層，電連接到該對區域的其中一區域；汲極電極層，電連接到該對區域的另一區域；第一導電層，在該源極電極層與該玻璃基板之間；以及第二導電層，在該汲極電極層與該玻璃基板之間，該顯示元件包含：顯示部；以及電極層，電連接到該汲極電極層，該對區域的電阻率低於該通道形成區域的電阻率，且該第一導電層及該第二導電層分別從該源極電極層的端面及從該汲極電極層的端面在通道長度方向上延伸。
  3. 根據申請專利範圍第1或2項之半導體裝置，其中，該對區域包含稀有氣體。
  4. 根據申請專利範圍第3項之半導體裝置，其中，該稀有氣體是氩。
  5. 根據申請專利範圍第3項之半導體裝置，其中，包含在該對區域中的該稀有氣體的濃度高於該通道形成區域的濃度。
  6. 根據申請專利範圍第2項之半導體裝置，其中，該氧化物半導體層還包括第二對區域，其夾著該通道形成區域及該對區域。
  7. 根據申請專利範圍第1或6項之半導體裝置，其中，包含在該第二對區域中的稀有氣體的濃度與該通道形成區域的濃度大約相同。
  8. 根據申請專利範圍第1或2項之半導體裝置，其中，該半導體裝置是液晶顯示器裝置。
  9. 根據申請專利範圍第2項之半導體裝置，其中，該顯示元件是液晶顯示器元件。
TW105100533A 2010-02-19 2011-02-10 半導體裝置及其製造方法 TWI631706B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010035423 2010-02-19
JP2010-035423 2010-02-19

Publications (2)

Publication Number Publication Date
TW201631760A TW201631760A (zh) 2016-09-01
TWI631706B true TWI631706B (zh) 2018-08-01

Family

ID=44475754

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105100533A TWI631706B (zh) 2010-02-19 2011-02-10 半導體裝置及其製造方法
TW100104415A TWI528562B (zh) 2010-02-19 2011-02-10 半導體裝置及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100104415A TWI528562B (zh) 2010-02-19 2011-02-10 半導體裝置及其製造方法

Country Status (6)

Country Link
US (1) US8481377B2 (zh)
JP (4) JP5584150B2 (zh)
KR (3) KR20120121931A (zh)
CN (2) CN105826363B (zh)
TW (2) TWI631706B (zh)
WO (1) WO2011102217A1 (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484135B (zh) * 2009-09-04 2016-01-20 株式会社东芝 薄膜晶体管及其制造方法
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
KR20120020073A (ko) * 2010-08-27 2012-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 설계 방법
KR101856722B1 (ko) 2010-09-22 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 절연 게이트형 전계 효과 트랜지스터
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5852874B2 (ja) 2010-12-28 2016-02-03 株式会社半導体エネルギー研究所 半導体装置
US8829512B2 (en) 2010-12-28 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8643007B2 (en) 2011-02-23 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8541781B2 (en) * 2011-03-10 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5825744B2 (ja) 2011-09-15 2015-12-02 株式会社半導体エネルギー研究所 パワー絶縁ゲート型電界効果トランジスタ
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI567985B (zh) * 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20130055521A (ko) * 2011-11-18 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자, 및 반도체 소자의 제작 방법, 및 반도체 소자를 포함하는 반도체 장치
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI613824B (zh) 2011-12-23 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130187150A1 (en) * 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6063757B2 (ja) * 2012-02-03 2017-01-18 株式会社半導体エネルギー研究所 トランジスタ及び半導体装置
US9859114B2 (en) * 2012-02-08 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device with an oxygen-controlling insulating layer
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5888401B2 (ja) * 2012-02-28 2016-03-22 富士通株式会社 半導体装置及びその製造方法
US9786793B2 (en) * 2012-03-29 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer including regions with different concentrations of resistance-reducing elements
WO2013183495A1 (ja) 2012-06-08 2013-12-12 シャープ株式会社 半導体装置およびその製造方法
KR101980752B1 (ko) * 2012-07-24 2019-08-28 엘지디스플레이 주식회사 박막트랜지스터, 액정표시소자 및 그 제조방법
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
US9373711B2 (en) * 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9607991B2 (en) * 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10115830B2 (en) 2014-07-29 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP2016040807A (ja) * 2014-08-13 2016-03-24 株式会社東芝 半導体装置
JP6693885B2 (ja) * 2014-11-20 2020-05-13 株式会社半導体エネルギー研究所 半導体装置
TWI559549B (zh) 2014-12-30 2016-11-21 鴻海精密工業股份有限公司 薄膜電晶體及其製作方法
CN105810743B (zh) * 2014-12-30 2019-01-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及其制作方法
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US10147823B2 (en) * 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105097550A (zh) * 2015-08-04 2015-11-25 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
JP6194147B2 (ja) * 2016-02-02 2017-09-06 株式会社半導体エネルギー研究所 半導体装置
JP6246260B2 (ja) * 2016-05-05 2017-12-13 株式会社半導体エネルギー研究所 半導体装置
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
CN106024695A (zh) * 2016-08-11 2016-10-12 成都海威华芯科技有限公司 用于GaN晶体管的器件隔离方法
JP6553693B2 (ja) * 2017-09-14 2019-07-31 株式会社半導体エネルギー研究所 半導体装置
CN111201590A (zh) * 2017-12-07 2020-05-26 深圳市柔宇科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
KR102586145B1 (ko) 2018-12-10 2023-10-05 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
JP7209043B2 (ja) * 2019-06-12 2023-01-19 株式会社半導体エネルギー研究所 半導体装置
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
CN113270501A (zh) * 2021-05-19 2021-08-17 东南大学 一种功率igzo薄膜晶体管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220816A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
US20100032668A1 (en) * 2008-08-08 2010-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326553A (ja) * 1992-05-25 1993-12-10 Fujitsu Ltd スタガ型薄膜トランジスタ及びその製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100209937B1 (ko) * 1995-12-30 1999-07-15 김영환 반도체 소자의 트랜지스터 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4630420B2 (ja) * 2000-05-23 2011-02-09 ティーピーオー ホンコン ホールディング リミテッド パターン形成方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6614054B1 (en) * 2000-11-27 2003-09-02 Lg.Philips Lcd Co., Ltd. Polysilicon thin film transistor used in a liquid crystal display and the fabricating method
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP4209619B2 (ja) 2002-02-28 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4974500B2 (ja) * 2004-09-15 2012-07-11 株式会社半導体エネルギー研究所 半導体装置、モジュール及び電子機器
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
CN100339964C (zh) * 2005-04-29 2007-09-26 友达光电股份有限公司 具有轻掺杂漏极的金属氧化物半导体的制作方法
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP4907942B2 (ja) * 2005-09-29 2012-04-04 シャープ株式会社 トランジスタおよび電子デバイス
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101356652B (zh) * 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR20080095540A (ko) * 2007-04-25 2008-10-29 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
CN101743629B (zh) * 2007-07-17 2012-06-13 夏普株式会社 具备薄膜晶体管的半导体装置及其制造方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5510767B2 (ja) * 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220816A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
US20100032668A1 (en) * 2008-08-08 2010-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
KR102081035B1 (ko) 2020-02-24
TW201203556A (en) 2012-01-16
CN105826363B (zh) 2020-01-14
JP2013021349A (ja) 2013-01-31
KR20180031075A (ko) 2018-03-27
US20110204362A1 (en) 2011-08-25
JP2016154249A (ja) 2016-08-25
JP6227039B2 (ja) 2017-11-08
JP2014225684A (ja) 2014-12-04
CN102763202B (zh) 2016-08-03
US8481377B2 (en) 2013-07-09
CN102763202A (zh) 2012-10-31
KR20120121931A (ko) 2012-11-06
JP5584150B2 (ja) 2014-09-03
JP5230837B2 (ja) 2013-07-10
JP5911533B2 (ja) 2016-04-27
TW201631760A (zh) 2016-09-01
JP2011192974A (ja) 2011-09-29
CN105826363A (zh) 2016-08-03
KR20190018555A (ko) 2019-02-22
WO2011102217A1 (en) 2011-08-25
TWI528562B (zh) 2016-04-01

Similar Documents

Publication Publication Date Title
TWI631706B (zh) 半導體裝置及其製造方法
JP6586542B1 (ja) 表示装置
TWI644414B (zh) 電子裝置
TWI720331B (zh) 顯示裝置和其製造方法
TWI556406B (zh) 半導體裝置
TWI537657B (zh) 半導體裝置及其製造方法
TW201133789A (en) Semiconductor device and method for manufacturing semiconductor device
TW201133858A (en) Semiconductor device and manufacturing method thereof
TW201123309A (en) Semiconductor device and method for manufacturing the same
TWI840891B (zh) 顯示裝置和其製造方法