TWI631626B - 移除處理晶圓 - Google Patents

移除處理晶圓 Download PDF

Info

Publication number
TWI631626B
TWI631626B TW103138890A TW103138890A TWI631626B TW I631626 B TWI631626 B TW I631626B TW 103138890 A TW103138890 A TW 103138890A TW 103138890 A TW103138890 A TW 103138890A TW I631626 B TWI631626 B TW I631626B
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor device
amorphous carbon
device wafer
carbon layer
Prior art date
Application number
TW103138890A
Other languages
English (en)
Other versions
TW201530659A (zh
Inventor
黨兵
莎拉Ｈ 尼可波克
道格拉斯Ｃ 拉杜立皮二世
思派立登 史葛達斯
柯尼利亞Ｋ 曾
凱文Ｒ 溫斯德爾
Original Assignee
格芯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格芯公司 filed Critical 格芯公司
Publication of TW201530659A publication Critical patent/TW201530659A/zh
Application granted granted Critical
Publication of TWI631626B publication Critical patent/TWI631626B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一種移除一處理晶圓之方法。提供一處理晶圓及具有複數個半導體裝置之半導體裝置晶圓，該半導體裝置晶圓具有一活性表面側及一非活性表面側。一非晶性碳層係施加至該處理晶圓之表面。一黏著層係施加至該處理晶圓之非晶性碳層與該半導體裝置晶圓之活性表面側之至少一者上。該處理晶圓經由該(等)黏著層連接至該半導體裝置晶圓。對該處理晶圓施加雷射輻射以引起該非晶性碳層加熱，其接著引起該(等)黏著層加熱。接著將該半導體裝置晶圓之該等複數個半導體裝置自該處理晶圓分離。

Description

移除處理晶圓
本發明係關於自一半導體裝置晶圓移除處理晶圓，且更特定而言，係關於在處理晶圓上添加一非晶性碳層，其促進該處理晶圓與半導體裝置層之間之接合層之有效加熱以使得該處理晶圓自該半導體裝置晶圓分離。
涉及晶片對晶片及晶片對晶圓接合之典型晶圓級三維(3D)整合包括半導體裝置晶圓對處理晶圓之暫時性接合。該處理晶圓亦可稱為載具晶圓。
在典型處理流程中，藉由使用黏著介質將半導體裝置晶圓接合至光學上透明之處理晶圓，以有助於半導體裝置晶圓之背側薄化及接著其後之切割與自該半導體裝置晶圓剝離該處理晶圓。
光學上透明之晶圓可係例如：玻璃、石英、藍寶石。光學上透明之晶圓具有以下某些缺點：其等需經加工以具有與包含大多數半導體裝置晶圓之矽晶圓相容之熱膨脹係數及紫外光透明度。該等光學上透明之晶圓進一步需要單獨之晶圓加工製造設備及工具修整，這使得此等晶圓昂貴。
典型之剝離程序仰賴光學/紫外線雷射以剝除接合介質，使 得處理晶圓自該半導體裝置晶圓釋離。在此程序中必須使用昂貴之光學上透明晶圓，其必然導致較高之成本。
如以上及其後所述之示例性具體實施例之各種優點及目的係藉由根據該示例性具體實施例之第一態樣提供一種移除處理晶圓之方法達成，其包括：提供一處理晶圓及具有複數個半導體裝置之半導體裝置晶圓，該半導體裝置晶圓具有一活性表面側及一非活性表面側；對該處理晶圓之表面施加一非晶性碳層；對該處理晶圓之非晶性碳層與該半導體裝置晶圓之活性表面側之至少一者施加一黏著層；經由該(等)黏著層將該處理晶圓連接至該半導體裝置晶圓；對該處理晶圓施加雷射輻射以引起該非晶性碳層加熱，其接著引起該(等)黏著層加熱；及自該處理晶圓分離該半導體裝置晶圓之該等複數個半導體裝置。
根據該示例性具體實施例之一第二態樣，提供一種移除一處理晶圓之方法，其包括：提供一處理晶圓及具有複數個半導體裝置之半導體裝置晶圓，該半導體裝置晶圓具有一活性表面側及一非活性表面側；對該處理晶圓之一表面施加一第一非晶性碳層；對該半導體裝置晶圓之該活性表面側施加一第二非晶性碳層；對該處理晶圓之第一非晶性碳層及該半導體裝置晶圓之第二非晶性碳層之至少一者施加一黏著層；經由該(等)黏著層將該處理晶圓連接至該半導體裝置晶圓；對該處理晶圓施加雷射輻射以引起至少該第一非晶性碳層加熱，其接著引起該(等)黏著層加熱；及自該處理晶圓分離該等半導體裝置晶圓之該等複數個半導體裝置。
根據該示例性具體實施例之第三態樣，提供一種半導體晶圓 及處理晶圓之組件，其包括：一處理晶圓及具有複數個半導體裝置之一半導體裝置晶圓，該半導體裝置晶圓具有一活性表面側及一非活性表面側；在該處理晶圓之一表面上之一非晶性碳層；在該處理晶圓之該非晶性碳層上之至少一黏著層；及經由該至少一黏著層連接至該半導體裝置晶圓之處理晶圓。
10‧‧‧處理晶圓
12‧‧‧半導體裝置晶圓
14‧‧‧貫穿矽通孔
16‧‧‧第一黏著層
18‧‧‧第二黏著層
20‧‧‧半導體裝置
22‧‧‧輻射
110‧‧‧處理晶圓
112‧‧‧半導體裝置晶圓
114‧‧‧貫穿矽通孔
116‧‧‧非晶性碳層
118‧‧‧第一黏著層
120‧‧‧第二黏著層
122‧‧‧虛線
124‧‧‧活性側
126‧‧‧非活性側
128‧‧‧半導體裝置
130‧‧‧輻射
210‧‧‧處理晶圓
212‧‧‧半導體裝置晶圓
214‧‧‧非晶性碳層
216‧‧‧非晶性碳層
218‧‧‧活性側
220‧‧‧虛線
222‧‧‧第一黏著層
224‧‧‧第二黏著層
226‧‧‧非活性側
228‧‧‧半導體裝置
230‧‧‧輻射
該等示例性具體實施例之特徵被認為係新穎的，且該等示例性具體實施例之元件特性在隨附申請專利範圍中詳細闡明。該等圖式僅用於說明之用且未按比例繪製。可參照以下實施方式結合隨附圖式最佳地了解該等示例性具體實施例(關於操作之組織及方法兩者)，其中：圖1(a)至圖1(f)說明用於自複數個半導體裝置移除一處理晶圓之先前技術程序。
圖2(a)至圖2(g)說明用於自複數個半導體裝置移除一處理晶圓之一示例性具體實施例程序。
圖3(a)至圖3(g)說明用於自複數個半導體裝置移除一處理晶圓之一示例性具體實施例程序。
圖4(a)至圖4(b)說明一示例性具體實施例程序，其中一處理晶圓係自一半導體晶圓移除。
圖5(a)至圖5(b)說明一示例性具體實施例程序，其中一處理晶圓係自一半導體晶圓移除。
更詳細地參照該等圖式，且尤其參照圖1(a)至圖1(f)，說明 用於自複數個半導體裝置移除一處理晶圓之先前技術程序。
如圖1(a)所示，存在一處理晶圓10及一半導體裝置晶圓12。該處理晶圓10係一光學上透明晶圓(如上所述)，其可經加工以具有與該半導體裝置晶圓12之熱膨脹係數相容之熱膨脹係數。該處理晶圓10係非功能性，其中其不包含半導體裝置或任何接線。該半導體裝置晶圓12係由一半導體材料製成，其通常為矽但可為目前使用或考慮使用之任何半導體材料。該半導體裝置晶圓12可進一步包含至少部份貫穿該半導體裝置晶圓12延伸之貫穿矽通孔(through silicon vias，TSVs)14。該半導體裝置晶圓12包含複數個半導體裝置。每一該等半導體裝置可包含電晶體、電容、其它組件及各種接線，其全部未清楚顯示。
該處理晶圓10進一步包含與該處理晶圓10直接接觸之一第一黏著層16，且該半導體裝置晶圓12進一步包含與該半導體裝置晶圓12直接接觸之一第二黏著層18。
現參照圖1(b)，倒覆該半導體裝置晶圓12使得在該半導體裝置晶圓12上之該第二黏著層18面對該處理晶圓10上之第一黏著層16。
現參照圖1(c)，該處理晶圓10及該半導體裝置晶圓12進行一熱壓縮接合程序，其中該第一黏著層16黏著至該第二黏著層18。
其後，該半導體裝置晶圓12之背側進行一薄化程序以減少該半導體裝置晶圓12之厚度，如目前在薄化後之圖1(d)中所示。
該半導體裝置晶圓12可進行一切割程序，其中一鋸或雷射單離包含該半導體裝置晶圓12之該半導體裝置20。如圖1(e)所示，存在複數個半導體裝置20。
在該程序中之此時，該等複數個半導體裝置20仍黏著至該第二黏著層18。現參照圖1(f)，將該處理晶圓10暴露於來自諸如一雷射之源之紫外線(UV)輻射22。UV輻射通過該光學上透明之處理晶圓10以加熱該第一黏著層16及該第二黏著層18。當充份加熱該第一黏著層16及該第二黏著層18時，可自該第二黏著層18及該處理晶圓10釋離該等複數個半導體裝置20。
圖1(a)至圖1(f)所述之先前技術程序具有數個難處。首先必須使用昂貴之光學上透明處理晶圓。其次為需要高熱預算以對該處理晶圓及該等黏著層輸入足夠之熱以允許分離該等半導體裝置。第三為必須使用一光學或UV雷射以提供引起該等半導體裝置與該處理晶圓分離所需之熱。
本發明者已提出在該等黏著層之一者或兩者之下添加一非晶性碳層，使得可使用矽晶圓處理晶圓並提供對該等黏著層更有效率之加熱。該非晶性碳層亦可由於藉由非晶性碳層在該紅外輻射光譜中良好之熱吸收而減少加熱該等黏著層所需之熱量。
非晶性碳不具有任何結晶結構。由於由部份未反應之前驅物(特別是於沈積程序期間在較低溫度及/或較低電漿功率下)所造成之氫末端碳鍵結，非晶性碳通常包含某些氫。用於該等示例性具體實施例中之非晶性碳膜可具有自約1%至約40%之氫原子濃度。
現參照圖2(a)至圖2(g)，揭示一第一示例性具體實施例。如圖2(a)所示，存在一處理晶圓110及一半導體裝置晶圓112。該處理晶圓110可由與半導體加工相容之任何材料製成。較佳地，該處理晶圓110由矽製成，其優點在於其具有與該半導體裝置112相容之一熱膨脹係數，並可在 製造該半導體裝置晶圓112之相同設備上製得。儘管並非較佳，該處理晶圓110可由一光學上透明晶圓(如上所述)製造，其可經加工以具有與該半導體裝置晶圓112之熱膨脹係數相容之一熱膨脹係數。
該處理晶圓110係非功能性，因其不包含半導體裝置或任何接線。該半導體裝置晶圓112係由一半導體材料製成，其通常為矽但可係目前使用或考慮使用之任何半導體材料。該半導體裝置晶圓112可進一步包含至少部份貫穿該半導體裝置晶圓112延伸之貫穿矽通孔(TSVs)114。該半導體裝置晶圓112可包含複數個半導體裝置。虛線122指出可切割該半導體裝置晶圓112以得到該等複數個半導體裝置之大約位置。每一該等半導體裝置可包含電晶體、電容、其它組件及各種接線，其全部未清楚顯示。
在此第一示例性具體實施例中，在該處理晶圓110上形成或沈積一非晶性碳層116。用於形成該非晶性碳層116之較佳程序係電漿增強化學氣相沈積(plasma enhanced chemical vapor deposition，PECVD)。該非晶性碳層116可形成為約100至5000埃，更佳地約2000埃之厚度。一般而言，該非晶性碳層116之厚度應足夠厚以提供有效率之熱分佈但不會太厚以致於剝落。
通常用在該PECVD程序中之氣體可包括：C2H6、C3H8、C2H2等。該PECVD程序亦可在氦存在下達成。程序壓力可在1至100托之範圍中。程序溫度較佳地在100至400℃之範圍中。該電漿功率可係高頻RF或雙高頻RF及低頻RF，且可由50W至3000W變化。
現參照圖2(b)，該處理晶圓110及該半導體裝置晶圓112之至少一者可進一步包含一黏著劑。如圖2(b)所示，該處理晶圓110可進一步 包含一第一黏著層118且該半導體裝置晶圓112可進一步包含一第二黏著層120。該第一黏著層118可直接在該非晶性碳層116上形成或沈積。該半導體晶圓112可包含一活性側124，其包含該等電晶體、電容等等及後段製程(back end of the line，BEOL)接線，以及一非活性側126，其不包含裝置或接線。該第二黏著層120在該半導體裝置晶圓112之活性側124上形成。可用於該第一黏著層118及第二黏著層120之某些黏著劑可包括(用於說明而非限制之目的)基於聚醯亞胺黏著劑、基於蠟黏著劑、熱塑性聚合物、及其混合物。
現參考圖2(c)，倒覆該半導體裝置晶圓112使得在該半導體裝置晶圓112上之第二黏著層120面對該處理晶圓110上之第一黏著層118。在此程序中，該半導體裝置晶圓112亦適當地與該處理晶圓110對準。
現參照圖2(d)，該處理晶圓110及該半導體裝置晶圓112可進行一熱壓縮接合程序，其中該第一黏著層118黏著至該第二黏著層120。
其後，該半導體裝置晶圓112之非活性側126進行一薄化程序以在薄化後減少如目前圖2(e)所示之該半導體裝置晶圓112之厚度。
該半導體裝置晶圓112可進行一切割程序，其中一鋸或雷射在該半導體裝置晶圓112內沿虛線122(如圖2(e)所示)單離該半導體裝置128。「單離(singulate)」意指將一晶圓切割成個別半導體裝置。如圖2(f)所示，存在複數個半導體裝置128。
在該程序中之此時，該等複數個半導體裝置128仍黏著至該第二黏著層120。現參照圖2(g)，將該處理晶圓110暴露於來自諸如一雷射之源之輻射130。若該處理晶圓110由較佳之矽材料製造，該輻射可係紅外 線(IR)輻射。或者，若該處理晶圓110係一光學上透明之材料，則該雷射輻射通常係光學或UV輻射。該輻射130通過該處理晶圓110以與該非晶性碳層116接觸，該非晶性碳層116吸收來自輻射130之熱，接著將其再發射以加熱該第一黏著層118及該第二黏著層120。當充份加熱該第一黏著層118及該第二黏著層120時，該等複數個半導體裝置128可自該第二黏著層120及該處理晶圓110釋離。
該非晶性碳層116提供一有效加熱機制以加熱該第一黏著層118及該第二黏著層120。藉由均勻加熱該第一黏著層118及該第二黏著層120，可減少該輻射130之強度以避免該半導體裝置128過熱。藉由在該處理晶圓側放置該吸收體層(非晶性碳層116)，能夠將該加熱效應局部化在進一步遠離該半導體裝置(就可靠性而言其等對熱步驟更為敏感)之該黏著接合之處理晶圓側上。
如圖2(f)及圖2(g)所示，在每一該等半導體裝置128個別地自該第二黏著層120移除之前切割該半導體裝置晶圓112。現參照圖4(a)及圖4(b)，其說明一第二示例性具體實施例，其中圖4(a)顯示經薄化及待切割之該半導體裝置晶圓112，且圖4(b)顯示該半導體裝置晶圓112在不經圖2(f)所說明之單離程序下自該第二黏著層120移除。該等個別之半導體裝置128可在自該處理晶圓110移除後於一獨立之程序中單離。
現參照圖3(a)至圖3(g)，其揭示一第三示例性具體實施例。該處理晶圓210及該半導體裝置晶圓212可係相對於圖2(a)至圖2(g)之該第一示例性具體實施例所述之相同處理晶圓及半導體裝置晶圓。
虛線220指出可切割該半導體裝置晶圓212以得到該等複數 個半導體裝置之大約位置。每一該等半導體裝置可包含電晶體、電容、其它組件及各種接線，其全部未清楚顯示。
在此第三示例性具體實施例中，一非晶性碳層214係在該處理晶圓210上形成。用於形成該非晶性碳層214之較佳程序係先前描述之PECVD程序。在此第三示例性具體實施例中，一非晶性碳層216亦可在該半導體裝置晶圓212之活性側218上形成。
現參照圖3(b)，該處理晶圓210及該半導體裝置晶圓212之至少一者可進一步包含一黏著劑。如圖3(b)所示，該處理晶圓210可進一步包含一第一黏著層222且該半導體裝置晶圓212可進一步包含一第二黏著層224。該第一黏著層222可直接在該非晶性碳層214上形成或沈積，同時該第二黏著層224可直接在該非晶性碳層216上形成或沈積。該等黏著層222、224可包含先前所述之該等黏著劑。該半導體晶圓212亦可包含一非活性側226，其不包含裝置或接線。
現參考圖3(c)，倒覆該半導體裝置晶圓212使得在該半導體裝置晶圓212上之第二黏著層224面對該處理晶圓210上之第一黏著層222。在此程序中，該半導體裝置晶圓212亦適當地與該處理晶圓210對準。
現參照圖3(d)，該處理晶圓210及該半導體裝置晶圓212可進行一熱壓縮接合程序，其中該第一黏著層222黏著至該第二黏著層224。
其後，該半導體裝置晶圓212之非活性側226進行一薄化程序以在薄化後減少如目前圖3(e)所示之該半導體裝置晶圓212之厚度。
該半導體裝置晶圓212可進行一切割程序，其中一鋸或雷射在該半導體裝置晶圓212內沿虛線220(如圖3(e)所示)單離該半導體裝置 228。如圖3(f)所示，存在複數個半導體裝置228。注意在圖3(f)所述之切割程序期間，切割該非晶性碳層216以及該等複數個半導體裝置228。
在該程序中之此時，該等複數個半導體裝置228仍黏著至該第二黏著層224。現參照圖3(g)，將該處理晶圓210如先前先述暴露於來自諸如一雷射之源之輻射230。較佳地，該處理晶圓210係矽且該輻射係IR輻射。該輻射230通過該處理晶圓210以與該非晶性碳層214接觸，該非晶性碳層214吸收來自輻射230之熱，接著再發射以加熱該第一黏著層222及該第二黏著層224。當充份加熱該第一黏著層222及該第二黏著層224時，該等複數個半導體裝置228可自該第二黏著層224及該處理晶圓210釋離。注意非晶性碳層216可與該等複數個半導體裝置228一起釋離。
該非晶性碳層214提供一有效之加熱機制以加熱該第一黏著層222及該第二黏著層224。藉由均勻加熱該第一黏著層222及該第二黏著層224，可減少該輻射230之強度以避免該半導體裝置228過熱，其具有如先前所述局部化該加熱效應之相同優點。
此外，在此示例性具體實施例中，在該黏著接合之半導體裝置側上之該第二吸收體層(非晶性碳層216)可作為確保未吸收進該第一吸收體層(非晶性碳層214)之任何輻射經吸收進該第二吸收體層之工具。其亦可有助於在該黏著接合中甚至更佳且更均勻之溫度。
在後續之程序中，可將該等複數個半導體裝置228暴露於一氧化氣氛中，同時經加熱以自該等複數個半導體裝置228移除該非晶性碳層216。在一較佳程序中，該非晶性碳層216可在一氧化氣氛中暴露並以一雷射加熱以實質上氧化及移除該非晶性碳層216。此第三示例性具體實施例 之一額外優點在於當移除該非晶性碳層216時移除來自該第二黏著層224之任何黏著殘餘物。
如圖3(f)及圖3(g)所示，在每一該等半導體裝置228個別地自該第二黏著層224移除之前切割該半導體裝置晶圓212。現參照圖5(a)及圖5(b)，說明一第四示例性具體實施例，其中圖5(a)顯示經薄化及待切割之該半導體裝置晶圓212，且圖5(b)顯示在不經圖3(f)所說明之單離程序下自該第二黏著層224移除該半導體裝置晶圓212。該等個別之半導體裝置228可在自該處理晶圓210移除後在一獨立之程序中單離。
例如在圖2(d)及圖3(d)中顯示之一半導體晶圓及一處理晶圓之一組件亦考量在該示例性具體實施例之範疇中。該組件包括一處理晶圓110、210及具有複數個半導體裝置之一半導體裝置晶圓112、212，具有一活性表面側124、218及一非活性表面側126、226之該半導體裝置晶圓。在該處理晶圓之一表面上形成或沈積一非晶性碳層116、214。在該處理晶圓110、210之非晶性碳層116、214上可係一第一黏著層118、222。一第二黏著層120、224可沈積在該半導體裝置晶圓112、212之活性表面側上。在如圖2(d)中說明之一具體實施例中，該非晶性碳層116可僅在該處理晶圓110上形成或沈積。在圖3(d)中說明之一具體實施例中，該非晶性碳層214可在該處理晶圓210上形成或沈積，及該非晶性碳層216可另外在該半導體裝置晶圓212上形成或沈積。該處理晶圓110、210可經由該個別第一黏著層118、222及該第二黏著層120、224連接至該半導體裝置晶圓112、212。
本案所揭露之內容對熟悉本技術之人士而言，顯然地可在不背離本發明之精神下進行超越本文明確地描述之該等具體實施例的其它示 例性具體實施例之修正。因此，此等修正考量在本發明之範疇中，其僅受隨附之申請專利範圍限制。

Claims (20)

  1. 一種移除一處理晶圓之方法，包含：提供一處理晶圓及具有複數個半導體裝置之一半導體裝置晶圓，該半導體裝置晶圓具有一活性表面側及一非活性表面側；對該處理晶圓之一表面施加一非晶性碳層；對該處理晶圓之非晶性碳層與該半導體裝置晶圓之活性表面側之至少一者施加一黏著層；經由該(等)黏著層將該處理晶圓連接至該半導體裝置晶圓；對該處理晶圓施加雷射輻射以引起該非晶性碳層加熱，其接著引起該(等)黏著層加熱；及自該處理晶圓分離該半導體裝置晶圓之該等複數個半導體裝置。
  2. 如申請專利範圍第1項之方法，其中在連接與施加雷射輻射之該等步驟之間，進一步包含薄化在該半導體裝置晶圓之非活性表面側上之該半導體裝置晶圓。
  3. 如申請專利範圍第2項之方法，其中該半導體裝置晶圓包含貫穿矽通孔並進行該薄化步驟直到該貫穿矽通孔暴露在該半導體裝置晶圓之非活性側上。
  4. 如申請專利範圍第1項之方法，其中在連接及施加雷射輻射之間，進一步包含將該半導體裝置晶圓切割成該等複數個半導體裝置，以及在分離步驟期間，自該處理晶圓分離每一該等複數個半導體裝置。
  5. 如申請專利範圍第1項之方法，其中未單離該半導體裝置晶圓且同時自該處理晶圓移除該整個半導體晶圓。
  6. 如申請專利範圍第1項之方法，其中該處理晶圓係一矽晶圓且該雷射輻射係紅外線輻射。
  7. 如申請專利範圍第1項之方法，其中施加一非晶性碳層之步驟係藉由一電漿增強化學氣相沈積(PECVD)程序。
  8. 如申請專利範圍第7項之方法，其中該PECVD程序係在100至400℃之溫度下進行。
  9. 如申請專利範圍第1項之方法，其中該非晶性碳層具有100至5000埃之厚度。
  10. 如申請專利範圍第1項之方法，其中該非晶性碳層係直接施加在該表面；以及其中經由該(等)黏著層將該處理晶圓連接至該半導體裝置晶圓的步驟使得該非晶性碳層位於該表面與該(等)黏著層之間。
  11. 一種移除一處理晶圓之方法，其包含：提供一處理晶圓及具有複數個半導體裝置之一半導體裝置晶圓，該半導體裝置晶圓具有一活性表面側及一非活性表面側；對該處理晶圓之一表面施加一第一非晶性碳層；對該半導體裝置晶圓之活性表面側施加一第二非晶性碳層；對該處理晶圓之第一非晶性碳層與該半導體裝置晶圓之第二非晶性碳層之至少一者施加一黏著層；經由該(等)黏著層將該處理晶圓連接至該半導體裝置晶圓；對該處理晶圓施加雷射輻射以引起至少該第一非晶性碳層加熱，其 接著引起該(等)黏著層加熱；及將該半導體裝置晶圓之該等複數個半導體裝置自該處理晶圓分離。
  12. 如申請專利範圍第11項之方法，其中該第二非晶性碳層在自該處理晶圓分離後保持在該等複數個半導體裝置上。
  13. 如申請專利範圍第12項之方法，其進一步包含在自該處理晶圓分離後自複數個半導體裝置移除該第二非晶性碳層。
  14. 如申請專利範圍第11項之方法，其中在連接與施加雷射輻射之該等步驟之間，進一步包含薄化在該半導體裝置晶圓之非活性表面側上之該半導體裝置晶圓。
  15. 如申請專利範圍第14項之方法，其中該半導體裝置晶圓包含貫穿矽通孔且進行該薄化步驟直到該貫穿矽通孔暴露在該半導體裝置晶圓之非活性側上。
  16. 如申請專利範圍第11項之方法，其中在連接及施加雷射輻射之間，進一步包含將該半導體裝置晶圓切割成該等複數個半導體裝置，以及在分離步驟期間，自該處理晶圓分離每一該等複數個半導體裝置。
  17. 如申請專利範圍第11項之方法，其中未單離該半導體裝置晶圓且同時自該處理晶圓移除該整個半導體晶圓。
  18. 如申請專利範圍第11項之方法，其中施加該等第一及第二非晶性碳層之該等步驟係藉由電漿增強化學氣相沈積(PECVD)程序。
  19. 如申請專利範圍第18項之方法，其中該PECVD程序係在100至400℃之溫度下進行。
  20. 如申請專利範圍第11項之方法，其中該第一非晶性碳層係直接施加在該表面；其中該第二非晶性碳層係直接施加在該活性表面側；其中經由該(等)黏著層將該處理晶圓連接至該半導體裝置晶圓的步驟使得該第一非晶性碳層位於該表面與該(等)黏著層之間，而該第二非晶性碳層位於該活性表面側與該(等)黏著層之間。
TW103138890A 2013-11-13 2014-11-10 移除處理晶圓 TWI631626B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/078,990 2013-11-13
US14/078,990 US9171749B2 (en) 2013-11-13 2013-11-13 Handler wafer removal facilitated by the addition of an amorphous carbon layer on the handler wafer

Publications (2)

Publication Number Publication Date
TW201530659A TW201530659A (zh) 2015-08-01
TWI631626B true TWI631626B (zh) 2018-08-01

Family

ID=53044130

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103138890A TWI631626B (zh) 2013-11-13 2014-11-10 移除處理晶圓

Country Status (4)

Country Link
US (1) US9171749B2 (zh)
CN (1) CN105960707B (zh)
TW (1) TWI631626B (zh)
WO (1) WO2015070684A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496128B1 (en) 2015-10-15 2016-11-15 International Business Machines Corporation Controlled spalling utilizing vaporizable release layers
US10032943B2 (en) 2015-12-18 2018-07-24 International Business Machines Corporation Device layer thin-film transfer to thermally conductive substrate
CN108251807B (zh) * 2018-01-02 2020-05-08 中国科学院宁波材料技术与工程研究所 纳米级厚度的非晶碳基薄膜作为红外吸收材料的应用及非晶碳基薄膜的制备方法
DE102019114140B4 (de) * 2019-05-27 2022-10-20 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung und halbleiter-wafer
US11358381B1 (en) * 2021-03-31 2022-06-14 PulseForge Corp. Method for attaching and detaching substrates during integrated circuit manufacturing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100029059A1 (en) * 2008-08-01 2010-02-04 Takeshi Matsumura Dicing die-bonding film
US20100301497A1 (en) * 2009-05-29 2010-12-02 Nitto Denko Corporation Dicing tape-integrated film for semiconductor back surface
US20120061805A1 (en) * 2010-09-13 2012-03-15 Yasuhiro Amano Dicing die bond film
US20130273361A1 (en) * 2010-07-05 2013-10-17 Nitto Denko Corporation Active Energy Ray-Curable Pressure-Sensitive Adhesive for Re-Release and Dicing Die-Bonding Film
US20130285262A1 (en) * 2009-01-30 2013-10-31 Nitto Denko Corporation Dicing tape-integrated wafer back surface protective film

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US20040262535A1 (en) * 2003-06-27 2004-12-30 Paul Leblans Binderless storage phosphor screen comprising a support including an amorphous (a-C) carbon layer
US7132201B2 (en) 2003-09-12 2006-11-07 Micron Technology, Inc. Transparent amorphous carbon structure in semiconductor devices
JP4275522B2 (ja) 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
US7202141B2 (en) 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
US7323401B2 (en) 2005-08-08 2008-01-29 Applied Materials, Inc. Semiconductor substrate process using a low temperature deposited carbon-containing hard mask
WO2007060837A1 (ja) 2005-11-22 2007-05-31 Success International Corporation 半導体装置の製造方法
US7479466B2 (en) * 2006-07-14 2009-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method of heating semiconductor wafer to improve wafer flatness
US20100019365A1 (en) * 2006-09-12 2010-01-28 Nitto Denko Corporation Dicing/die bonding film
US7875313B2 (en) * 2007-04-05 2011-01-25 E. I. Du Pont De Nemours And Company Method to form a pattern of functional material on a substrate using a mask material
US8569730B2 (en) * 2008-07-08 2013-10-29 Sandisk 3D Llc Carbon-based interface layer for a memory device and methods of forming the same
US7867876B2 (en) * 2008-12-23 2011-01-11 International Business Machines Corporation Method of thinning a semiconductor substrate
US7842622B1 (en) 2009-05-15 2010-11-30 Asm Japan K.K. Method of forming highly conformal amorphous carbon layer
WO2012112937A2 (en) * 2011-02-18 2012-08-23 Applied Materials, Inc. Method and system for wafer level singulation
US9559004B2 (en) 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
KR20130000211A (ko) 2011-06-22 2013-01-02 삼성전자주식회사 기판 가공 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100029059A1 (en) * 2008-08-01 2010-02-04 Takeshi Matsumura Dicing die-bonding film
US20130285262A1 (en) * 2009-01-30 2013-10-31 Nitto Denko Corporation Dicing tape-integrated wafer back surface protective film
US20100301497A1 (en) * 2009-05-29 2010-12-02 Nitto Denko Corporation Dicing tape-integrated film for semiconductor back surface
US20130273361A1 (en) * 2010-07-05 2013-10-17 Nitto Denko Corporation Active Energy Ray-Curable Pressure-Sensitive Adhesive for Re-Release and Dicing Die-Bonding Film
US20120061805A1 (en) * 2010-09-13 2012-03-15 Yasuhiro Amano Dicing die bond film

Also Published As

Publication number Publication date
US20150132924A1 (en) 2015-05-14
WO2015070684A1 (en) 2015-05-21
US9171749B2 (en) 2015-10-27
CN105960707A (zh) 2016-09-21
CN105960707B (zh) 2018-07-17
TW201530659A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
TWI631626B (zh) 移除處理晶圓
JP3385972B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
KR20190140967A (ko) 처리된 적층 다이들
TWI446420B (zh) 用於半導體製程之載體分離方法
JP6004100B2 (ja) 半導体装置の製造方法
TWI442485B (zh) 半導體裝置之製造方法
TWI655744B (zh) 積層元件的製造方法
TW201231290A (en) Laminate and separation method of same
US9401303B2 (en) Handler wafer removal by use of sacrificial inert layer
US9281182B2 (en) Pre-cut wafer applied underfill film
US7262114B2 (en) Die attaching method of semiconductor chip using warpage prevention material
JP6980964B2 (ja) 光電子デバイスを形成するためのドナー基板を製作するためのプロセス、このプロセスからもたらされる基板の集合
CN108231646A (zh) 一种半导体器件的制造方法
TW201709381A (zh) 半導體裝置之製造裝置及製造方法
JP2011142213A (ja) 薄膜電子素子の個片化方法及びその方法により製造された電子素子搭載粘着性シート
JP2015153828A (ja) 半導体装置の製造方法
JP2005243910A (ja) 半導体チップの製造方法
US20150340264A1 (en) Method of application of a carrier to a device wafer
EP4138116B1 (en) Method for manufacturing semiconductor element
US20110290402A1 (en) Handler Attachment for Integrated Circuit Fabrication
US10043701B2 (en) Substrate removal from a carrier
JP2004266062A (ja) 半導体装置の製造方法及び保護テープ及び半導体装置
JP6754938B2 (ja) 電極接合方法
US9082713B2 (en) Method of grinding wafer stacks to provide uniform residual silicon thickness
Otaka 12 Temporary Bonding and Debonding at TOK Shoji Otaka

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees