TWI628918B - 時脈資料回復模組 - Google Patents
時脈資料回復模組 Download PDFInfo
- Publication number
- TWI628918B TWI628918B TW105128654A TW105128654A TWI628918B TW I628918 B TWI628918 B TW I628918B TW 105128654 A TW105128654 A TW 105128654A TW 105128654 A TW105128654 A TW 105128654A TW I628918 B TWI628918 B TW I628918B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- clock
- unit
- data
- data recovery
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本發明揭示一種時脈資料回復模組,其包含時脈資 料回復迴路與展頻時脈追蹤電路。時脈資料回復迴路包含時脈資料回復單元與相位內插單元,且相位內插單元耦接於時脈資料回復單元。時脈資料回復單元依據資料訊號產生相位訊號,相位內插單元依據相位訊號與參考時脈訊號產生資料時脈訊號與邊緣時脈訊號。展頻時脈追蹤電路依據資料訊號產生參考時脈訊號,並將參考時脈訊號傳送至相位內插單元。時脈資料回復單元更依據資料訊號、資料時脈訊號以及邊緣時脈訊號產生相位訊號。展頻時脈追蹤電路與時脈資料回復迴路為解耦配置。
Description
本發明係關於一種訊號處理電路,特別係關於一種時脈資料回復模組。
隨著訊號傳輸技術的快速發展,接收端對於訊號抖動容許度(jitter tolerance)的要求日趨嚴格。因此,為了達到更趨嚴格訊號抖動容許度,通常會於接收端中設置時脈資料回復(Clock and Data Recovery,CDR)電路以還原受到訊號抖動影響的資料訊號。
然而,除了資料訊號於傳送時所造成的訊號抖動外,時脈資料回復電路本身的運作亦會造成資料訊號的訊號抖動。為了降低時脈資料回復電路所產生的訊號抖動,一般作法為增加相位追蹤電路中的相位內插器(Phase Interpolator,PI)的相位內插解析度(PI resolution),但此種作法卻與頻率追蹤電路中的相位內插器運作時需要較小的相位內插解析度的作法背離。
因此,如何在兼顧時脈資料回復電路的運作與整體訊號抖動降低的前提下,進行時脈資料回復模組的設計,是一大挑戰。
本發明揭示的一態樣係關於一種時脈資料回復模組包含時脈資料回復迴路與展頻時脈追蹤電路。時脈資料回復迴路包含時脈資料回復單元與第一相位內插單元,且第一相位內插單元耦接於時脈資料回復單元。時脈資料回復單元用以依據資料訊號而產生相位訊號,第一相位內插單元用以依據相位訊號與參考時脈訊號而產生資料時脈訊號與邊緣時脈訊號。展頻時脈追蹤電路用以依據資料訊號而產生參考時脈訊號,並將參考時脈訊號傳送至第一相位內插單元。時脈資料回復單元更依據資料訊號、資料時脈訊號以及邊緣時脈訊號而產生相位訊號。另外,展頻時脈追蹤電路與時脈資料回復迴路為解耦配置。
綜上所述,本發明之技術方案與現有技術相比具有明顯的優點和有益效果。藉由上述技術方案,可達到相當的技術進步,並具有產業上的廣泛利用價值,本發明將時脈資料回復模組中的時脈資料回復迴路與展頻時脈追蹤電路之間進行解耦,讓時脈資料回復迴路與展頻時脈追蹤電路分別進行相位與頻率的追蹤,並整合其相位與頻率的追蹤結果以進行資料訊號的還原。藉由本發明技術,解耦後的時脈資料回復迴路與展頻時脈電路得以分別實施不同的相位內插解析度,讓其各自達到相位內插解析度的全局最佳解(global optimum),藉以提升相位與頻率追蹤的精準度與效率,從而讓經時脈資料回復模組還原後的資料訊號符合顯示埠(如:DisplayPort 1.3)對於訊號抖動容許度的規定。
100、100A、100B‧‧‧時脈資料回復模組
110‧‧‧時脈資料回復迴路
112‧‧‧時脈資料回復單元
114‧‧‧第一相位內插單元
116‧‧‧取樣單元
118‧‧‧位元數轉換單元
120、120A‧‧‧展頻時脈追蹤電路
120B‧‧‧時脈資料回復電路
122‧‧‧頻率偵測單元
124‧‧‧頻率產生單元
126‧‧‧第二相位內插單元
Sdata‧‧‧資料訊號
第1圖為依據本發明揭示的實施例所繪製的時脈資料回復模組的方塊圖;第2圖為依據本發明揭示的一實施例所繪製的時脈資料回復模組的方塊圖;以及第3圖為依據本發明揭示的又一實施例所繪製的時脈資料回復模組的方塊圖。
下文是舉實施例配合所附圖式作詳細說明,以更好地理解本發明的態樣,但所提供的實施例並非用以限制本揭示所涵蓋的範圍,而結構操作的描述非用以限制其執行的順序,任何由元件重新組合的結構,所產生具有均等功效的裝置,皆為本揭示所涵蓋的範圍。此外,根據業界的標準及慣常做法,圖式僅以輔助說明為目的,並未依照原尺寸作圖,實際上各種特徵的尺寸可任意地增加或減少以便於說明。下述說明中相同元件將以相同的符號標示來進行說明以便於理解。
在全篇說明書與申請專利範圍所使用的用詞(terms),除有特別註明外,通常具有每個用詞使用在此領域中、在此揭示的內容中與特殊內容中的平常意義。某些用以描述本發明揭示的用詞將於下或在此說明書的別處討論,以提供本領域技術人員在有關本發明揭示的描述上額外的引導。
此外,在本發明中所使用的用詞『包含』、『包 括』、『具有』、『含有』等等,均為開放性的用語,即意指『包含但不限於』。此外,本發明中所使用的『及/或』,包含相關列舉項目中一或多個項目的任意一個以及其所有組合。
於本發明中,當一元件被稱為『連接』或『耦接』時,可指『電性連接』或『電性耦接』。『連接』或『耦接』亦可用以表示二或多個元件間相互搭配操作或互動。此外,雖然本發明中使用『第一』、『第二』、…等用語描述不同元件,該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明,否則該用語並非特別指稱或暗示次序或順位,亦非用以限定本發明。
第1圖為依據本發明揭示的實施例所繪製的時脈資料回復模組的方塊圖。如第1圖所示,時脈資料回復模組100包含時脈資料回復迴路110與展頻時脈追蹤電路120。時脈資料回復迴路110包含時脈資料回復單元112、第一相位內插單元114,且時脈資料回復單元112耦接於第一相位內插單元114。另外,時脈資料回復迴路110與展頻時脈追蹤電路120為解耦配置。舉例而言,展頻時脈追蹤電路120作為可獨立進行運作的電路,並非作為時脈資料回復迴路110中的元件或電路。
時脈資料回復單元112用以接收資料訊號Sdata,再依據資料訊號Sdata而產生相位訊號,並將相位訊號傳送至第一相位內插單元114。展頻時脈追蹤電路120用以接收資料訊號Sdata,再依據資料訊號Sdata而產生參考時脈訊號,並將參考時脈訊號傳送至第一相位內插單元114。第一相位內插單元用以依據來自時脈資料回復單元112的相位訊號以 及展頻時脈追蹤電路120的參考時脈訊號,而產生資料時脈訊號與邊緣時脈訊號。
隨後,時脈資料回復單元112更用以依據資料訊號Sdata、資料時脈訊號以及邊緣時脈訊號而產生相位訊號。舉例而言,第一相位內插單元114所產生的資料時脈訊號與邊緣時脈訊號可直接或再經過訊號處理後回傳至時脈資料回復單元112,而由時脈資料回復單元112進行相位訊號的再產生。
於一實施例中,時脈資料回復迴路110更包含取樣單元116,且取樣單元116耦接於第一相位內插單元114。取樣單元116用以接收第一相位內插單元114所產生的資料時脈訊號與邊緣時脈訊號,並對其進行取樣而產生資料取樣訊號與邊緣取樣訊號。
於另一實施例中,時脈資料回復迴路110更包含位元數轉換單元118,且位元數轉換單元118耦接於取樣單元116。位元數轉換單元118用以接收取樣單元116所產生的資料取樣訊號與邊緣取樣訊號,並對其進行位元數轉換。隨後,位元數轉換單元118將經轉換後的資料取樣訊號與邊緣取樣訊號傳送至時脈資料回復單元112,而由時脈資料回復單元112進行相位訊號的再產生。因此,時脈資料回復單元112、第一相位內插單元114、取樣單元116以及位元數轉換單元118形成第一迴圈電路,從而時脈資料回復單元112可以依據接收到的資料訊號Sdata與經轉換後的資料取樣訊號與邊緣取樣訊號疊代地(iteratively)進行運作。舉例而言,位元數轉換單元118係依據時脈資料回復單元112可支援的訊號形式,為資料取樣訊號與邊緣取樣訊號進行位元數轉換。
於又一實施例中,取樣單元116所產生的資料取樣訊號與邊緣取樣訊號透過二位元訊號流的形式呈現,且位元數轉換單元118將資料取樣訊號與邊緣取樣訊號由二位元訊號流轉換為四位元訊號流。當位元數轉換單元118將資料取樣訊號與邊緣取樣訊號轉換為四位元訊號流後,再將轉換後的資料取樣訊號與邊緣取樣訊號傳送至時脈資料回復單元112,而由時脈資料回復單元112進行相位訊號的再產生。應瞭解到,上述關於位元數轉換單元118的具體實施僅用以示範,並非用以限制本發明之實施。
於一實施例中,展頻時脈追蹤電路120更用以調整參考時脈訊號的頻率,藉以使參考時脈的頻率逼近資料訊號Sdata所對應的頻率,從而降低參考時脈訊號的抖動(jitter)。於另一實施例中,展頻時脈追蹤電路120依據資料訊號Sdata而產生多個參考時脈訊號,且每一個參考時脈訊號均具有相同頻率,但相位相異。
於一實施例中,第一相位內插單元114用以依據相位訊號對展頻時脈追蹤電路120所產生的多個參考時脈訊號中進行相位內插處理,從而產生資料時脈訊號與邊緣時脈訊號。舉例而言,當第一相位內插單元114對多個參考時脈訊號進行相位內插處理時,其可先由多個參考時脈訊號中選擇其中兩個參考時脈訊號,再依據所選擇的兩個參考時脈訊號,從而產生資料時脈訊號與邊緣時脈訊號。舉例而言,資料時脈訊號與邊緣時脈訊號的相位係介於第一相位內插單元114所選擇的
兩個參考時脈訊號的相位之間。
另外,第一相位內插單元114的運作係相關於相位內插解析度。舉例而言,當相位內插解析度的單位區間愈小時,第一相位內插單元114所產生的資料時脈訊號與邊緣時脈訊號相較於資料訊號Sdata所對應的時脈訊號的誤差應可縮小,但第一相位內插單元114產生的資料時脈訊號與邊緣時脈訊號所需要的運作時間卻可能相對地延長,反之,第一相位內插單元114所產生的資料時脈訊號與邊緣時脈訊號相較於資料訊號Sdata所對應的時脈訊號的誤差可能較大,但第一相位內插單元114產生的資料時脈訊號與邊緣時脈訊號的運作時間應可相對地縮短。
另一方面,透過加大第一相位內插單元114中的相位內插解析度的單位區間,可以進一步降低時脈資料回復單元112對資料訊號Sdata進行處理所造成的高頻抖動(dither jitter)或追蹤抖動(hunting jitter)。於一實施例中,相位內插解析度的單位區間可介於1/32至1/128。應瞭解到,上述關於相位內插解析度的具體實施僅用以示範,並非用以限制本發明之實施。
於一實施例中,時脈資料回復單元112為二階(second order)時脈資料回復單元,且其運作時脈頻率係相關於資料訊號Sdata所對應的傳送速率(data rate)。舉例而言,時脈資料回復模組100可應用於顯示埠(如,DisplayPort 1.3)所支援的裝置,由於DisplayPort 1.3中的資料訊號Sdata所對應的傳輸速率為8.1Gbps,時脈資料回復單元112的運作時脈頻率可為傳輸速率的四分之一的數值所對應的頻率(約略為2GHz)。應瞭解到,上述關於時脈資料回復單元112的運作時脈頻率的具體實施僅用以示範,並非用以限制本發明之實施。
於一實施例中,展頻時脈追蹤電路120分別耦接於時脈資料回復迴路110中的第一相位內插單元114與位元數轉換單元118。位元數轉換單元118用以將經轉換後的資料取樣訊號與邊緣取樣訊號傳送至展頻時脈追蹤電路120,而由展頻時脈追蹤電路120進行頻率訊號的再產生。因此,展頻時脈追蹤電路120與時脈資料回復迴路110中的第一相位內插單元114、取樣單元116以及位元數轉換單元118形成第二迴圈電路,從而展頻時脈追蹤電路120可以依據接收到的資料訊號Sdata與經轉換後的資料取樣訊號與邊緣取樣訊號疊代地進行運作。
第2圖為依據本發明揭示的實施例所繪製的時脈資料回復模組的方塊圖。於一實施例中,第1圖所示之時脈資料回復模組100可為第2圖之時脈資料回復模組100A所實施,但本發明並不以此為限。
相較於第1圖,第2圖詳細繪示第1圖之展頻時脈追蹤電路120的實施方式之一,如展頻時脈追蹤電路120A。展頻時脈追蹤電路120A包含頻率偵測單元122、頻率產生單元124以及第二相位內插單元126。頻率偵測單元122耦接於頻率產生單元124,頻率產生單元124更耦接於第二相位內插單元126。另外,時脈資料回復迴路110與展頻時脈追蹤電路120A為解耦配置。舉例而言,展頻時脈追蹤電路120A作為可獨立 進行運作的電路,並非作為時脈資料回復迴路110中的元件或電路。關於時脈資料回復迴路110中的時脈資料回復單元112、第一相位內插單元114、取樣單元116以及位元數轉換單元118的功能與配置已於先前實施例中進行詳細描述,故於此不重複贅述。
頻率偵測單元122用以偵測資料訊號Sdata之頻率而產生頻率偵測訊號,再將頻率偵測訊號傳送至頻率產生單元124。頻率產生單元124用以依據來自頻率偵測單元122的頻率偵測訊號而產生頻率訊號,再將頻率訊號傳送至第二相位內插單元126。第二相位內插單元126用以依據來自頻率產生單元124的頻率訊號而產生參考時脈訊號,再將參考時脈訊號傳送至時脈資料回復迴路110中的第一相位內插單元114。
於一實施例中,第二相位內插單元126更用以調整參考時脈訊號的頻率,藉以使參考時脈的頻率逼近資料訊號Sdata所對應的時脈頻率,從而降低參考時脈訊號的抖動。於一實施例中,第二相位內插單元126依據頻率產生單元124所產生的頻率訊號而產生多個參考時脈訊號,且每一個參考時脈訊號均具有相同頻率,但相位相異。
另外,第二相位內插單元126的運作係相關於相位內插解析度。然而,相較於第一相位內插單元114需要較大的相位內插解析度以降低時脈資料回復單元112所造成的高頻抖動或追蹤抖動,應用於第二相位內插單元126中的相位內插解析度則相反。舉例而言,由於展頻時脈追蹤電路120A中的第二相位內插單元126的運作通常需要支援較快的相位迴轉 (phase rotation)或較高的相位更新速率(phase update rate),因此,第二相位內插單元126需要實施較小的相位內插解析度以符合上述需求。於一實施例中,應用於第二相位內插單元126中的相位內插解析度的單位區間可介於1/32至1/128。應瞭解到,上述關於相位內插解析度的具體實施僅用以示範,並非用以限制本發明之實施。
於一實施例中,第二相位內插單元126耦接於時脈資料回復迴路110中的第一相位內插單元114,且頻率偵測單元122耦接於時脈資料回復迴路110中的位元數轉換單元118。位元數轉換單元118用以將經轉換後的資料取樣訊號與邊緣取樣訊號傳送至頻率偵測單元122,而由頻率偵測單元122進行頻率偵測訊號的再產生。因此,展頻時脈追蹤電路120A中的頻率偵測單元122、頻率產生單元124以及第二相位內插單元126與時脈資料回復迴路110中的第一相位內插單元114、取樣單元116以及位元數轉換單元118形成第二迴圈電路,從而頻率偵測單元122可以依據接收到的資料訊號Sdata與經轉換後的資料取樣訊號與邊緣取樣訊號疊代地進行運作。
第3圖為依據本發明揭示的又一實施例所繪製的時脈資料回復模組的方塊圖。於一實施例中,第1圖所示之時脈資料回復模組100可為第3圖之時脈資料回復模組100B所實施,但本發明並不以此為限。
相較於第1圖,第3圖詳細繪示第1圖之展頻時脈追蹤電路120的實施方式之一,如時脈資料回復電路120B。於一實施例中,時脈資料回復電路120B用以接收資料訊號 Sdata,再依據資料訊號Sdata而產生頻率訊號,並進一步依據頻率訊號而產生參考時脈訊號,並將其參考時脈訊號傳送至時脈資料回復迴路110中的第一相位內插單元114。應瞭解到,上述關於時脈資料回復電路120B的具體實施僅用以示範,並非用以限制本發明之實施。另外,關於時脈資料回復迴路110中的時脈資料回復單元112、第一相位內插單元114、取樣單元116以及位元數轉換單元118的功能與配置已於先前實施例中進行詳細描述,故於此不重複贅述。
於一實施例中,時脈資料回復單元112與第二時脈資料回復單元均為二階時脈資料回復單元,且其運作時脈頻率係相關於資料訊號Sdata所對應的傳送速率。舉例而言,時脈資料回復模組100A可應用於DisplayPort 1.3所支援的裝置,鑒於DisplayPort 1.3中的資料訊號Sdata所對應的傳輸速率為8.1Gbps,時脈資料回復單元112與第二時脈資料回復單元的運作時脈頻率可為傳輸速率的四分之一的數值所對應的頻率(約略為2GHz)。應瞭解到,上述關於時脈資料回復單元112與第二時脈資料回復單元的運作時脈頻率的具體實施僅用以示範,並非用以限制本發明之實施。
於上述實施例中,本發明將時脈資料回復模組中的時脈資料回復迴路與展頻時脈追蹤電路之間進行解耦,讓時脈資料回復迴路與展頻時脈追蹤電路分別進行相位與頻率的追蹤,並整合其相位與頻率的追蹤結果以進行資料訊號的還原。藉由本發明技術,解耦後的時脈資料回復迴路與展頻時脈電路得以分別實施不同的相位內插解析度,讓其各自達到相位 內插解析度的全局最佳解,藉以提升相位與頻率追蹤的精準度與效率,從而讓經時脈資料回復模組還原後的資料訊號符合顯示埠(如:DisplayPort 1.3)對於訊號抖動容許度的規定。
技術領域通常知識者可以容易理解到揭示的實施例實現一或多個前述舉例的優點。閱讀前述說明書之後,技術領域通常知識者將有能力對如同此處揭示內容作多種類的更動、置換、等效物以及多種其他實施例。因此本發明之保護範圍當視申請專利範圍所界定者與其均等範圍為主。
Claims (9)
- 一種時脈資料回復模組,包含:一時脈資料回復迴路,包含:一時脈資料回復單元,用以依據一資料訊號而產生一相位訊號;一第一相位內插單元,耦接於該時脈資料回復單元,用以依據該相位訊號與一參考時脈訊號而產生一資料時脈訊號與一邊緣時脈訊號,其中該時脈資料回復單元更用以依據該資料訊號、該資料時脈訊號以及該邊緣時脈訊號而產生該相位訊號;以及一取樣單元,耦接於該第一相位內插單元,用以對該資料時脈訊號與該邊緣時脈訊號進行取樣而產生一資料取樣訊號與一邊緣取樣訊號;以及一展頻時脈追蹤電路,用以依據該資料訊號而產生該參考時脈訊號,並將該參考時脈訊號傳送至該第一相位內插單元,其中該展頻時脈追蹤電路與該時脈資料回復迴路為解耦配置。
- 如請求項1所述之時脈資料回復模組,其中該時脈資料回復迴路更包含:一位元數轉換單元,耦接於該取樣單元,用以對該資料取樣訊號與該邊緣取樣訊號進行位元數轉換,並將經轉換後的該資料取樣訊號與該邊緣取樣傳送至該時脈資料回復單元。
- 如請求項2所述之時脈資料回復模組,其中該資料取樣訊號與該邊緣取樣訊號皆為二位元訊號流,且該位元數轉換單元用以將二位元訊號流轉換為四位元訊號流。
- 如請求項1所述之時脈資料回復模組,其中該展頻時脈追蹤電路包含:一頻率偵測單元,用以偵測該資料訊號之頻率而產生一頻率偵測訊號;以及一頻率產生單元,耦接於該頻率偵測單元,用以依據該頻率偵測訊號而產生一頻率訊號。
- 如請求項4所述之時脈資料回復模組,其中該展頻時脈追蹤電路更包含:一第二相位內插單元,耦接於該頻率產生單元,用以依據該頻率訊號而產生該參考時脈訊號,並將該參考時脈訊號傳送至該第一相位內插單元。
- 如請求項5所述之時脈資料回復模組,其中該頻率偵測單元耦接於該位元數轉換單元,該位元數轉換單元對該資料取樣訊號與該邊緣取樣訊號進行位元數轉換,並將經轉換後的該資料取樣訊號與該邊緣取樣訊號傳送至該頻率偵測單元。
- 如請求項6所述之時脈資料回復模組,其中該資料取樣訊號與該邊緣取樣訊號皆為二位元訊號流,且該 位元數轉換單元用以將二位元訊號流轉換為四位元訊號流。
- 如請求項1所述之時脈資料回復模組,其中該展頻時脈追蹤電路包含一時脈資料回復電路,用以依據該資料訊號而產生該參考時脈訊號。
- 如請求項8所述之時脈資料回復模組,其中該時脈資料回復電路包含:一第二時脈資料回復單元,用以依據該資料訊號而產生一頻率訊號;以及一第二相位內插單元,耦接於該第二時脈資料回復單元,用以依據該頻率訊號而產生該參考時脈訊號,並將該參考時脈訊號傳送至該第一相位內插單元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105128654A TWI628918B (zh) | 2016-09-05 | 2016-09-05 | 時脈資料回復模組 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105128654A TWI628918B (zh) | 2016-09-05 | 2016-09-05 | 時脈資料回復模組 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201813314A TW201813314A (zh) | 2018-04-01 |
TWI628918B true TWI628918B (zh) | 2018-07-01 |
Family
ID=62639243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105128654A TWI628918B (zh) | 2016-09-05 | 2016-09-05 | 時脈資料回復模組 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI628918B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8243867B2 (en) * | 2007-12-07 | 2012-08-14 | Samsung Electronics Co. Ltd. | Receiver and communication system having the same |
US8385493B2 (en) * | 2006-03-15 | 2013-02-26 | Agere Systems Llc | Method and apparatus for improving linearity in clock and data recovery systems |
US8666013B1 (en) * | 2011-03-22 | 2014-03-04 | Altera Corporation | Techniques for clock data recovery |
TWI463804B (zh) * | 2011-10-28 | 2014-12-01 | Phison Electronics Corp | 時脈資料回復電路 |
CN104702274A (zh) * | 2013-12-05 | 2015-06-10 | 三星显示有限公司 | 双模串行链路时钟和数据恢复体系结构 |
TWI519119B (zh) * | 2014-04-17 | 2016-01-21 | 創意電子股份有限公司 | 時脈資料回復電路與方法 |
-
2016
- 2016-09-05 TW TW105128654A patent/TWI628918B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8385493B2 (en) * | 2006-03-15 | 2013-02-26 | Agere Systems Llc | Method and apparatus for improving linearity in clock and data recovery systems |
US8243867B2 (en) * | 2007-12-07 | 2012-08-14 | Samsung Electronics Co. Ltd. | Receiver and communication system having the same |
US8666013B1 (en) * | 2011-03-22 | 2014-03-04 | Altera Corporation | Techniques for clock data recovery |
TWI463804B (zh) * | 2011-10-28 | 2014-12-01 | Phison Electronics Corp | 時脈資料回復電路 |
CN104702274A (zh) * | 2013-12-05 | 2015-06-10 | 三星显示有限公司 | 双模串行链路时钟和数据恢复体系结构 |
TWI519119B (zh) * | 2014-04-17 | 2016-01-21 | 創意電子股份有限公司 | 時脈資料回復電路與方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201813314A (zh) | 2018-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI519119B (zh) | 時脈資料回復電路與方法 | |
CN107800427B (zh) | 时脉数据回复模块 | |
US9049001B2 (en) | Apparatus, system, and method for timing recovery | |
US10374785B2 (en) | Clock phase adjustment using clock and data recovery scheme | |
CN109412585B (zh) | 被配置为调整时钟信号之间的偏斜的电子电路 | |
US9001869B2 (en) | Compact low-power fully digital CMOS clock generation apparatus for high-speed SerDes | |
US20180152283A1 (en) | Hybrid clock data recovery circuit and receiver | |
US8653868B2 (en) | Low power data recovery | |
KR20160008698A (ko) | 하이브리드 클럭 데이터 복구 회로, 및 이를 포함하는 시스템 | |
US10461921B2 (en) | Apparatus and method for clock recovery | |
TW202016569A (zh) | 雷達裝置及其洩漏修正方法 | |
US7760116B2 (en) | Balanced rotator conversion of serialized data | |
JP6165888B2 (ja) | 10gbase−tシステムにおけるデータ支援型タイミング回復のための方法および装置 | |
TWI628918B (zh) | 時脈資料回復模組 | |
US8929428B2 (en) | Feed-forward equalization in a receiver | |
US20140064353A1 (en) | Crossing isi cancellation | |
TWI637599B (zh) | 內插器系統和方法 | |
KR20230047824A (ko) | 클록 데이터 복원 회로 및 이를 포함하는 장치 | |
JP6273697B2 (ja) | 受信回路および受信方法 | |
US20140333353A1 (en) | Managing clock and recovery data | |
US9625939B2 (en) | Clock forwarding over optics | |
US9369317B2 (en) | Circuitry and method for multi-level signals | |
EP3758237A1 (en) | Ring oscillator-based analog-to-digital converter | |
KR101037198B1 (ko) | 샘플링 클럭의 위상 변조를 이용하는 비동기 통신 방식의 데이터 복원 장치 및 그 방법 | |
KR101627590B1 (ko) | 신호 처리 방법 및 장치 |