TWI624884B - Grain size packaged diode element with ultra-low forward voltage and method of manufacturing the same - Google Patents
Grain size packaged diode element with ultra-low forward voltage and method of manufacturing the same Download PDFInfo
- Publication number
- TWI624884B TWI624884B TW105122390A TW105122390A TWI624884B TW I624884 B TWI624884 B TW I624884B TW 105122390 A TW105122390 A TW 105122390A TW 105122390 A TW105122390 A TW 105122390A TW I624884 B TWI624884 B TW I624884B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- layer
- diode element
- electrode region
- epitaxial
- Prior art date
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本發明為一種具有具備超低順向電壓的晶粒尺寸封裝二極體元件及其製造方法,該二極體元件是直接利用第二電極以外的全部區域作為第一電極,及/或採用穿孔貫穿第一電極的正背面並導通後,經切割後即可形成一體積更小的晶粒尺寸封裝(CSP)二極體元件成品;由於本發明第一電極無須通過磊晶層或擴散層作導通,因此能避開內阻而降低順向電壓(VF),並具備簡化製程、提升品質、降低成本、以及讓二極體元件更輕薄短小等諸多優點。
Description
本發明為一種晶粒尺寸封裝(Chip Scale Package,CSP)二極體元件及其製造方法,技術內容涉及基板(Substrate)、磊晶層(Epitaxy)、磊晶圓片(EPI Wafer)、擴散矽晶板(Silicon Wafer)、擴散層(Diffused)、擴散矽晶圓片(Diffused Silicon Wafer)。製成的二極體元件成品具備超低順向電壓(VF)之特性,並能夠簡化製程、提升品質、降低成本、以及讓二極體元件更加輕薄短小等諸多優點。
一般利用半導體材料製作成晶粒尺寸封裝(CSP)之覆晶式(Flip Chip)二極體元件所使用的材料包括有磊晶圓片(EPI Wafer)和擴散矽晶圓片(Diffused Silicon Wafer)。其中磊晶圓片包含有一層位於背面的基板(Substrate)以及一層位於正面的磊晶層(Epitaxy)。而擴散矽晶圓片則是在一層矽晶材料的正面及背面分別設置一擴散層(Diffused),其中擴散矽晶圓片(Diffused Silicon Wafer)的背面部分定義為擴散矽晶板(Silicon Wafer)、正面部分定義為擴散層(Diffused)。
上述利用磊晶圓片或擴散矽晶圓片等材料製作二極體時,傳統製程及步驟如第一圖及第二圖所示,簡述如下:
1. 在一基板(Substrate)或擴散矽晶板(Silicon Wafer)的正面利用磊晶(Epitaxy)製程、擴散(Diffused)製程、或離子佈植(Ion Implantation)製程等方式製作磊晶/擴散層,以形成一磊晶圓片(EPI Wafer)/擴散矽晶圓片(Diffused Silicon Wafer)1(擴散矽晶圓片若為雙面擴散,則擴散矽晶圓片正面及背面皆具有擴散層)。
2. 在該磊晶圓片/擴散矽晶圓片1上依二極體元件的規格和尺寸,畫分出多個陣列方式排列的二極體元件區2,並且在每一二極體元件區2上設計
出N極3和P極4的位置。
3. 依二極體元件所需之電氣特性,在N極3區域上利用黃光、蝕刻、離子布植或擴散等方式,製作N極順向導通用的磊晶/擴散層(圖未示)。
4. 依二極體元件所需之電氣特性,在P極4上利用黃光、蝕刻、離子布植或擴散等方式製作一電氣層,例如:PN接面或保護環、蕭特基能障等,並且在P極4以及N極3周圍製作絕緣保護層5,用來將N極3與P極4隔離。
5. 分別在N極3與P極4的表面披覆一層金屬導電層。
6. 依前述第二步驟所畫分出的多個二極體元件區2,利用切割方式切割分離出多個已封裝完成的二極體元件成品;第二圖中,二極體元件區2,即為二極體元件成品的俯視圖。
由於上述二極體元件的電氣特性全部在一磊晶圓片/擴散矽晶圓片上製作完成,讓每一個二極體元件的晶片核心尺寸與封裝尺寸非常接近,因此稱為晶粒尺寸封裝,可以大幅縮小二極體元件的體積。惟,上述製程中仍具備下列缺失:
1. N極的磊晶/擴散層原本的目的是讓電流順向導通時,電子能在較低內阻下通過該N極極區,但磊晶/擴散層本身會產生額外的內阻,故順向電壓(VF)仍然偏高。
2. 基板或擴散矽晶板在相對於N極位置上利用黃光、蝕刻、離子布植或擴散等方式製作導通用的磊晶/擴散層,製程長,成本較高。
3. P、N極以外的區域因保護環與絕緣保護層的設置而被閒置沒有利用,對順向導通時之順向電壓也會較高。
4. 切割道圍繞在P極與N極的外圍,元件切割時,P極與N極同時存在著周邊崩裂(CHIPPING & CRACK)的問題,嚴重影響二極體元件成品的品質穩定性。
本發明之主要目的在於提供一種改善上述製程的方法,該二極體元件是直接利用第二電極以外的全部區域作為第一電極,及/或採用穿孔貫穿第一電極正背面後導通,經切割後即可形成一體積更小的晶粒尺寸
封裝二極體元件成品;且第一電極及第二電極共同建置在二極體元件的正面而形成一體積更小的晶粒尺寸封裝二極體元件。此外,直接利用第二電極以外的全部區域作為第一電極,使第一電極無須磊晶層或擴散層作導通,因此能降低內阻與順向電壓、並縮短製程。
為達成上述目的,本發明一種具備超低順向電壓的晶粒尺寸封裝二極體元件的製造方法,其特徵在於直接利用第二電極以外的全部區域作為第一電極,使第一電極無磊晶層或擴散層覆蓋,該方法包含下列步驟:
1. 在一基板(Substrate)的正面劃分為多個二極體元件區,每一二極體元件區的外圍預留有切割道、內圍配置一第二電極區,且每一二極體元件區在其第二電極區以外的位置全部作為第一電極區。
2. 在上述每一二極體元件區的第二電極區配置位置上製作一磊晶平台,使該基板除了磊晶平台以外的全部區域皆為第一電極區的電性範圍。
3. 在前述磊晶平台上依二極體元件之電氣特性製作一電氣層,例如:PN接面或保護環、能障等以完成第二電極區之電性製作。
4. 對位於第一電極區的基板表面以及第二電極區的電氣層表面分別披覆一層金屬層後,由每一二極體元件區周圍所預留的切割道位置予以切割。
本發明一種具備超低順向電壓的晶粒尺寸封裝二極體元件的製造方法,其特徵在於直接利用第二電極以外的全部區域作為第一電極,使第一電極無磊晶層或擴散層覆蓋,該方法包含下列步驟:
1. 在一磊晶圓片(EPI Wafer)的正面上劃分為多個二極體元件區,每一二極體元件區的外圍預留有切割道、內圍配置一第二電極區,且每一二極體元件區在其第二電極區以外的位置全部作為第一電極區。
2. 將上述每一二極體元件區中,第一電極區表面的磊晶層全部去除以裸露出基板,並使第二電極區剩餘的磊晶層形成一磊晶平台,使該基板除了磊晶平台以外的全部區域皆為第一電極區的電性範圍。
3. 在前述第二電極區的磊晶平台上依二極體元件之電氣特性製作一電氣層以完成第二電極區之電性製作。
4. 對位於第一電極區的基板表面以及第二電極區的電氣層表面分別披覆一
層金屬層後,由每一二極體元件區周圍所預留的切割道位置予以切割。
本發明一種具備超低順向電壓的晶粒尺寸封裝二極體元件的製造方法,其特徵在於直接利用第二電極以外的全部區域作為第一電極,使第一電極無磊晶層或擴散層覆蓋,該方法包含下列步驟:
1. 在一磊晶圓片(EPI Wafer)的正面上劃分為多個二極體元件區,每一二極體元件區的外圍預留有切割道、內圍配置一第二電極區,且每一二極體元件區在第二電極區以外的位置全部作為第一電極區。
2. 將上述每一二極體元件區的第二電極區上依二極體元件之電氣特性製作一電氣層以完成第二電極區之電性製作。
3. 將每一二極體元件區位於第一電極區表面的磊晶層全部去除以裸露出基板,使剩餘的磊晶層形成一磊晶平台,該第二電極區即建構在該磊晶平台及該電氣層上,且該基板除了磊晶平台以及電氣層以外的全部區域皆為第一電極區的電性範圍。
4. 對位於第一電極區的基板表面以及第二電極區的電氣層表面分別披覆一層金屬層後,由每一二極體元件區周圍所預留的切割道位置予以切割。
上述本發明因為製程中所使用之基材為一不含磊晶層的基板(Substrate),或者一包含基板及磊晶層的磊晶圓片(EPI Wafer),而分為三種步驟,然而其特徵皆在於直接利用利用第二電極以外的全部區域作為第一電極,使第一電極無其他磊晶層或擴散層覆蓋,所以具有低內阻的特性,再加上第二電極以外的全部區域皆為第一電極的電性範圍,因此可以讓第一電極的利用率極大化,進而使二極體元件成品具備超低順向電壓(VF)的特性。
根據上述方法,本發明提供一種具備超低順向電壓的晶粒尺寸封裝二極體元件,至少包括:一基板,該基板具有一正面以及一背面;一第二電極,包含有一位於該基板正面上方的磊晶平台、一設置在該磊晶平台上的電氣層、一設置該電氣層上方的金屬層;以及一第一電極,由除了第二電極以外的全部基板所構成,該第一電極進一步包括一披覆在該基板正面除了第二電極以外的全部面積內的金屬層。
實施時,該第一電極及/或第二電極分別在金屬層表面進一步設置一錫台,而且第一電極及/或第二電極的周圍設置有絕緣保護層、及/或溝槽。
本發明一種具備超低順向電壓的晶粒尺寸封裝二極體元件的製造方法,其特徵在於直接利用第二電極以外的全部區域作為第一電極,並在第一電極區的正背面作穿孔後導通,使第一電極無需利用磊晶層或擴散層導通,該方法包含下列步驟:
1. 在一磊晶圓片(EPI Wafer)/擴散矽晶圓片(Diffused Silicon Wafer)的正面上劃分為多個二極體元件區,每一二極體元件區的外圍預留有切割道、內圍配置一第二電極區,且每一二極體元件區在其第二電極區以外的位置全部作為第一電極區。
2. 將上述每一二極體元件區的第二電極區上依二極體元件之電氣特性製作一電氣層以完成第二電極區之電性製作。
3. 在第一電極區內做貫穿磊晶圓片/擴散矽晶圓片之正面及背面的穿孔,並且在穿孔內填入金屬導電物質而形成一導通通道。
4. 對位於第一電極區的表面以及第二電極區的電氣層表面分別披覆一層金屬層,使第一電極區的金屬層與該導通通道電性導通,之後由每一二極體元件區周圍所預留的切割道位置予以切割。
根據上述方法,本發明提供一種具備超低順向電壓的晶粒尺寸封裝二極體元件,至少包括:一由磊晶圓片/擴散矽晶圓片所切割出來的二極體元件本體,該二極體元件本體包含一層位於背面的基板/擴散矽晶板、以及一層位於正面的磊晶/擴散層;一第二電極,包含有一位於磊晶/擴散層上的電氣層、一設置該電氣層上方的金屬層;以及一第一電極,包含一披覆在該磊晶/擴散層上方除了第二電極以外的全部面積內的金屬層,以及一由該二極體元件本體背面基板/擴散矽晶板貫穿到正面磊晶/擴散層的穿孔,所述穿孔內填充有導電物質與該第一電極的金屬層電性導通而形成一導通通道。
實施時,該第一電極及/或第二電極分別在金屬層表面進一步設置一錫台,而且第一電極及/或第二電極的周圍設置有絕緣保護層、及/或溝槽。
相較於先前技術,本發明在製程以及電氣特性上具有下列優點:
1. 二極體元件成品若利用基板作為一二極體元件的第一電極,因第一電極無其他磊晶層或擴散層覆蓋,所以低內阻,又將第一電極利用率極大化,故當二極體元件成品導通時可更降低元件之順向電壓(VF)。
2. 若利用穿孔貫穿磊晶圓片/擴散矽晶圓片並填充導電物質以形成一導通通道,使第一電極能夠直接通過該導通通道電性導通正面與背面,無需通過磊晶層或擴散層,因此可以讓二極體元件成品之順向電壓更為降低。
3. 由於除了第二電極區以外的全部區域皆為第一電極的電性範圍,因此使切割道位於該第一電極的四周,切割時即便邊角崩裂(Chipping & Crack)也不會影響第二電極的電氣特性,使二極體元件成品之電氣特性更加穩定。
以下依據本發明之技術手段,列舉出適於本創作之實施方式,並配合圖式說明如後:
100a、100b‧‧‧磊晶圓片
100c‧‧‧磊晶圓片/擴散矽晶圓片
10、10a、10b‧‧‧基板
10c‧‧‧基板/擴散矽晶板
11、11a、11b、11c‧‧‧切割道
12c‧‧‧穿孔
13c‧‧‧導電物質
20、20a、20b、20c‧‧‧二極體元件區
30、30a、30b、30c‧‧‧第一電極區
31c‧‧‧導通通道
40、40a、40b、40c‧‧‧第二電極區
41、41a、41b‧‧‧磊晶平台
41c‧‧‧磊晶/擴散層
42、42a、42b、42c‧‧‧電氣層
51、51a、51b、51c‧‧‧金屬層
52‧‧‧錫台
53‧‧‧保護環
54‧‧‧絕緣保護層
55‧‧‧溝槽
D、D1‧‧‧二極體元件
N、N1‧‧‧第一電極
P、P1‧‧‧第二電極
第一圖:傳統技術將磊晶圓片/擴散矽晶圓片畫分出多個二極體元件區塊的示意圖。
第二圖:傳統技術將每一二極體元件區塊劃分為第一電極和第二電極的位置示意圖。
第三圖:本發明第一實施例將一基板正面畫分出多個二極體元件區的示意圖。
第四圖:本發明第一實施例在第二電極區上製作磊晶平台的示意圖。
第五圖:本發明第一實施例在第二電極區上製作電氣層的示意圖。
第六圖:本發明第一實施例在第一電極區表面以及第二電極區的電氣層表
面分別披覆一層金屬層後進行切割之示意圖。
第七圖:本發明第一實施例二極體元件成品的結構剖視圖。
第八圖:本發明第一實施例二極體元件成品的俯視圖。
第九圖:本發明第一實施例設置錫台、保護環、絕緣保護層的結構示意圖。
第十圖:本發明第一實施例設置溝槽的結構示意圖。
第十一圖:本發明第二實施例將一磊晶圓片的正面上劃分為多個二極體元件區,且每一二極體元件區配置第一電極區及第二電極區的示意圖。
第十二圖:本發明第二實施例將第一電極區的磊晶層全部去除的示意圖。
第十三圖:本發明第二實施例完成第二電極區之電性製作的示意圖。
第十四圖:本發明第二實施例在第一電極區表面以及第二電極區的電氣層表面分別披覆一層金屬層後進行切割之示意圖。
第十五圖:本發明第三實施例將一磊晶圓片的正面上劃分為多個二極體元件區,且每一二極體元件區配置第一電極區及第二電極區的示意圖。
第十六圖:本發明第三實施例完成第二電極區之電性製作的示意圖。
第十七圖:本發明第三實施例將每一二極體元件區的第二電極配置位置以外的磊晶層全部去除的示意圖。
第十八圖:在第一電極區表面以及第二電極區的電氣層表面分別披覆一層金屬層後後進行切割之示意圖。
第十九圖:本發明第四實施例將一磊晶圓片/擴散矽晶圓片的正面上劃分為多個二極體元件區,且每一二極體元件區配置第一電極區及第二電極區的示意圖。
第二十圖:本發明第四實施例完成第二電極區之電性製作的示意圖。
第二十一圖:本發明第四實施例製作導通通道的示意圖。
第二十二圖:本發明第四實施例製作金屬層後切割的示意圖。
第二十三圖:本發明第四實施例製作完成的二極體元件結構示意圖。
第二十四圖:利用本發明製成的PNP型中心抽頭式全波整流器示意圖。
為便於說明,以下實施例均以N型基板或矽晶圓片為基礎,本發明一種具備超低順向電壓的晶粒尺寸封裝二極體元件的製造方法,其第一實施例包含下列步驟:
第一步驟:如第三圖所示,在一基板10的正面,依二極體元件所需之規格尺寸劃分為多個二極體元件區20,每一二極體元件區20的外圍預留有切割道11,並且在每一二極體元件區20的內圍配置第一電極區30及第二電極區40;其中,該二極體元件區20在第二電極區40以外的位置全部作為第一電極區30。
第二步驟:如第四圖所示,在上述每一二極體元件區20的第二電極區40配置位置上,利用磊晶製程製作一磊晶平台41,使該基板10在除了磊晶平台41以外的全部區域皆為第一電極區30的電性範圍。
第三步驟:如第五圖所示,利用黃光、離子布植/擴散、蝕刻、絕緣保護等製程,在前述磊晶平台41上依二極體元件之電氣特性製作一電氣層42,例如:PN接面或保護環53、蕭特基能障等等,以完成第二電極區40之電性製作。
第四步驟:如第六圖所示,對位於二極體元件區20正面的第一電極區30表面,即基板10表面以及第二電極區40的電氣層42表面分別披覆一層金屬層51後,由每一二極體元件區20周圍所預留的切割道11位置予以切割。
如第七圖及第八圖所示,經上述1~4步驟切割完成後的二極體元件D成品,其中,第二電極區40包含有一磊晶平台41、一電氣層42以及一金屬層51,能建構成一二極體元件D的第二電極P,而第二電極P以外的區域包含基板10、以及第一電極區30表面的金屬層51,即形成該二極體元件D第一電極N。
由於該二極體元件D的第一電極N是直接利用基板10所構成,而且第一電極N無其他磊晶層或擴散層覆蓋,所以具有低內阻的特性,
再加上第二電極P以外的基板10全部區域皆為第一電極N的電性範圍,因此可以讓第一電極N的利用率極大化,進而使二極體元件成品具備超低順向電壓(VF)的特性。
此外,如第三到第八圖所示,由於二極體元件區20在第二電極區40以外的位置全部作為第一電極區30,使基板10除了第二電極區40以外的全部區域皆為第一電極區30的電性範圍,並且讓切割道11位於該第一電極區30的四周,在最後進行切割步驟時並不會切割到第二電極區40,即便切割時產生周邊崩裂的問題,也完全不會影響到第二電極的電氣特性,能有效提昇二極體元件D成品的品質穩定性。
如第九圖第十圖所示,實施時,該第一電極N及/或第二電極P分別在金屬層51表面進一步設置一錫台52,而且第一電極區30及/或第二電極區40的周圍設置絕緣保護層54及/或溝槽55等。此絕緣保護層54及/或溝槽55是為了將第一電極N與第二電極P隔離,並且保護第二電極P;此為一般製程,在此不另贅述。
上述第三到十圖以及步驟說明,皆是以一基板(Substrate)直接作為基材製成二極體元件的方法及步驟,實務上本發明方法亦可以適用在使用磊晶圓片(EPI Wafer)為基材製成二極體元件。眾所週知,磊晶圓片(EPI Wafer)包含一層基板(Substrate)以及一層位於基板正面的磊晶層(Epitaxy),因此本發明的第二實施例之步驟如下:
第一步驟:如第十一圖所示,在一磊晶圓片100a的正面,依二極體元件所需之規格尺寸劃分為為多個二極體元件區20a,每一二極體元件區20a的外圍預留有切割道11a,並且在每一二極體元件區20a的內圍配置第一電極區30a及第二電極區40a;其中,該二極體元件區20a在第二電極區40a以外的位置全部作為第一電極區30a。
第二步驟:如第十二圖所示,將上述每一二極體元件區20a中,第一電極區30a表面的磊晶層利用黃光、蝕刻等製程全部去除以裸露出基板10a,讓第二電極區40a剩餘的磊晶層形成一磊晶平台41a,使該基板10a除了磊晶平台41a以外的全部區域皆為第一電極區30a的電性範圍。
第三步驟:如第十三圖所示,利用黃光、離子布植/擴散、
蝕刻、絕緣保護等製程,在前述第二電極區40a的磊晶平台41a上依二極體元件之電氣特性製作一電氣層42a,例如:PN接面或保護環53a、蕭特基能障等等,以完成第二電極區40a之電性製作。
第四步驟:如第十四圖所示,對位於第一電極區30a的基板10a表面,以及第二電極區40a的電氣層42a表面,分別披覆一層金屬層51a後,由每一二極體元件區20a周圍所預留的切割道11a位置予以切割。
上述本發明第二實施例步驟與第一實施例步驟最大的不同是使用的基材為一基板或者是一磊晶圓片。以基板為基材的實施方式,因基板本身不具有磊晶層,因此必須在第二電極區製作磊晶平台;而以磊晶圓片為基材的實施方式,因磊晶圓片在基板表面已全面製作一層磊晶層,因此將第二電極區以外的區域即第一電極區表面的磊晶層去除,剩餘的磊晶層便能夠在第二電極區形成磊晶平台。至於本發明第二實施例的其他細部實施方式,例如錫台、絕緣保護層等等,皆與第一實施方式雷同,在此不另贅述。
基於使用磊晶圓片為基材製成二極體元件的方法,本發明第三實施例之步驟如下:
第一步驟:如第十五圖所示,在一磊晶圓片100b的正面,依二極體元件所需之規格尺寸劃分為為多個二極體元件區20b,每一二極體元件區20b的外圍預留有切割道11b,並且在每一二極體元件區20b的內圍配置第一電極區30b及第二電極區40b;其中,該二極體元件區20b在第二電極區40b以外的位置全部作為第一電極區30b。
第二步驟:如第十六圖所示,將上述每一二極體元件區20b的第二電極區40b上依二極體元件之電氣特性製作一電氣層42b,例如:PN接面或保護環53b、蕭特基能障等等,以完成第二電極區40b之電性製作。
第三步驟:如第十七圖所示,將每一二極體元件區20b位於第一電極區30b表面的磊晶層全部去除以裸露出基板10b,使剩餘的磊晶層形成一磊晶平台41b,該第二電極區40b即建構在該磊晶平台41b及該電氣層42b上,並且讓該基板10b除了磊晶平台41b以及電氣層42b以外的全部區域皆為第一電極區30b的電性範圍。
第四步驟:如第十八圖所示,對位於第一電極區30b的基板10b表面,以及第二電極區40b的電氣層42b表面,分別披覆一層金屬層51b後,由每一二極體元件區20b周圍所預留的切割道11b位置予以切割。
本實施方式與前述第二實施方式差別在於去除第一電極區的磊晶層步驟,是在完成第二電極區的電氣層之前(第二實施例)或者之後進行(第三實施例),二者皆符合本發明利用基板作為一二極體元件的第一電極之發明精神。
根據上述三種實施方式所製作出來的二極體元件,其結構如前述第七圖到第十圖所示,該二極體元件D至少包括:一基板10,該基板具有一正面以及一背面;一第二電極P,該第二電極P包含有一位於基板10正面上方的磊晶平台41、一設置在該磊晶平台41上的電氣層42、一設置該電氣層42上方的金屬層51;以及一第一電極N,由除了第二電極P以外的全部基板10所構成,該第一電極N進一步包括一披覆在基板10正面除了第二電極P以外的全部面積內的金屬層51。
同樣的,若該二極體元件D在製程中加入如前所述的錫台52、絕緣保護層54及/或溝槽55等時,其成品結構如第九及第十圖所示,在此不另贅述。
本發明直接利用第二電極以外的全部區域作為第一電極的特徵,亦適用於以擴散矽晶圓片(Diffused Silicon Wafer)做為基材。該擴散矽晶圓片包含一層擴散矽晶板(Silicon Wafer)及一層位於擴散矽晶板(Silicon Wafer)正面的擴散層(Diffused),因擴散矽晶圓片與磊晶圓片結構類似但材質不同,因此本發明第四實施例同時適用於以磊晶圓片或擴散矽晶圓片為基材製成二極體元件的方法,其步驟如下:
第一步驟:如第十九圖所示在一磊晶圓片/擴散矽晶圓片100c的正面上劃分為多個二極體元件區20c,每一二極體元件區20c的外圍預留有切割道11c,並且在每一二極體元件區20c的內圍配置第一電極區30c及第二電極區40c;其中,該二極體元件區20c的在第二電極區40c以外的
位置全部作為第一電極區30c。
第二步驟:如第二十圖所示將上述每一二極體元件區20c的第二電極區40c上依二極體元件之電氣特性製作一電氣層42c以完成第二電極區40c之電性製作;此製程中,由於磊晶圓片/擴散矽晶圓片100c本身包含一層基板/擴散矽晶板10c、以及一層位於基板/擴散矽晶板10c上方的磊晶/擴散層41c,因此電氣層42c實際上是位於磊晶/擴散層41c上。
第三步驟:如第二十一圖所示,在第一電極區30c內做貫穿磊晶圓片(EPI Wafer)/擴散矽晶圓片100c之正面及背面的穿孔12c,並且在該穿孔12c內填入金屬導電物質13c而形成一導通通道31c。如前所述,由於磊晶圓片/擴散矽晶圓片100c本身包含一層位於背面的基板/擴散矽晶板10c、以及一層位於基板/擴散矽晶板10c上方(即位於磊晶圓片(EPI Wafer)/擴散矽晶圓片100c之正面)的磊晶/擴散層41c,因此圖中揭示,穿孔12c是由背面的基板/擴散矽晶板10c貫穿到磊晶/擴散層41c。
第四步驟:如第二十二圖所示,對位於第一電極區30c的表面以及第二電極區40c的電氣層42c表面分別披覆一層金屬層51c,使第一電極區30c的金屬層51c與該導通通道31c電性導通後,由每一二極體元件區20c周圍所預留的切割道11c位置予以切割。
如前所述,由於穿孔12c由背面的基板/擴散矽晶板10c貫穿到正面磊晶/擴散層41c並填充導電物質13c後形成一導通通道31c,因此可以讓第一電極區30c表面的金屬層51c與該導通通道31c電性導通,如此在切割後,即可形成一完整的二極體元件。此外,由於第一電極是利用導通通道31c來電性導通磊晶圓片/擴散矽晶圓片的正面與背面,因此本實施例不需要將磊晶圓片/擴散矽晶圓片中,位於第一電極區30c表面的磊晶/擴散層41c去除,而且可以讓二極體元件成品之順向電壓更為降低。
如第二十三圖所示,根據上述方法,本發明提供一種具備超低順向電壓的晶粒尺寸封裝二極體元件,至少包括:一由磊晶圓片/擴散矽晶圓片所切割的二極體元件D1,該二極體元件D1具有一正面以及一背面,且該二極體元件D1包含一層位於背面的基板/擴散矽晶板10c、以及一層位於正面的磊晶/擴散層41c;
一第二電極P1,包含有一位於該磊晶/擴散層41c上的電氣層42c、一設置該電氣層42c上方的金屬層51c;以及一第一電極N1,包含一披覆在該磊晶/擴散層41c上方除了第二電極P1以外的全部面積內的金屬層51c,以及一由該二極體元件D1背面基板/擴散矽晶板10c貫穿到正面磊晶/擴散層41c的穿孔12c,所述穿孔12c內填充有導電物質13c與該第一電極N1的金屬層51c電性導通而形成一導通通道31c。
同樣的,本實施例的二極體元件實施時,若該二極體元件D1在製程中加入如前所述的錫台52、絕緣保護層54及/或溝槽55等時,其成品結構如第二十三圖所示,在此不另贅述。
如第二十四圖所示,前述本發明製造方法不限於PN型雙極面二極體元件,凡具有兩個以上第二電極P以及一個第一電極N的複數極面二極體元件,例如PNP型中心抽頭式全波整流器(center-tapped full-wave rectifier),亦在本發明可適用的範圍內。
以上之實施說明及圖式所示,僅係舉例說明本發明之較佳實施例,並非以此侷限本發明之範圍;舉凡與發明之構造、裝置、特徵等近似或相雷同者,均應屬本發明申請專利範圍之內,謹此聲明。
Claims (8)
- 一種具備超低順向電壓的晶粒尺寸封裝二極體元件的製造方法,其特徵在於:直接利用第二電極以外的全部區域作為一二極體元件的第一電極,使第一電極無磊晶層或擴散層覆蓋,該方法包含下列步驟:第一步驟:在一基板的正面劃分為多個二極體元件區,每一二極體元件區的外圍預留有切割道、內圍配置一第二電極區,且每一二極體元件區在其第二電極區以外的位置全部作為第一電極區;第二步驟:在上述每一二極體元件區的第二電極區配置位置上製作一磊晶平台,使該基板除了磊晶平台以外的全部區域皆為第一電極區的電性範圍;第三步驟:在前述磊晶平台上依二極體元件之電氣特性製作一電氣層以完成第二電極區之電性製作;第四步驟:對位於第一電極區的基板表面以及第二電極區的電氣層表面分別披覆一層金屬層後,由每一二極體元件區周圍所預留的切割道位置予以切割。
- 一種具備超低順向電壓的晶粒尺寸封裝二極體元件的製造方法,其特徵在於:直接利用第二電極以外的全部區域作為第一電極,使第一電極無磊晶層或擴散層覆蓋,該方法包含下列步驟:第一步驟在一磊晶圓片的正面上劃分為多個二極體元件區,每一二極體元件區的外圍預留有切割道、內圍配置一第二電極區,且每一二極體元件區在其第二電極區以外的位置全部作為第一電極區;第二步驟:將上述每一二極體元件區中,第一電極區表面的磊晶層全部去除以裸露出基板,並使第二電極區剩餘的磊晶層形成一磊晶平台,使該基板除了磊晶平台以外的全部區域皆為第一電極區的電性範圍;第三步驟:在前述第二電極區的磊晶平台上依二極體元件之電氣特性製作一電氣層以完成第二電極區之電性製作;第四步驟:對位於第一電極區的基板表面以及第二電極區的電氣層表面分別披覆一層金屬層後,由每一二極體元件區周圍所預留的切割道位置 予以切割。
- 一種具備超低順向電壓的晶粒尺寸封裝二極體元件的製造方法,其特徵在於:直接利用第二電極以外的全部區域作為第一電極,使第一電極無磊晶層或擴散層覆蓋,該方法包含下列步驟:第一步驟:在一磊晶圓片的正面上劃分為多個二極體元件區,每一二極體元件區的外圍預留有切割道、內圍配置一第二電極區,且每一二極體元件區在其第二電極區以外的位置全部作為第一電極區;第二步驟:將上述每一二極體元件區的第二電極區上依二極體元件之電氣特性製作一電氣層以完成第二電極區之電性製作;第三步驟:將每一二極體元件區位於第一電極區表面的磊晶層全部去除以裸露出基板,使剩餘的磊晶層形成一磊晶平台,該第二電極區即建構在該磊晶平台及該電氣層上,且該基板除了磊晶/擴散平台以及電氣層以外的全部區域皆為第一電極區的電性範圍;第四步驟:對位於第一電極區的基板表面以及第二電極區的電氣層表面分別披覆一層金屬層後,由每一二極體元件區周圍所預留的切割道位置予以切割。
- 一種具備超低順向電壓的晶粒尺寸封裝二極體元件,至少包括:一基板,該基板具有一正面以及一背面;一第二電極,包含有一位於該基板正面上方的磊晶平台、一設置在該磊晶平台上的電氣層、一設置該電氣層上方的金屬層;以及一第一電極,由除了第二電極以外的全部基板所構成,該第一電極進一步包括一披覆在該基板正面除了第二電極以外的全部面積內的金屬層。
- 如請求項4所述一種具備超低順向電壓的晶粒尺寸封裝二極體元件,其特徵在於:該第一電極及/或第二電極分別在金屬層表面進一步設置一錫台,而且第一電極及/或第二電極的周圍設置有絕緣保護層、及/或溝槽。
- 一種具備超低順向電壓的晶粒尺寸封裝二極體元件的製造方法,其特徵在於:直接利用第二電極以外的全部區域作為第一電極,並對第一電 極正背面作穿孔後導通,使第一電極無需利用磊晶層或擴散層導通,該方法包含下列步驟:第一步驟:在一磊晶圓片/擴散矽晶圓片的正面上劃分為多個二極體元件區,每一二極體元件區的外圍預留有切割道、內圍配置一第二電極區,且每一二極體元件區在其第二電極區以外的位置全部作為第一電極區;第二步驟:將上述每一二極體元件區的第二電極區上依二極體元件之電氣特性製作一電氣層以完成第二電極區之電性製作;第三步驟:在第一電極區內做貫穿磊晶圓片/擴散矽晶圓片之正面及背面的穿孔,並且在穿孔內填入金屬導電物質而形成一導通通道;第四步驟:對位於第一電極區的表面以及第二電極區的電氣層表面分別披覆一層金屬層,使第一電極區的金屬層與該導通通道電性導通,之後由每一二極體元件區周圍所預留的切割道位置予以切割。
- 一種具備超低順向電壓的晶粒尺寸封裝二極體元件,至少包括:一由磊晶圓片/擴散矽晶圓片所切割出來的二極體元件本體,該二極體元件本體包含一層位於背面的基板/擴散矽晶板、以及一層位於正面的磊晶/擴散層;一第二電極,包含有一位於磊晶/擴散層上的電氣層、一設置該電氣層上方的金屬層;以及一第一電極,包含一披覆在該磊晶/擴散層上方除了第二電極以外的全部面積內的金屬層,以及一由該二極體元件本體背面基板/擴散矽晶板貫穿到正面磊晶/擴散層的穿孔,所述穿孔內填充有導電物質與該第一電極的金屬層電性導通而形成一導通通道。
- 如請求項7所述具備超低順向電壓的晶粒尺寸封裝二極體元件,其特徵在於:該第一電極及/或第二電極分別在金屬層表面進一步設置一錫台,而且第一電極及/或第二電極的周圍設置有絕緣保護層、及/或溝槽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105122390A TWI624884B (zh) | 2016-07-15 | 2016-07-15 | Grain size packaged diode element with ultra-low forward voltage and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105122390A TWI624884B (zh) | 2016-07-15 | 2016-07-15 | Grain size packaged diode element with ultra-low forward voltage and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201804539A TW201804539A (zh) | 2018-02-01 |
TWI624884B true TWI624884B (zh) | 2018-05-21 |
Family
ID=62014077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105122390A TWI624884B (zh) | 2016-07-15 | 2016-07-15 | Grain size packaged diode element with ultra-low forward voltage and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI624884B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110010675A (zh) * | 2019-04-09 | 2019-07-12 | 捷捷半导体有限公司 | 一种穿通型中低压平面tvs芯片及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI467795B (zh) * | 2007-04-18 | 2015-01-01 | Cree Inc | 半導體發光裝置封裝及方法 |
TWI481063B (zh) * | 2007-01-19 | 2015-04-11 | Cree Inc | 高效能發光二極體封裝 |
-
2016
- 2016-07-15 TW TW105122390A patent/TWI624884B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI481063B (zh) * | 2007-01-19 | 2015-04-11 | Cree Inc | 高效能發光二極體封裝 |
TWI467795B (zh) * | 2007-04-18 | 2015-01-01 | Cree Inc | 半導體發光裝置封裝及方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201804539A (zh) | 2018-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210119042A1 (en) | Methods of Reducing the Electrical and Thermal Resistance of SIC Substrates and Device Made Thereby | |
KR101745776B1 (ko) | 전력용 반도체 소자 | |
WO2017047285A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5679073B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR101745437B1 (ko) | 바이폴라 넌-펀치-쓰루 전력 반도체 디바이스 | |
US8026576B2 (en) | Wiring board | |
KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
US10403554B2 (en) | Method for manufacturing semiconductor device | |
JPH05145076A (ja) | ウエーハ・ボンデイングを利用した縦型電流半導体デバイスおよびその製作方法 | |
CN103972282A (zh) | 反向阻断半导体器件和制造反向阻断半导体器件的方法 | |
TWI401807B (zh) | 台型半導體裝置及其製造方法 | |
CN109872974A (zh) | 具有集成pn二极管温度传感器的半导体器件 | |
JP5507118B2 (ja) | 半導体装置およびその製造方法 | |
CN104995740B (zh) | 半导体二极管组合件 | |
US10923562B2 (en) | Semiconductor device, and method for manufacturing semicondcutor device | |
JPH09162398A (ja) | 半導体装置およびその製造方法 | |
JP2017126724A (ja) | 半導体装置および半導体装置の製造方法 | |
TWI624884B (zh) | Grain size packaged diode element with ultra-low forward voltage and method of manufacturing the same | |
CN105206680A (zh) | 双向瞬态电压抑制二极管及其制造方法 | |
KR20110096323A (ko) | 정전류 다이오드 소자 및 그 제조방법 | |
US9780202B2 (en) | Trench IGBT with waved floating P-well electron injection | |
JP2014138143A (ja) | 半導体装置の製造方法、半導体ウエハ、及び、半導体装置 | |
JP2019169563A (ja) | 半導体装置の製造方法、および半導体装置 | |
KR20140033078A (ko) | 바이폴라 펀치 쓰루 반도체 디바이스 및 그러한 반도체 디바이스의 제조 방법 | |
US8975661B2 (en) | Asymmetrical bidirectional protection component |