TWI624025B - 多層標靶之設計 - Google Patents

多層標靶之設計 Download PDF

Info

Publication number
TWI624025B
TWI624025B TW103118863A TW103118863A TWI624025B TW I624025 B TWI624025 B TW I624025B TW 103118863 A TW103118863 A TW 103118863A TW 103118863 A TW103118863 A TW 103118863A TW I624025 B TWI624025 B TW I624025B
Authority
TW
Taiwan
Prior art keywords
target
program
layer
program layer
segmentation
Prior art date
Application number
TW103118863A
Other languages
English (en)
Other versions
TW201511210A (zh
Inventor
紐瑞爾 艾米爾
Original Assignee
克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 克萊譚克公司 filed Critical 克萊譚克公司
Publication of TW201511210A publication Critical patent/TW201511210A/zh
Application granted granted Critical
Publication of TWI624025B publication Critical patent/TWI624025B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/01—Arrangements or apparatus for facilitating the optical investigation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2201/00—Features of devices classified in G01N21/00
    • G01N2201/02—Mechanical
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2201/00—Features of devices classified in G01N21/00
    • G01N2201/12—Circuits of general importance; Signal processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/2457—Parallel ribs and/or grooves

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Biochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本發明提供多層標靶，及其設計檔案與設計及產生方法。該多層標靶包括：程序層，其經配置以在指定區域具有平行分割特徵部；及標靶層，其包括垂直於該等指定區域處之該等程序層之該等平行分割特徵部的標靶元件。

Description

多層標靶之設計 [相關申請案之交叉參考]
本申請案主張2013年3月29日申請之美國臨時專利申請案第61/828,578號之權益，該案之全文以引用方式併入本文中。
本發明係關於度量衡之領域，且更特定言之係關於度量衡標靶。
度量衡標靶經設計以實現指示晶圓產生步驟之品質及量化晶圓上之結構之設計與實施之間之一致之參數之量測。作為特定結構之度量衡標靶最佳化裝置類似性及光學可測性之要求。標靶對半導體製造設計規則之依從促進標靶之精確產生但可減小標靶之光學可測性。
全文以引用方式併入本文中之美國專利公開案第2012/0033215號及美國專利第8,243,273號揭示將虛擬填充增加至一標靶設計以改良設計規則之依從。
本發明之一態樣提供一種多層標靶，其包括：至少兩個程序層，其等經配置以在指定區域具有平行分割特徵部；及至少一個標靶層，其包括垂直於指定區域處之程序層之平行分割特徵部之標靶元件。
下列詳細描述中闡述、可能自詳細描述可推測，及/或可藉由本 發明之實踐學習本發明之此等、額外，及/或其他態樣及/或優點。
100‧‧‧多層標靶
110、120‧‧‧程序層
112、122‧‧‧平行分割特徵部
112A、112B‧‧‧分割特徵部
114、124‧‧‧特徵部/間隙
115‧‧‧標靶元件
122A、122B‧‧‧分割特徵部
125‧‧‧標靶元件
130‧‧‧標靶層
130A、130B、130C‧‧‧標靶層
132‧‧‧充滿背景
134‧‧‧片段
134A、134B、134C‧‧‧片段
135‧‧‧標靶元件
135A、135B、135C‧‧‧標靶元件
136‧‧‧外圍
200‧‧‧方法
210‧‧‧步驟
215‧‧‧步驟
220‧‧‧步驟
225‧‧‧步驟
230‧‧‧步驟
240‧‧‧步驟
245‧‧‧步驟
260‧‧‧步驟
270‧‧‧步驟
280‧‧‧步驟
285‧‧‧步驟
290‧‧‧步驟
p1、p2‧‧‧節距
為本發明之實施例之一更好理解及展示如何實現本發明之實施例，現可僅藉由實例參考隨附圖式，其中全部相同符號指示對應元件或區段。
在隨附圖式中：圖1A係根據本發明之一些實施例之多層標靶之一高階示意性圖解說明。
圖1B係根據本發明之一些實施例之多層標靶及其等各自外圍之一高階示意性圖解說明。
圖2A及圖2B分別係根據本發明之一些實施例之一例示性多層標靶及其層之一高階示意性圖解說明。
圖3A及圖3B分別係根據本發明之一些實施例之一例示性多層標靶及其層之一高階示意性圖解說明。
圖4A及圖4B分別係根據本發明之一些實施例之一例示性多層標靶及其層之一高階示意性圖解說明。
圖5係圖解說明根據本發明之一些實施例之一方法之一高階流程圖。
在闡述之詳細說明之前，闡述後文中將使用之特定術語之定義可係有幫助的。
如本文中所使用，本申請案中之術語「度量衡標靶」或「標靶」被定義為在用於度量衡目的之一晶圓上設計或產生之結構。如本文中所使用，本申請案中之術語「標靶元件」被定義為諸如個別標靶區域或方塊、格柵板等之度量衡標靶中之一特徵部。標靶元件可係充滿或空(間隙)的，且亦可被分割，即可包括累積組成標靶元件之多個 較小特徵部。一標靶係指包括標靶元件，各「標靶元件」係與其背景區分之標靶之一特徵部，「背景」係接近相同或一不同層上之一標靶元件之一晶圓區域(標靶元件之上或之下)。明確言之，術語一標靶元件之「外圍」係指相同層中標靶元件周圍之緊接層。如本文中所使用，本申請案中之術語「指定區域」被定義為標靶之圍繞一標靶元件之一區域，亦即指定區域包含標靶元件本身及其緊接背景。
如本文中所使用，本申請案中之術語「層」、「程序層」及「標靶層」被定義為用於其步驟之任一者中之一微影程序中之層之任一者。術語「標靶層」係用以區分一層與自其它層量測之標靶元件，而「程序層」亦可固持相對於標靶層之標靶元件同時繼續量測之標靶元件。因此，如程序層及標靶層之層之符號不應被理解為限制本發明但僅幫助闡明標靶結構及設計原理。本發明中以一非限制方式使用之層之實例包含氧化物或氧化物擴散(OD)層、多晶矽(多晶)層及接觸層。
如本文中所使用，本申請案中之術語「週期結構」係指展現一些週期性之至少一層中之任何種類之經設計或經產生結構。週期性以其節距，亦即其空間頻率為特徵。例如，可將作為一標靶元件之一板產生為一組間隙平行線，藉此減小元件之最小特徵部大小且避免標靶中之單調區域。
如本文中所使用，本申請案中之術語「分割特徵部」係指相對於典型裝置特徵部之量度之數量級，一層上之一區域之用以防止區域連續充滿或連續空(其可被稱作為「虛擬填充」)之任何細部。特定言之，此等細部通常經引入以增強標靶之可生產性。通常此等細部(分割特徵部)作為具有程序相容之節距值之平行線被引入。術語「平行分割特徵部」被定義為至少一定程度上在一特定方向上平行之任何區域填充細部。
現特定詳細參考圖式，強調所示細節係藉由實例且為僅本發明 之較佳實施例之圖解說明論述目的而展示，且為提供相信最有用且容易理解之本發明之原理及概念態樣之描述而呈現。就此而言，不欲展示超過本發明之一基本理解所需之本發明之結構細節，描述與圖式一起使熟習此項技術者明白可如何具體實踐本發明之若干形式。
在詳細解釋本發明之至少一項實施例之前，應理解本發明不限於其下文描述中闡述或圖式中圖解說明之構造之細節及組件之配置之應用。本發明適用於其他實施例或係以各種方式實踐或執行。再者，應瞭解本文中所採用之措辭及術語係為描述之目的且不應被視為限制性。
圖1A係根據本發明之一些實施例之多層標靶100之一高階示意性圖解說明。多層標靶100包括：至少兩個程序層110、120，其等經配置以在指定區域具有平行分割特徵部112、122；及至少一個標靶層130，其包括垂直於指定區域處之程序層110、120(分別)之平行分割特徵部112、122的標靶元件135。指定區域自身被理解為標靶元件135及其等相對於多層標靶100中之層110、120、130之緊接外圍的區域。至少一個標靶層130可包括複數個標靶層，其各者在不同指定區域具有標靶元件135。程序層110、120亦可在不同指定區域包括標靶元件135。術語程序層及標靶層係用於解釋原因且不應被理解為限制標靶元件之可能位置。此外，在度量衡量測期間，取決於實際量測之標靶，層可改變其等作為程序層及標靶層的任務。
圖1B係根據本發明之一些實施例之標靶元件135及其等各自外圍136之一高階示意性圖解說明。自圖1B之左至右例示，標靶元件135可係充滿板及/或間隙板(即，具有特徵部之一外圍內之無特徵區域)及/或垂直於指定區域處之程序層之平行分割特徵部(例如，分別在110及120中之112及122)分割的板及/或平行於指定區域處之程序層之平行分割特徵部(例如，分別在110及120中之112及122)分割的板。只要 在使用指定量測組態(例如，具有或不具有偏光量測)時維持標靶元件135與其外圍136之間的光學對比，則圖1B中例示與標靶元件135為任意且非限制性關係之標靶元件135的外圍136可係空的，充滿的，或平行或垂直於平行分割特徵部分割的。
程序層(例如，分別110、120)之平行分割特徵部(例如，112、122)經組態以具有不在程序層之間形成一莫列(Moiré)波紋之節距(例如，分別p1、p2)，因為一波紋可增大量測不精確度或可併同產生錯誤量測。節距p1及p2可相等、具有一整數比率，或至少具有不干擾量測之一莫列波紋節距(例如，p1及p2可具有一足夠大之共同除法器，或具有較小整數之一比率作為節距比率)。
在某些實施例中，標靶元件135可係平行於指定區域處之程序層110、120之平行分割特徵部112、122分割的板。在此等情況下，選擇板分割節距以不產生具有平行分割特徵部之一莫列波紋(例如，共用一節距值或具有與平行分割特徵部112、122之節距形成一整數比率之一節距)。儘管板本身垂直於平行分割特徵部112、122且因此沿著與平行分割特徵部112、122相同之方向產生一量測，然而可以產生具有平行分割特徵部112、122之一莫列波紋之一節距來將其分割(在垂直於平行分割特徵部112、122，亦即垂直於量測方向之一方向上)。儘管此莫列波紋不用於量測本身，然而其可用於或經組態以促進ROI放置或標靶擷取。
圖2A及圖2B分別係根據本發明之一些實施例之一多層標靶100及其層110、120、130之高階示意性圖解說明。圖2A及圖2B以一非限制性方式例示：程序層110(例如，一氧化物擴散(OD)層)，其具有在層110之不同區域中可不同之分割特徵部112A、112B；程序層120(例如，一多晶矽(多晶)層)，其具有在層120之不同區域中可不同但(分別)平行於其中層110及120之分割特徵部彼此平行之指定重疊區域中之分割特徵部112A、112B之分割特徵部122A、122B；及標靶層 130(例如，一接觸層)，其在其中層110及120之分割特徵部彼此平行之指定區域中具有標靶元件135。層110、120、130在圖2B中單獨且在圖2A中重疊展示。應注意標靶元件135垂直於標靶四分之一之各者中之層110、120之平行分割特徵部。
應注意層110、120及130之經圖解說明識別及順序係非限制性的且其任何改變係本發明之部分。程序層110、120之任一者可在標靶層130之下或之上。層110、120及130之任一者可被應用為一正向或一負向層。例如，標靶元件135可係層130之一充滿背景132中之間隙。在另一實例中，標靶元件135可被分割，亦即由累積形成標靶元件135之片段134組成。在標靶元件135係一間隙之情況下，片段134可係間隙。分割波紋之任一者之節距可改變，特別係各層之不同區域中之分割波紋。例如，區域112A及112B中之分割節距可相對於歸因於生產考量之分割之方向而改變。儘管節距可改變，然而標靶元件135之指定區域處之節距經(例如，同樣)設計以不產生莫列波紋。在某些實施例中，至少兩個程序層之平行分割特徵部具有相同分割節距。
在某些實施例中，程序層之至少一者可在指定區域外部包括垂直於其他程序層之特徵部之標靶元件。例如，程序層120在圖2A及圖2B間隙中包括可相對於程序層110量測之標靶元件125。在層130之背景132被分割之情況下，標靶元件125之區域中之分割特徵部平行於各自區域中之分割特徵部112A、112B。根據此等及類似實施例，取決於各個各自層中之指定區域及標靶元件125、135，程序層120及標靶層130可具有交替任務。
圖3A及圖3B分別係根據本發明之一些實施例之一多層標靶100及其層110、120、130A、130B、130C之高階示意性圖解說明。圖3A及圖3B以一非限制性方式例示：程序層110(例如，一氧化物擴散(OD)層)，其具有在層110之不同區域中可不同之分割特徵部112A、112B； 程序層120(例如，一多晶矽(多晶)層)，其具有在層120之不同區域中可不同但(分別)平行於其中層110及120之分割特徵部彼此平行之指定重疊區域中之分割特徵部112A、112B之分割特徵部122A、122B；及多個標靶層130A、130B、130C(例如，接觸層)，其等在其中層110及120之分割特徵部彼此平行之指定區域中具有各自標靶元件135A、135B、135C。層110、120、130A、130B、130C在圖3B中單獨且在圖3A中重疊展示。應注意標靶元件135A、135B、135C垂直於標靶區域之各者中之層110、120之平行分割特徵部。
應注意層110、120及130A、130B、130C之經圖解說明識別及順序係非限制性的且其任何改變係本發明之部分。程序層110、120之任一者可在標靶層130A、130B、130C之任一者之下或之上。可將層110、120、130A、130B及130C之任一者應用為一正向或一負向層。例如，標靶元件135A、135B、135C之任一者可係各自層130A、130B、130C之充滿背景中之間隙。在另一實例中，標靶元件135A、135B、135C之任一者可係經分割的，亦即由累積形成各自標靶元件135A、135B、135C之各自片段134A、134B、134C組成。分割方向在標靶元件135A、135B、135C之間可不同，在各標靶層130A、130B、130C內且在標靶層130A、130B、130C之間(例如，層130C中之分割方向垂直於層130A及130B中之分割方向)。局部地，在指定區域中，標靶元件135A、135B及135C之任一者之定向垂直於層110、120之局部平行分割特徵部。在標靶元件135A、135B、135C之任一者係一間隙之情況下，各自片段134A、134B、134C可係間隙。分割波紋之任一者之節距可改變，尤其各層之不同區域中之分割波紋。例如，區域112A及112B中之分割節距可相對於歸因於生產考量之分割之方向而改變。儘管節距可改變，然而，標靶元件135A、135B、135C之任一者之指定區域處之節距經(例如，同樣)設計以不形成莫列波紋。在某 些實施例中，至少兩個程序層之平行分割特徵部具有相同分割節距。
在某些實施例中，程序層之至少一者可在指定區域外部包括垂直於其他程序層之特徵部之標靶元件。例如，程序層120在圖3A及圖3B中包括可相對於程序層110量測之標靶元件125，且程序層110在圖3A及圖3B中包括可相對於程序層120量測之標靶元件115。在層130A、130B、130C之任一者中之背景被分割之情況下，其在標靶元件115及/或125之區域中之分割特徵部平行於分割特徵部122A、122B及/或各自區域中之112A、112B，且因此分別垂直於標靶元件115、125。根據此等及類似實施例，取決於各各自層中之指定區域及標靶115、125、135A、135B、135C，程序層120及/或110及任何各自標靶層130A、130B、130C可具有交替任務。
圖4A及圖4B分別係根據本發明之一些實施例之一多層標靶100及其層110、120之高階示意性圖解說明。圖4A及圖4B以一非限制性方式例示：程序層110(例如，一氧化物擴散(OD)層)，其具有在層110之不同區域中定向及分割參數(例如，節距、特徵部寬度)可不同之分割特徵部112A、112B；程序層120(例如，一多晶矽(多晶)層)，其具有在層120之不同區域中定向及分割參數(例如，節距、特徵部寬度)可不同但(分別)平行於其中層110及120之分割特徵部彼此平行之指定重疊區域中之分割特徵部112A、112B之分割特徵部122A、122B；及標靶層130(例如，一接觸層)，其在其中層110及120之分割特徵部彼此平行之指定區域中具有標靶元件135。層110、120在圖4B中單獨且在圖4A中重疊展示。
在某些實施例中，層110、120之任一者或兩者可分別包括可分別相對於其他層120、110用作為標靶元件115、125之特徵部114、124。應注意標靶元件115、125分別垂直於指定區域之各者中之層120、110之平行分割特徵部。一般而言，程序層之至少一者可在指定區域外部 包括垂直於其他程序層之特徵部之標靶元件。例如，程序層110、120在圖4A及圖4B中包括作為可分別相對於程序層120、110量測之標靶元件115、125之間隙114、124。
應注意層110及120之經圖解說明識別及順序係非限制性的且其任何改變係本發明之部分。根據所揭示原理，可切換程序層110、120或可將多個層組合至多層標靶100中。可將層110、120之任一者應用為一正向或一負向層。標靶元件115、125之任一者可係一充滿或經分割背景中之間隙、係充滿元件或係經分割的(即，由如圖1B中所圖解說明之片段組成)。分割波紋之任一者之節距可改變，尤其各層之不同區域中之分割波紋。例如，分別在區域112A、112B及122A、122B中之分割節距可相對於歸因於生產考量之分割之方向而改變。儘管節距可改變，然而標靶元件115、125之指定區域處之節距經(例如，與指定區域中之其等背景分割相同)設計以不形成莫列波紋。在某些實施例中，至少兩個程序層之平行分割特徵部具有相同分割節距。
在實施例之任一者中，一些指定區域處之平行分割特徵部可經組態以垂直於其他指定區域處之平行分割特徵部。標靶100之任一者可經組態以具有180°、120°、90°、60°、45°及/或30°之一旋轉對稱。
圖5係圖解說明根據本發明之一些實施例之一方法200之一高階流程圖。方法200可包括用於設計及/或產生標靶100之步驟，諸如下列不考慮其等順序之步驟之任一者。可藉由至少一個電腦處理器執行設計及組態步驟之任一者。某些實施例包括電腦程式產品，電腦程式產品包括具有電腦可讀取程式隨其一起嵌入之一電腦可讀取儲存媒體。電腦可讀取程式可經組態以執行方法200之步驟。亦提供的係根據方法200之步驟產生之設計檔案。某些實施例包括電腦程式產品，電腦程式產品包括具有電腦可讀取程式隨其一起嵌入之一電腦可讀取儲存媒體。電腦可讀取程式可經組態以執行標靶100之度量衡量測或 根據方法200產生之任何標靶。
方法200可包括設計一多層標靶之至少兩個程序層在指定區域處具有平行分割特徵部(步驟210)，及/或產生程序層在指定區域處具有平行分割特徵部(步驟215)，及組態多層標靶之至少一個標靶層的標靶元件，以垂直於指定區域處之程序層的平行分割特徵部(步驟220)。方法200可進一步包括產生標靶元件，以垂直於指定區域處之程序層的平行分割特徵部(步驟225)。
方法200可進一步包括組態程序層之平行分割特徵部以具有一些節距或至少不形成莫列波紋(步驟230)，及/或設計一些指定區域處的平行分割特徵部垂直於其他指定區域處的平行分割特徵部(步驟240)。
方法200可進一步包括組態指定區域外部之程序層處之垂直於其他程序層之特徵部的標靶元件(步驟245)，及/或針對不同標靶層中之標靶元件設計不同指定區域(步驟280)。
方法200可進一步包括下列步驟之任一者：將標靶元件組態為充滿板、間隙板及/或經分割板(平行或垂直於平行分割特徵部)(步驟260)，組態標靶元件之一外圍為充滿的、空的或分割的(步驟270)，組態多層標靶具有180°、120°、90°、60°、45°及30°之任一者之一旋轉對稱(步驟285)。
方法200可進一步包括藉由至少一個電腦處理器來執行設計及/或組態(步驟290)及產生及/或提供標靶設計檔案及/或度量衡標靶。方法200亦可進一步包括執行所揭示標靶之各自度量衡量測。
有利地，所揭示之多層標靶克服先前技術標靶之若干缺點，該等缺點包含(例如)對標靶本身的程序損害及缺少標靶與半導體製造設計規則的相容。特定缺點包含(i)違反針對特定層不容許正交虛擬化(即，虛擬填充之增加)的設計規則(諸如在多晶上不容許至隔離之接 觸)，(ii)標靶內或標靶附近歸因於化學機械拋光的凹陷，(iii)標靶附近歸因於不相容波紋密度之蝕刻偏差；(iv)裝置中歸因於標靶中之設計規則違反之後續寄生電容；(v)引起度量衡結果中之度量衡偏差之標靶之微影不相容性；及(vi)光罩及晶圓上歸因於過度標靶大小之度量衡覆蓋的增大。明確言之，本發明揭示用於將虛擬填充應用於一標靶設計及所得標靶的改良方法。
有利地，所揭示之多層標靶展現及最佳化實現或增強度量衡量測同時遵照設計規則且因此產生精確標靶之特定虛擬填充波紋及填充考量。由於將虛擬填充增加至多層標靶可迅速惡化度量衡量測品質，故所揭示原理容許設計及產生不包括所揭示分割波紋形式之虛擬填充之可行度量衡標靶。
在上文描述中，一實施例係本發明之一實例或實施方案。「一項實施例」、「一實施例」、「某些實施例」或「一些實施例」之各種出現不一定全部係指相同實施例。
儘管可在一單個實施例之內容中描述本發明之各種特徵，然而亦可單獨地或在任何合適組合中提供該等特徵。因此，儘管在本文中為清楚可在單獨實施例之內容中描述本發明，然而亦可在一單個實施例中實施本發明。
本發明之某些實施例可包含來自上文所揭示之不同實施例之特徵，且某些實施例可併有來自上文所揭示之其他實施例之元件。本發明之元件在一特定實施例之內容中之揭示不應被視為限制其等僅用於特定實施例。
此外，應瞭解可以各種方式執行或實踐本發明且可在除上文描述中略述之實施例之外之某些實施例中實施本發明。
本發明不限於該等圖式或對應描述。例如，流程無需移動通過各經圖解說明方塊或陳述，或按如所圖解說明及描述之確切相同順序。
本發明所屬之技術之一般技術者通常應理解本文中所使用之技術及科學術語之意義，除非另外定義。
儘管已關於一有限數目之實施例描述本發明，然而此等實施例不應被視為對本發明之範疇之限制，而是一些較佳實施例之例示。其他可能變體、修改，及應用亦係在本發明之範疇內。因此，不應藉由迄今所描述，而應藉由隨附申請專利範圍及其等合法等效物限制本發明之範疇。

Claims (39)

  1. 一種多層標靶，其包括：一第一程序層，其包含一第一複數個程序層分割特徵部；至少一第二程序層，其包含至少一第二複數個程序層分割特徵部，其中該至少一第二程序層在複數個標靶區域處與該第一程序層重疊，其中該第一複數個程序層分割特徵部在該複數個標靶區域內實質上平行於該至少一第二複數個程序層分割特徵部；及至少一標靶層，其包含複數個標靶元件，其中該複數個標靶元件之各者由一光學對比外圍元件圍繞，其中該至少一標靶層在複數個標靶區域處與該第一程序層及該至少一第二程序層重疊，其中該複數個標靶元件在該複數個標靶區域內實質上垂直於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部，其中該複數個標靶區域之各者之區域由一標靶元件及圍繞外圍元件之區域定義。
  2. 如請求項1之多層標靶，其中該複數個標靶元件包含下列之至少一者：一充滿板、一間隙板、平行於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部分割的一板、或垂直於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部分割的一板。
  3. 如請求項1之多層標靶，其中該複數個標靶元件包含下列之至少一者：在該複數個標靶區域內平行於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部分割的一板，其中平行分割之該至少一板經組態以產生在該複數個標靶區域內具有該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部以促進ROI放置或標靶擷取之一莫列波紋。
  4. 如請求項1之多層標靶，其中該外圍元件包含下列之至少一者：一充滿波紋、一空的波紋、實質上平行於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部的一分割波紋、或實質上垂直於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部的一分割波紋。
  5. 如請求項1之多層標靶，其中該第一程序層或該至少一第二程序層之至少一者包含在該複數個標靶區域外部之至少一標靶元件，其中該第一程序層中之該至少一標靶元件實質上垂直於該至少一第二程序層中之該至少一第二複數個程序層分割特徵部，其中該至少一第二程序層中之該至少一標靶元件實質上垂直於該第一程序層中之該第一複數個程序層分割特徵部。
  6. 如請求項1之多層標靶，其中該第一程序層之該第一複數個程序層分割特徵部及該至少一第二程序層之至少一第二複數個程序層分割特徵部具有相同分割節距。
  7. 如請求項1之多層標靶，其中該第一程序層之該第一複數個程序層分割特徵部具有至少一第一節距，其中該至少一第二程序層之該至少一第二複數個程序層分割特徵部具有至少一第二節距，其中該至少一第一節距及該至少一第二節距不形成一莫列波紋。
  8. 如請求項1之多層標靶，其中該至少一個標靶層包含複數個標靶層，其中該複數個標靶層之各者在該複數個標靶區域中具有複數個標靶元件。
  9. 如請求項1之多層標靶，其中該複數個標靶區域包含至少兩個標靶區域，其中該至少兩個標靶區域之各者包含一第一複數個程序層分割特徵部、至少一第二複數個程序層分割特徵部、及複數個標靶元件，其中該至少兩個標靶區域基於至少下列一者之一旋轉對稱而定向：180度、120度、90度、60度或30度。
  10. 如請求項1之多層標靶，其中該複數個標靶區域之一第一標靶區域中之一第一程序層之第一複數個程序層分割特徵部垂直於該複數個標靶區域之一第二標靶區域中之至少一第二程序層之至少一第二複數個程序層分割特徵部。
  11. 一種產生一多層標靶之方法，其包括：經由至少一電腦處理器產生包含一第一複數個程序層分割特徵部之該多層標靶之一第一程序層；經由該至少一電腦處理器產生包含至少一第二複數個程序層分割特徵部之該多層標靶之至少一第二程序層，其中該至少一第二程序層在複數個標靶區域處與該第一程序層重疊，其中該第一複數個程序層分割特徵部在該複數個標靶區域內實質上平行於該至少一第二複數個程序層分割特徵部；及經由該電腦處理器產生包含複數個標靶元件之至少一標靶層，其中該複數個標靶元件之各者由一光學對比外圍元件圍繞，其中該至少一標靶層在該複數個標靶區域處與該第一程序層及該至少一第二程序層重疊，其中該複數個標靶元件在該複數個標靶區域內實質上垂直於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部，其中該複數個標靶區域之各者之區域由一標靶元件及圍繞外圍元件之區域定義。
  12. 如請求項11之方法，其中該複數個標靶元件包含下列之至少一者：一充滿板、一間隙板、平行於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部分割的一板、或垂直於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部分割的一板。
  13. 如請求項11之方法，其中該複數個標靶元件包含下列之至少一者：在該複數個標靶區域內平行於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部分割的一板，其中平行分割之該至少一板經組態以產生在該複數個標靶區域內具有該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部以促進ROI放置或標靶擷取之一莫列波紋。
  14. 如請求項11之方法，其中該外圍元件包含下列之至少一者：一充滿波紋、一空的波紋、實質上平行於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部的一分割波紋、或實質上垂直於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部的一分割波紋。
  15. 如請求項11之方法，其中該第一程序層或該至少一第二程序層之至少一者包含在該複數個標靶區域外部之至少一標靶元件，其中該第一程序層中之該至少一標靶元件實質上垂直於該至少一第二程序層中之該至少一第二複數個程序層分割特徵部，其中該至少一第二程序層中之該至少一標靶元件實質上垂直於該第一程序層中之該第一複數個程序層分割特徵部。
  16. 如請求項11之方法，其中該第一程序層之該第一複數個程序層分割特徵部及該至少一第二程序層之至少一第二複數個程序層分割特徵部具有相同分割節距。
  17. 如請求項11之方法，其中該第一程序層之該第一複數個程序層分割特徵部具有至少一第一節距，其中該至少一第二程序層之該至少一第二複數個程序層分割特徵部具有至少一第二節距，其中該至少一第一節距及該至少一第二節距不形成一莫列波紋。
  18. 如請求項11之方法，其中該至少一個標靶層包含複數個標靶層，其中該複數個標靶層之各者在該複數個標靶區域中具有複數個標靶元件。
  19. 如請求項11之方法，其中該複數個標靶區域包含至少兩個標靶區域，其中該至少兩個標靶區域之各者包含一第一複數個程序層分割特徵部、至少一第二複數個程序層分割特徵部、及複數個標靶元件，其中該至少兩個標靶區域基於至少下列一者之一旋轉對稱而定向：180度、120度、90度、60度或30度。
  20. 如請求項11之方法，其中該複數個標靶區域之一第一標靶區域中之一第一程序層之第一複數個程序層分割特徵部垂直於該複數個標靶區域之一第二標靶區域中之至少一第二程序層之至少一第二複數個程序層分割特徵部。
  21. 如請求項11之方法，進一步包括：經由該至少一電腦處理器產生該多層標靶之一標靶設計檔案。
  22. 如請求項21之方法，進一步包括：將該標靶設計檔案傳輸至一微影工具，其中該微影工具經組態以基於一經接收之標靶設計檔案產生複數個多層標靶。
  23. 如請求項22之方法，進一步包括：對經由該微影工具產生之複數個多層標靶執行至少一度量衡量測。
  24. 一種電腦程式產品，其包括：一非暫態電腦可讀媒體，其具有藉其實施之電腦可讀程式，該電腦可讀程式經組態以致使至少一電腦處理器：經由至少一電腦處理器產生包含一第一複數個程序層分割特徵部之一多層標靶之一第一程序層；經由該至少一電腦處理器產生包含至少一第二複數個程序層分割特徵部之該多層標靶之至少一第二程序層，其中該至少一第二程序層在複數個標靶區域處與該第一程序層重疊，其中該第一複數個程序層分割特徵部在該複數個標靶區域內實質上平行於該至少一第二複數個程序層分割特徵部；及經由該電腦處理器產生包含複數個標靶元件之至少一標靶層，其中該複數個標靶元件之各者由一光學對比外圍元件圍繞，其中該至少一標靶層在複數個標靶區域處與該第一程序層及該至少一第二程序層重疊，其中該複數個標靶元件在該複數個標靶區域內實質上垂直於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部，其中該複數個標靶區域之各者之區域由一標靶元件及圍繞外圍元件之區域定義。
  25. 一種用於一微影工具之標靶設計檔案，其中該標靶設計檔案經組態以致使該微影工具產生：經由至少一電腦處理器產生的包含一第一複數個程序層分割特徵部之一多層標靶之一第一程序層；經由該至少一電腦處理器產生的包含至少一第二複數個程序層分割特徵部之該多層標靶之至少一第二程序層，其中該至少一第二程序層在複數個標靶區域處與該第一程序層重疊，其中該第一複數個程序層分割特徵部在該複數個標靶區域內實質上平行於該至少一第二複數個程序層分割特徵部；及經由該電腦處理器產生的包含複數個標靶元件之至少一標靶層，其中該複數個標靶元件之各者由一光學對比外圍元件圍繞，其中該至少一標靶層在複數個標靶區域處與該第一程序層及該至少一第二程序層重疊，其中該複數個標靶元件在該複數個標靶區域內實質上垂直於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部，其中該複數個標靶區域之各者之區域由一標靶元件及圍繞外圍元件之區域定義。
  26. 一種產生一多層標靶之方法，其包括：經由一微影工具產生包含一第一複數個程序層分割特徵部之該多層標靶之一第一程序層；經由該微影工具產生包含至少一第二複數個程序層分割特徵部之該多層標靶之至少一第二程序層，其中該至少一第二程序層在複數個標靶區域處與該第一程序層重疊，其中該第一複數個程序層分割特徵部在該複數個標靶區域內實質上平行於該至少一第二複數個程序層分割特徵部；及經由該微影工具產生包含複數個標靶元件之至少一標靶層，其中該複數個標靶元件之各者由一光學對比外圍元件圍繞，其中該至少一標靶層在複數個標靶區域處與該第一程序層及該至少一第二程序層重疊，其中該複數個標靶元件在該複數個標靶區域內實質上垂直於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部，其中該複數個標靶區域之各者之區域由一標靶元件及圍繞外圍元件之區域定義。
  27. 如請求項26之方法，其中該複數個標靶元件包含下列之至少一者：一充滿板、一間隙板、平行於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部分割的一板、或垂直於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部分割的一板。
  28. 如請求項26之方法，其中該複數個標靶元件包含下列之至少一者：在該複數個標靶區域內平行於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部分割的一板，其中平行分割之該至少一板經組態以產生在該複數個標靶區域內具有該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部以促進ROI放置或標靶擷取之一莫列波紋。
  29. 如請求項26之方法，其中該外圍元件包含下列之至少一者：一充滿波紋、一空的波紋、實質上平行於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部的一分割波紋、或實質上垂直於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部的一分割波紋。
  30. 如請求項26之方法，其中該第一程序層或該至少一第二程序層之至少一者包含在該複數個標靶區域外部之至少一標靶元件，其中該第一程序層中之該至少一標靶元件實質上垂直於該至少一第二程序層中之該至少一第二複數個程序層分割特徵部，其中該至少一第二程序層中之該至少一標靶元件實質上垂直於該第一程序層中之該第一複數個程序層分割特徵部。
  31. 如請求項26之方法，其中該第一程序層之該第一複數個程序層分割特徵部及該至少一第二程序層之該至少一第二複數個程序層分割特徵部具有相同分割節距。
  32. 如請求項26之方法，其中該第一程序層之該第一複數個程序層分割特徵部具有至少一第一節距，其中該至少一第二程序層之該至少一第二複數個程序層分割特徵部具有至少一第二節距，其中該至少一第一節距及該至少一第二節距不形成一莫列波紋。
  33. 如請求項26之方法，其中該至少一個標靶層包含複數個標靶層，其中該複數個標靶層之各者在該複數個標靶區域中具有複數個標靶元件。
  34. 如請求項26之方法，其中該複數個標靶區域包含至少兩個標靶區域，其中該至少兩個標靶區域之各者包含一第一複數個程序層分割特徵部、至少一第二複數個程序層分割特徵部、及複數個標靶元件，其中該至少兩個標靶區域基於至少下列一者之一旋轉對稱而定向：180度、120度、90度、60度或30度。
  35. 如請求項26之方法，其中該複數個標靶區域之一第一標靶區域中之一第一程序層之第一複數個程序層分割特徵部垂直於該複數個標靶區域之一第二標靶區域中之至少一第二程序層之至少一第二複數個程序層分割特徵部。
  36. 如請求項26之方法，進一步包括：接收該多層標靶之一標靶設計檔案，該標靶設計檔案由至少一電腦處理器產生。
  37. 如請求項36之方法，進一步包括：經由該微影工具自該經接收之標靶設計檔案產生複數個多層標靶。
  38. 如請求項37之方法，進一步包括：對經由該微影工具產生之該複數個多層標靶執行至少一度量衡量測。
  39. 一種電腦程式產品，其包括：一非暫態電腦可讀儲存媒體，其具有藉其實施之電腦可讀程式，該電腦可讀程式經組態以致使一或多個電腦處理器：引導(direct)一微影工具以產生包含一第一複數個程序層分割特徵部之一多層標靶之一第一程序層；引導該微影工具以產生包含至少一第二複數個程序層分割特徵部之該多層標靶之至少一第二程序層，其中該至少一第二程序層在複數個標靶區域處與該第一程序層重疊，其中該第一複數個程序層分割特徵部在該複數個標靶區域內實質上平行於該至少一第二複數個程序層分割特徵部；及引導該微影工具以產生包含複數個標靶元件之至少一標靶層，其中該複數個標靶元件之各者由一光學對比外圍元件圍繞，其中該至少一標靶層在複數個標靶區域處與該第一程序層及該至少一第二程序層重疊，其中該複數個標靶元件在該複數個標靶區域內實質上垂直於該第一複數個程序層分割特徵部及該至少一第二複數個程序層分割特徵部，其中該複數個標靶區域之各者之區域由一標靶元件及圍繞外圍元件之區域定義。
TW103118863A 2013-05-29 2014-05-29 多層標靶之設計 TWI624025B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361828578P 2013-05-29 2013-05-29
US61/828,578 2013-05-29

Publications (2)

Publication Number Publication Date
TW201511210A TW201511210A (zh) 2015-03-16
TWI624025B true TWI624025B (zh) 2018-05-11

Family

ID=51989371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103118863A TWI624025B (zh) 2013-05-29 2014-05-29 多層標靶之設計

Country Status (4)

Country Link
US (1) US9841370B2 (zh)
KR (1) KR102066320B1 (zh)
TW (1) TWI624025B (zh)
WO (1) WO2014193983A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI603216B (zh) * 2012-11-21 2017-10-21 克萊譚克公司 處理相容分段目標及設計方法
KR101986258B1 (ko) 2014-08-29 2019-06-07 에이에스엠엘 네델란즈 비.브이. 메트롤로지 방법, 타겟 및 기판
US10216098B2 (en) 2014-12-10 2019-02-26 Nova Measuring Instruments Ltd. Test structure for use in metrology measurements of patterns
CN107798150B (zh) * 2016-08-31 2021-07-23 复旦大学 一种基于序列二次规划方法统一框架的哑元填充方法
EP3404488A1 (en) 2017-05-19 2018-11-21 ASML Netherlands B.V. Method of measuring a target, metrology apparatus, lithographic cell, and target
US10707175B2 (en) 2018-05-22 2020-07-07 Globalfoundries Inc. Asymmetric overlay mark for overlay measurement
US10909297B1 (en) * 2019-08-15 2021-02-02 Taiwan Semiconductor Manufacturing Company Limited Deterministic system for device layout optimization
US20230128335A1 (en) * 2021-10-22 2023-04-27 Nanya Technology Corporation Manufacturing and measuring system for semiconductor structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030223630A1 (en) * 2002-02-15 2003-12-04 Kla-Tencor Corporation Overlay metrology and control method
US20050105092A1 (en) * 2003-11-19 2005-05-19 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317531B2 (en) * 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US7065737B2 (en) * 2004-03-01 2006-06-20 Advanced Micro Devices, Inc Multi-layer overlay measurement and correction technique for IC manufacturing
US7474401B2 (en) * 2005-09-13 2009-01-06 International Business Machines Corporation Multi-layer alignment and overlay target and measurement method
US20080121939A1 (en) * 2006-11-06 2008-05-29 Michael Murray Methods of automatically generating dummy fill having reduced storage size
US8243273B2 (en) 2008-06-04 2012-08-14 Kla-Tencor Corporation Enhanced OVL dummy field enabling “on-the-fly” OVL measurement methods
TWI506672B (zh) * 2008-09-01 2015-11-01 D2S Inc 用於在表面碎化及形成圓形圖案與用於製造半導體裝置之方法
WO2010025793A1 (en) * 2008-09-08 2010-03-11 Asml Netherlands B.V. A substrate, a method of measuring a property, an inspection apparatus and a lithographic apparatus
US8361683B2 (en) * 2010-04-09 2013-01-29 International Business Machines Corporation Multi-layer chip overlay target and measurement
US9927718B2 (en) * 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
NL2007615A (en) * 2010-11-30 2012-05-31 Asml Netherlands Bv Method of operating a patterning device and lithographic apparatus.
NL2009273A (en) * 2011-08-31 2013-03-04 Asml Netherlands Bv Level sensor arrangement for lithographic apparatus, lithographic apparatus and device manufacturing method.
US9709903B2 (en) * 2011-11-01 2017-07-18 Kla-Tencor Corporation Overlay target geometry for measuring multiple pitches

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030223630A1 (en) * 2002-02-15 2003-12-04 Kla-Tencor Corporation Overlay metrology and control method
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
US20050105092A1 (en) * 2003-11-19 2005-05-19 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids

Also Published As

Publication number Publication date
TW201511210A (zh) 2015-03-16
US20150153268A1 (en) 2015-06-04
US9841370B2 (en) 2017-12-12
KR20160013920A (ko) 2016-02-05
WO2014193983A1 (en) 2014-12-04
KR102066320B1 (ko) 2020-01-14

Similar Documents

Publication Publication Date Title
TWI624025B (zh) 多層標靶之設計
US10527951B2 (en) Compound imaging metrology targets
US8621406B2 (en) System and methods for converting planar design to FinFET design
US8875076B2 (en) System and methods for converting planar design to FinFET design
US8816444B2 (en) System and methods for converting planar design to FinFET design
US8799833B2 (en) System and methods for converting planar design to FinFET design
CN106252252B (zh) 保形沉积的薄膜厚度预测模型建立及应用方法
US10372037B2 (en) Constructing fill shapes for double-patterning technology
KR102255450B1 (ko) 반도체 장치의 레이아웃 설계 방법
TW201515128A (zh) 併合成像及散射測量靶
JP2007286915A (ja) 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム
JP2014044560A (ja) 半導体装置の設計方法、設計プログラム及び設計装置
CN104835754B (zh) 具有减小不准确性且维持对比度的填充元件的计量目标
CN110221516A (zh) 辅助图形的添加方法、添加装置、存储介质和处理器
KR101802582B1 (ko) 집적 회로 설계를 위한 레이아웃 최적화
Chang et al. Obstacle-aware group-based length-matching routing for pre-assignment area-I/O flip-chip designs
CN104701140B (zh) 双重曝光的图案拆分方法以及***
CN104865798B (zh) 光刻工艺中的曝光场的尺寸选择方法
WO2021034321A1 (en) Efficient scheduling of tasks for resolution enhancement technique operations
JP5440293B2 (ja) レチクルレイアウト生成方法、プログラム及びレチクルレイアウト生成装置
US20140201694A1 (en) Wrap Based Fill In Layout Designs
CN103928308B (zh) 具有不同长度的晶体管栅极阵列及其制作方法
JP2012028403A (ja) 半導体装置の製造方法
TWI502273B (zh) 虛設圖案以及形成虛設圖案之方法
JP5309728B2 (ja) レチクルデータ作成方法及びレチクルデータ作成装置