TWI617932B - 配線資料之生成裝置、生成方法及描繪系統 - Google Patents
配線資料之生成裝置、生成方法及描繪系統 Download PDFInfo
- Publication number
- TWI617932B TWI617932B TW104130662A TW104130662A TWI617932B TW I617932 B TWI617932 B TW I617932B TW 104130662 A TW104130662 A TW 104130662A TW 104130662 A TW104130662 A TW 104130662A TW I617932 B TWI617932 B TW I617932B
- Authority
- TW
- Taiwan
- Prior art keywords
- wiring
- wiring pattern
- wafer
- region
- area
- Prior art date
Links
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Image Processing (AREA)
Abstract
本發明一面抑制配線遺漏之產生、及控制處理時間,一面生成配線資料。
本發明之配線資料之生成裝置具備:基準配線資料獲取部,其獲取表示基準配線圖案之基準配線資料;區域資訊獲取部,其獲取規定基準晶片區域及再配線區域之區域資訊;網路表生成部,其針對被再配線區域包圍之對象配線圖案生成網路表;及誤差獲取部,其獲取半導體晶片之配置誤差;且進而具備:第1配線資料生成部,其生成表示半導體晶片之扇出配線之扇出配線資料;及第2配線資料生成部,其藉由將對象配線圖案以連接於半導體晶片之扇出配線之方式,根據配置誤差進行再配線,而生成表示新配線圖案之配線資料;第2配線資料生成部係基於網路表而生成表示新配線圖案之配線資料。
Description
本發明係關於晶片優先(chip-first)型系統級封裝或晶圓級封裝之製造製程中之配線圖案之生成技術、及配線圖案之曝光技術。
於晶片優先型SIP(System in Package,系統級封裝)或WLP(Wafer Level Package,晶圓級封裝)之製造製程中,使用再配線層進行IC(Integrated Circuit,積體電路)間或IC之焊墊與凸塊間之配線。此時,接合於成為支持體之基板上之IC之配置誤差的應對成為問題。
於對曝光處理使用步進式曝光機之技術(參照專利文獻1、2)中,藉由於隔著遮罩之曝光範圍內對曝光之位置或角度進行微調而避免該問題。然而,於IC之配置誤差較大之情形時,良率會降低,例如於所連接之IC間之距離相距能夠藉由遮罩曝光之配線圖案之長度以上之情形時,於再配線層會產生連接不良等。又,於將基板上之複數個IC相關之電路區域一次曝光之情況下,各IC之配置誤差存在差異時,難以抑制連接不良。
與此相對,已知有不使用遮罩而掃描曝光用之光束進行曝光處理之技術,根據該技術,與使用遮罩之方法相比,容易應對IC之配置誤差。即,於存在配置誤差之情形時,藉由最初便根據配置誤差重新設計配線圖案,而以GDS格式等遮罩CAD用格式生成表示經修正之配
線圖案之配線資料。而且,藉由對所生成之配線資料實施描繪裝置用之RIP(Raster Image Processing,光柵圖像處理)來生成光柵資料形式之描繪資料,能夠實現利用描繪裝置之再配線。然而,如此藉由重新設計而生成配線資料需要耗費大量時間。又,RIP處理亦需要耗費大量時間。因此,關於不使用遮罩之利用光束掃描之曝光技術,提出有縮短應對配置誤差之配線資料之生成所需之時間的技術。
例如,專利文獻3之描繪裝置檢測出附於基板上之各電路區域的對位標記之位置移位作為各電路區域之電極之位置移位。而且,該裝置於如所設計般配置而不存在位置移位之情形時,對於將各電路區域間連接之配線圖案中電路區域內之部分,一面根據位置移位進行平行地錯開之圖案偏移而進行修正,一面藉由光束掃描進行基於經修正之配線圖案之描繪。然而,於各電路區域中不僅存在位置移位而且存在角度變動之情形時,由於對位標記之移位與成為配線圖案之端點之電極之移位不同,故而專利文獻3之裝置會產生再配線層中之連接不良。
因此,專利文獻4之描繪裝置藉由將拍攝配置有設有複數個電極之各IC之基板所得之圖像、與關於不存在各IC之配置誤差之該基板之既有配線圖案進行比較,而特定出成為將各IC間連接之各配線之兩端點的電極之各對組合、及各電極之位置。繼而,該裝置針對電極對之各者求出以最短距離連結特定出之電極對的直線之向量資料,並將求出之各向量資料設定為與IC之配置誤差對應之配線圖案而進行描繪。藉此,於IC之配置誤差中不僅包含位置移位而且包含角度變動之情形時,可抑制再配線層中之連接不良。然而,於該描繪裝置中,根據IC之配置誤差以直線狀之配線將IC之電極與連接目標之IC之電極直接連接。因此,於各IC之電極之配置如BGA(Ball-Grid Array,球柵陣列)等般較複雜之情形時,於來自BGA等之扇出配線部分中成為修正後之
配線圖案彼此交叉之設計,因此存在產生未生成配線圖案之配線遺漏(「未配線」)之問題。
與此相對,於專利文獻5中揭示有如下裝置,其配置於基板上,包圍半導體晶片且使用較半導體晶片廣之包圍區域而生成自半導體晶片之各電極配設於基板上之配線圖案。包圍區域內之配線圖案包含扇出配線。因此,於包圍區域內之配線圖案中,容易產生由配線彼此交叉之設計引起之配線遺漏。因此,該裝置將半導體晶片之扇出配線所包含之各配線以相互不交叉之方式引出至包圍區域之周緣而生成包圍區域內之配線圖案,藉此抑制包圍區域內之配線圖案中之配線遺漏。
[專利文獻1]日本專利特開2003-197850號公報
[專利文獻2]日本專利特開2010-219489號公報
[專利文獻3]日本專利特開平1-215022號公報
[專利文獻4]日本專利特開2012-42587號公報
[專利文獻5]日本專利特開2014-11264號公報
然而,於專利文獻5之裝置中,使用較半導體晶片廣之包圍區域生成連接配線圖案,因此配線對象區域中之包圍區域以外之區域變窄。因此,生成包圍區域以外之區域中之配線圖案時,存在容易產生因配線彼此交叉之設計引起之配線遺漏等問題。
本發明係為了解決此種問題而完成者,其目的在於提供一種技術,該技術於生成表示自配置於基板上之半導體晶片之各電極於上述基板上延伸之連接配線圖案的配線資料時,即便於配線區域較窄且半導體晶片存在與位置及角度相關之配置誤差之情形時,亦能夠抑制配
線遺漏之產生並且生成配線資料。
為了解決上述問題,第1態樣之配線資料之生成裝置係表示自配置於基板上之半導體晶片之各電極於上述基板上延伸之連接配線圖案之配線資料的生成裝置,其於藉由以特定之基準位置及特定之基準角度將上述半導體晶片配置於上述基板上而成之晶片狀態來定義基準晶片,且藉由對上述基準晶片所賦予之上述連接配線圖案來定義基準配線圖案時,包含:基準配線資料獲取部,其獲取表示預先設定之上述基準配線圖案之基準配線資料;區域資訊獲取部,其獲取規定基準晶片區域及再配線區域該兩個區域之區域資訊,上述基準晶片區域係以表現配置於上述基板上之上述基準晶片之方式對上述基準配線圖案預先設定,上述再配線區域係以包圍上述基準配線圖案中成為再配線對象之對象配線圖案而與上述基準晶片區域鄰接之方式對上述基準配線圖案預先設定;網路表生成部,其對於上述基準配線圖案中被上述再配線區域包圍之上述對象配線圖案之各配線,基於上述區域資訊分別特定出上述再配線區域與上述基準晶片區域之交界線上之一端及另一端,藉此生成表示特定出之各一端與各另一端之電性連接關係的網路表;及誤差獲取部,其獲取上述半導體晶片相對於上述基準位置及上述基準角度之配置誤差;於藉由上述基準配線圖案中上述基準晶片區域所包含之部分來定義基準扇出配線時,該配線資料之生成裝置進而包含:第1配線資料生成部,其以上述基準扇出配線相對於上述基準晶片之位置及角度、與上述基板上之上述半導體晶片之扇出配線相對於該半導體晶片之位置及角度無論上述配置誤差如何均相同之方式,生成表示該扇出配線之扇出配線資料;及第2配線資料生成部,其將上述對象配線圖案以連接於上述半導體晶片之扇出配線之方式根據上述配置誤差進行再配線,藉此生成表示新配線圖案之配線資料;上述
第2配線資料生成部係以上述對象配線圖案之上述各一端相對於上述基準晶片之位置關係、與上述新配線圖案之各一端相對於上述基板上之上述半導體晶片之位置關係該兩個位置關係無論上述配置誤差如何均相同之方式決定上述新配線圖案之各一端之位置,且基於所決定之各位置及上述網路表而生成表示上述新配線圖案之配線資料。
第2態樣之配線資料之生成裝置係如第1態樣之配線資料之生成裝置,其進而包含:顯示部,其能夠顯示圖像;及顯示控制部,其使上述顯示部顯示GUI(Graphical User Interface,圖形使用者介面),該GUI能夠於包含上述基準配線圖案及其周圍部分之各個圖像之配線區域圖像上設定上述基準晶片區域及上述再配線區域;且上述區域資訊獲取部獲取基於經由上述GUI設定之上述基準晶片區域及上述再配線區域而規定該兩個區域之區域資訊。
第3態樣之配線資料之生成裝置係如第2態樣之配線資料之生成裝置,其中上述GUI係構成為能夠於上述配線區域圖像上以矩形之形式設定上述基準晶片區域。
第4態樣之配線資料之生成裝置係如第2態樣之配線資料之生成裝置,其中上述GUI係構成為能夠藉由於上述配線區域圖像上設定上述基準晶片區域、及包圍上述基準晶片區域之上述再配線區域之外周緣,而將上述配線區域圖像之上述外周緣所內包之區域中除上述基準晶片區域以外之區域設定為上述再配線區域。
第5態樣之配線資料之生成裝置係如第2態樣之配線資料之生成裝置,其中上述GUI係於上述配線圖案圖像上默認設定上述基準配線圖案中包含無論上述配置誤差如何均為固定之固定配線圖案之區域。
第6態樣之描繪系統係具備如第1至第5項中之任一態樣之配線資料之生成裝置者,且進而包含:光學頭部,其不使用曝光用之遮罩而將上述基板曝光;載置台,其載置上述基板,且相對於上述光學頭部
相對移動;拍攝部,其拍攝配置於上述基板上之上述半導體晶片;及描繪資料生成部,其基於上述生成裝置分別生成之表示上述半導體晶片之扇出配線之扇出配線資料及表示上述新配線圖案之配線資料,而生成已實施該描繪系統用之光柵化處理之描繪資料;上述生成裝置之上述誤差獲取部基於上述拍攝部所拍攝之上述半導體晶片之圖像而獲取上述配置誤差,且該描繪系統基於上述描繪資料生成部所生成之上述描繪資料,利用上述光學頭部將載置於上述載置台上之上述基板直接曝光。
第7態樣之配線資料之生成方法係表示自配置於基板上之半導體晶片之各電極於上述基板上延伸之連接配線圖案之配線資料的生成方法,該生成方法於藉由以特定之基準位置及特定之基準角度將上述半導體晶片配置於上述基板上而成之晶片狀態來定義基準晶片,且藉由對上述基準晶片賦予之上述連接配線圖案來定義基準配線圖案時,具備:基準配線資料獲取步驟,其係獲取表示預先設定之上述基準配線圖案之基準配線資料;區域設定步驟,其係對上述基準配線圖案設定表現配置於上述基板上之上述基準晶片之基準晶片區域、及與上述基準晶片區域鄰接而包圍上述基準配線圖案中成為再配線對象之對象配線圖案之再配線區域;區域資訊獲取步驟,其係獲取規定所設定之上述基準晶片區域及上述再配線區域之區域資訊;網路表生成步驟,其係對於上述基準配線圖案中被上述再配線區域包圍之上述對象配線圖案之各配線,基於上述區域資訊分別特定出上述再配線區域與上述基準晶片區域之交界線上之一端及另一端,藉此生成表示特定出之各一端與各另一端之電性連接關係之網路表;及誤差獲取步驟,其係獲取上述半導體晶片相對於上述基準位置及上述基準角度之配置誤差;於藉由上述基準配線圖案中上述基準晶片區域所包含之部分來定義基準扇出配線時,該配線資料之生成方法進而包括:第1配線資料生成步
驟,其係以上述基準扇出配線相對於上述基準晶片之位置及角度、與上述基板上之上述半導體晶片之扇出配線相對於該半導體晶片之位置及角度無論上述配置誤差如何均相同之方式,生成表示該扇出配線之扇出配線資料;及第2配線資料生成步驟,其係藉由將上述對象配線圖案以連接於上述半導體晶片之扇出配線之方式根據上述配置誤差進行再配線,而生成表示新配線圖案之配線資料;上述第2配線資料生成步驟係如下步驟:以上述對象配線圖案之上述各一端相對於上述基準晶片之位置關係、與上述新配線圖案之各一端相對於上述基板上之上述半導體晶片之位置關係該兩個位置關係無論上述配置誤差如何均相同之方式決定上述新配線圖案之各一端之位置,且基於決定之各位置及上述網路表而生成表示上述新配線圖案之配線資料。
第8態樣之配線資料之生成方法係如第7態樣之配線資料之生成方法,其中上述區域設定步驟係藉由經由GUI之操作而設定上述基準晶片區域及上述再配線區域之步驟,該GUI能夠於包含上述基準配線圖案與其周圍部分之各自之圖像之配線區域圖像上,設定上述基準晶片區域及上述再配線區域。
根據本發明,於以基準角度在基準位置配置有基準晶片之狀態下生成基準晶片區域之基準扇出配線,且對於再配線區域之對象配線圖案生成網路表。而且,根據半導體晶片之配置誤差,由基準扇出配線生成關於基板上之半導體晶片之扇出配線,且基於網路表,以連接於半導體晶片之扇出配線之方式根據配置誤差將對象配線圖案進行再配線而生成新配線圖案。因此,即便於配線區域較窄且半導體晶片存在與位置及角度相關之配置誤差之情形時,亦可抑制配線遺漏之產生並且生成配線資料。
1‧‧‧描繪系統
2‧‧‧配線資料生成裝置
10‧‧‧載置台
10a‧‧‧第1部位
10b‧‧‧第2部位
20‧‧‧載置台移動機構
21‧‧‧旋轉機構
22‧‧‧支持板
23‧‧‧副掃描機構
23a‧‧‧線性馬達
23b‧‧‧導軌
24‧‧‧底板
25‧‧‧主掃描機構
25a‧‧‧線性馬達
25b‧‧‧導軌
30‧‧‧位置參數計測機構
31‧‧‧雷射光出射部
32‧‧‧分光器
33‧‧‧彎光器
34‧‧‧第1干涉儀
35‧‧‧第2干涉儀
42‧‧‧監控圖像
42‧‧‧監控圖像
44‧‧‧設計資訊
46‧‧‧配置誤差
50‧‧‧光學頭部
53‧‧‧照明光學系統
54‧‧‧雷射振盪器
55‧‧‧雷射驅動部
60‧‧‧對準相機
69‧‧‧對準標記
70‧‧‧控制部
72‧‧‧記憶部
73‧‧‧記憶部
74‧‧‧顯示部
75‧‧‧操作受理部
81‧‧‧標籤
82‧‧‧標籤
83‧‧‧標籤
84‧‧‧圖像顯示區域
91‧‧‧區域資訊
93‧‧‧再配線區域與基準晶片區域之交界線上之一端
94‧‧‧新配線圖案之一端
97‧‧‧再配線區域與基準晶片區域之交界線上之另一端
100‧‧‧描繪裝置
101‧‧‧本體框架
102‧‧‧罩蓋
110‧‧‧基板收納盒
120‧‧‧搬送機械手
130‧‧‧基台
140‧‧‧頭支持部
141‧‧‧腳構件
142‧‧‧腳構件
143‧‧‧樑構件
144‧‧‧樑構件
150‧‧‧配線系統
172‧‧‧盒體
210‧‧‧鼠穴
250‧‧‧鼠穴
310‧‧‧網路表
350‧‧‧網路表
410‧‧‧基準配線圖案
420‧‧‧連接配線圖案
420a‧‧‧連接配線圖案
430‧‧‧基準扇出配線
440‧‧‧扇出配線
450‧‧‧對象配線圖案
460‧‧‧配線圖案
470‧‧‧固定配線圖案
510‧‧‧基準配線資料
520‧‧‧連接配線資料
530‧‧‧基準扇出配線資料
540‧‧‧扇出配線資料
560‧‧‧配線資料
570‧‧‧固定配線資料
580‧‧‧描繪資料
630‧‧‧基準晶片
640‧‧‧半導體晶片
640a、640b‧‧‧半導體晶片
670‧‧‧電極座
730‧‧‧基準晶片區域
750‧‧‧再配線區域
750a‧‧‧再配線區域
770‧‧‧固定配線圖案區域
830‧‧‧電極
870‧‧‧電極
900‧‧‧CPU
901‧‧‧CPU
910‧‧‧誤差獲取部
931‧‧‧第1配線資料生成部
932‧‧‧第2配線資料生成部
940‧‧‧描繪資料生成部
950‧‧‧區域資訊獲取部
960‧‧‧配線資料獲取部
970‧‧‧網路表生成部
972‧‧‧顯示控制部
980‧‧‧曝光控制部
A‧‧‧區塊
PG1‧‧‧程式
PG2‧‧‧程式
S10‧‧‧步驟
S20‧‧‧步驟
S30‧‧‧步驟
S40‧‧‧步驟
S50‧‧‧步驟
S60‧‧‧步驟
S70‧‧‧步驟
S80‧‧‧步驟
S110‧‧‧步驟
S120‧‧‧步驟
S130‧‧‧步驟
S140‧‧‧步驟
S160‧‧‧步驟
S170‧‧‧步驟
W‧‧‧基板
圖1係表示實施形態之描繪系統之構成例之側視圖。
圖2係表示圖1之描繪系統之構成例之俯視圖。
圖3係表示實施形態之描繪系統之功能構成之一例的方塊圖。
圖4係表示基準晶片之配置之一例之圖。
圖5係表示自圖4之半導體晶片配線之基準配線圖案之一例之圖。
圖6係表示圖5之基準配線圖案之圖。
圖7係表示圖6之基準配線圖案中之基準晶片區域及再配線區域之設定例之圖。
圖8係表示基準晶片區域及再配線區域之另一設定例之圖。
圖9係表示圖8之再配線區域之圖。
圖10係表示圖7之再配線區域內之配線圖案之鼠穴之圖。
圖11係表示配置於基板上之半導體晶片之一例之圖。
圖12係表示對圖11之半導體晶片生成之連接配線圖案之一例之圖。
圖13係表示描繪有圖12之連接配線圖案之狀態之圖。
圖14係表示於2個半導體晶片間配線之連接配線圖案之一例之圖。
圖15係表示實施形態之配線資料生成裝置之顯示部所顯示之GUI之一例之圖。
圖16係表示實施形態之配線資料生成裝置之顯示部所顯示之GUI之一例之圖。
圖17係表示實施形態之配線資料生成裝置之顯示部所顯示之GUI之一例之圖。
圖18係表示實施形態之描繪系統1之動作之一例之流程圖。
圖19係表示實施形態之描繪系統1之動作之一例之流程圖。
以下,基於圖式說明本發明之實施形態。圖式中,對具有相同構成及功能之部分附註相同符號,且於下述說明中省略重複說明。又,各圖式係模式性地進行表示。又,於下述說明中,關於自半導體晶片伸出之配線,即便其為晶片間之配線,亦使用「扇出」之用語以便說明。
<A-1.描繪裝置之構成>
圖1係表示作為實施形態1之描繪系統之一例之描繪系統1之構成例的側視圖,圖2係表示描繪系統1之構成例之俯視圖。
描繪系統1包含描繪裝置100、及作為描繪裝置100之外部裝置之配線系統150。配線系統150係藉由通信線路而與描繪裝置100之控制部70連接,且構成為能夠於與控制部70之間進行各種資料之授受。下文中,首先對描繪裝置100進行說明。
描繪裝置100係對表面賦予了感光材料之半導體基板或玻璃基板等基板之表面照射光束而描繪圖案之直接描繪裝置。更具體而言,其係用以於多晶片模組之製造步驟中,對形成於作為曝光對象基板之支持基板(以下,簡稱為「基板」)W之上表面之光阻描繪配線圖案的裝置。如圖1及圖2所示,描繪裝置100主要包含:載置台10,其保持基板W;載置台移動機構20,其使載置台10移動;位置參數計測機構30,其計測與載置台10之位置對應之位置參數;光學頭部50,其對基板W之上表面照射脈衝光;對準相機60;及控制部70。
而且,於該描繪裝置100中,於對本體框架101安裝罩蓋102而形成之本體內部配置裝置之各部分而構成本體部,並且於本體部之外側(於本實施形態中,如圖1所示為本體部之右手側)配置有基板收納盒110。於該基板收納盒110收納有應接受曝光處理之未處理之基板W,且藉由配置於本體內部之搬送機械手120裝載至本體部。又,對未處
理之基板W實施曝光處理(圖案描繪處理)之後,該基板W被搬送機械手120從本體部卸載而放回至基板收納盒110。
於該本體部中,如圖1及圖2所示,於罩蓋102所包圍之本體內部之右手端部配置有搬送機械手120。又,於該搬送機械手120之左手側配置有基台130。該基台130之一端側區域(圖1及圖2之右手側區域)成為於與搬送機械手120之間進行基板W之交接的基板交接區域,相對於此,另一端側區域(圖1及圖2之左手側區域)成為進行對基板W之圖案描繪的圖案描繪區域。
於該基台130上,於圖案描繪區域設置有頭支持部140。頭支持部140具備自基台130向上方立設之2根腳構件141及2根腳構件142。又,頭支持部140亦具備以分別跨越2根腳構件141之頂部之間、及2根腳構件142之頂部之間之方式設置之樑構件143及144。而且,於樑構件143之圖案描繪區域側固定有對準相機(拍攝部)60。對準相機60係保持於載置台10,而對搬送至圖案描繪區域之基板W進行拍攝,從而生成監控圖像42(圖3)。於基板W上配置有複數個半導體晶片,且監控圖像42亦包含該半導體晶片之圖像。
圖11係表示配置於基板W之表面上之半導體晶片640之圖。於基板W之上表面(亦稱為主面、被描繪面、被曝光面)配置有複數個半導體晶片640、及複數個電極座670。於圖11中,顯示基板W之上表面中配置有半導體晶片640、及包圍半導體晶片640之4個電極座670之部分。各電極座670與半導體晶片640隔開間隔地配置於半導體晶片640之周圍。
於半導體晶片640之上表面設置有構成BGA(Ball-Grid Array)之電極之複數個(於圖示之例中為16個)電極830。半導體晶片640之上表面係形成為正方形狀。於電極座670之上表面設置有複數個(於圖示之例中為4個)電極870。電極座670係由樹脂形成,且上表面係形成為長方
形狀。於基板W之上表面,在配置有半導體晶片640及電極座670之狀態下,以覆蓋該等之方式預先形成光阻(感光材料)層。
4個電極座670係以特定之各基準角度配置於基板W之上表面之特定之各基準位置。半導體晶片640係藉由黏晶機配置於半導體晶片640之上表面之4個電極座670所包圍之部分。所配置之半導體晶片640之位置及角度,因黏晶機之定位誤差等而相對於特定之基準位置及基準角度具有配置誤差。因此,於半導體晶片640之上表面,形成有用於檢測半導體晶片640之位置及角度之2個對準標記69。又,於基板W之上表面,形成有用於檢測基板W之位置及角度之省略圖示之複數個對準標記。
圖13係表示於圖11所示之半導體晶片640之各電極830與電極座670之各電極870之間,描繪有下述圖12之連接配線圖案420之狀態之圖。
如上所述,由於半導體晶片640存在配置誤差,故於描繪裝置100依據根據基板W之配線設計資訊所生成之配線資料進行曝光處理之情形時,會產生斷線或配線遺漏等不良配線。因此,描繪裝置100之配線資料生成裝置2求出連接配線圖案420,並生成表示連接配線圖案420之連接配線資料520,該連接配線圖案420將由網路表規定連接關係之電極彼此以不產生電性短路或斷線之方式根據半導體晶片640之實際位置及角度進行電性連接。繼而,描繪裝置100依據連接配線資料520進行曝光處理,從而對形成於基板W之上表面之光阻描繪連接配線圖案420。
返回至圖1、圖2,藉由載置台移動機構20使載置台10於基台130上向X方向、Y方向以及θ方向移動。即,載置台移動機構20使載置台10於水平面內二維地移動而進行定位,並且使載置台10繞著θ軸(鉛垂軸)旋轉來調整相對於下述光學頭部50之相對角度而進行定位。藉
此,載置台10相對於光學頭部50相對移動。
又,以相對於如此構成之頭支持部140於上下方向自如移動之方式安裝有光學頭部50。以此方式相對於頭支持部140安裝有對準相機60及光學頭部50,兩者於XY平面內之位置關係得到固定。又,該光學頭部50進行對基板W之圖案描繪,且藉由頭移動機構(省略圖示)於上下方向移動。而且,藉由頭移動機構之作動,使光學頭部50於上下方向移動,能夠高精度地調整光學頭部50與保持於載置台10之基板W之距離。如此,光學頭部50作為描繪頭發揮功能。
又,以跨越樑構件143及144之頂部之間之方式設置有收納有光學頭部50之光學系統等之盒體172,且自上方覆蓋基台130之圖案描繪區域。
載置台10係具有圓筒狀之外形且用以將基板W以水平姿勢載置並保持於其上表面的保持部。於載置台10之上表面形成有複數個抽吸孔(省略圖示)。因此,若將基板W載置於載置台10上,則藉由複數個抽吸孔之抽吸壓將基板W吸附固定於載置台10之上表面。
載置台移動機構20係用以使載置台10相對於描繪裝置100之基台130沿主掃描方向(Y軸方向)、副掃描方向(X軸方向)、及旋轉方向(繞Z軸之旋轉方向)移動之機構。載置台移動機構20具有:旋轉機構21,其使載置台10旋轉;支持板22,其支持載置台10使之能夠旋轉;副掃描機構23,其使支持板22於副掃描方向移動;底板24,其經由副掃描機構23對支持板22進行支持;及主掃描機構25,其使底板24於主掃描方向移動。
旋轉機構21具有包含安裝於載置台10內部之轉子之馬達。又,於載置台10之中央部下表面側與支持板22之間設置有旋轉支承機構。因此,當使馬達動作時,轉子於θ方向移動,載置台10以旋轉支承機構之旋轉軸為中心而於特定角度之範圍內旋轉。
副掃描機構23具有線性馬達23a,該線性馬達23a藉由安裝於支持板22之下表面之移動件及鋪設於底板24之上表面之固定件而產生副掃描方向之推進力。又,副掃描機構23具有一對導軌23b,該一對導軌23b相對於底板24沿著副掃描方向引導支持板22。因此,當使線性馬達23a動作時,支持板22及載置台10沿著底板24上之導軌23b於副掃描方向移動。
主掃描機構25具有線性馬達25a,該線性馬達25a藉由安裝於底板24之下表面之移動件及鋪設於頭支持部140之上表面之固定件而產生主掃描方向之推進力。又,主掃描機構25具有一對導軌25b,該一對導軌25b相對於頭支持部140沿著主掃描方向引導底板24。因此,若使線性馬達25a動作,則底板24、支持板22、及載置台10沿著基台130上之導軌25b於主掃描方向移動。再者,作為此種載置台移動機構20,可使用先前以來常用之X-Y-θ軸移動機構。
位置參數計測機構30係用以利用雷射光之干涉來計測關於載置台10之位置參數之機構。位置參數計測機構30主要具有雷射光出射部31、分光器32、彎光器(beam bender)33、第1干涉儀34、及第2干涉儀35。
雷射光出射部31係用以射出計測用之雷射光ML之光源裝置。雷射光出射部31係設置於固定位置、即相對於本裝置之基台130或光學頭部50固定之位置。自雷射光出射部31射出之雷射光ML首先入射至分光器32,且分支為自分光器32朝向彎光器33之第1分歧光ML1、及自分光器32朝向第2干涉儀35之第2分歧光ML2。
第1分歧光ML1被彎光器33反射且入射至第1干涉儀34,並且自第1干涉儀34照射至載置台10之-Y側之端邊之第1部位(此處為-Y側之端邊之中央部)10a。繼而,於第1部位10a反射之第1分歧光ML1再次入射至第1干涉儀34。第1干涉儀34基於朝向載置台10之第1分歧光ML1
與自載置台10反射之第1分歧光ML1之干涉,計測與載置台10之第1部位10a之位置對應之位置參數。
另一方面,第2分歧光ML2入射至第2干涉儀35,並且自第2干涉儀35照射至載置台10之-Y側之端邊之第2部位(與第1部位10a不同之部位)10b。繼而,於第2部位10b反射之第2分歧光ML2再次入射至第2干涉儀35。第2干涉儀35基於朝向載置台10之第2分歧光ML2與自載置台10反射之第2分歧光ML2之干涉,計測與載置台10之第2部位10b之位置對應之位置參數。第1干涉儀34及第2干涉儀35將藉由各自之計測所獲取之位置參數發送至控制部70。控制部70使用該位置參數進行載置台10之位置或載置台10之移動速度之控制等。
光學頭部50係朝向保持於載置台10上之基板W之上表面照射曝光處理用之脈衝光之光照射部。光學頭部50不使用曝光用之遮罩而將基板W曝光。更詳細而言,光學頭部50基於配線資料生成裝置2所生成之描繪資料580(圖3)而將載置於載置台10上之基板W直接曝光。於基台130上,以跨越載置台10及載置台移動機構20之方式架設有樑構件143,且於樑構件143安裝有光學頭部50。光學頭部50位於基台130上之Y方向(主掃描方向)之大致中央部分。光學頭部50係經由照明光學系統53而連接於1個雷射振盪器54。又,於雷射振盪器54連接有進行雷射振盪器54之驅動之雷射驅動部55。雷射驅動部55、雷射振盪器54、及照明光學系統53係設置於盒體172之內部。當使雷射驅動部55動作時,自雷射振盪器54射出脈衝光,該脈衝光經由照明光學系統53被導入至光學頭部50之內部。
於光學頭部50之內部主要設置有對所照射之光進行空間調變之空間光調變器、控制空間光調變器之描繪控制部、及經由空間光調變器將導入至光學頭部50之內部之脈衝光照射至基板W之上表面之光學系統等(分別省略圖示)。作為空間光調變器,例如採用作為繞射光柵
型空間光調變器之GLV(註冊商標:Grating Light Valve)等。導入至光學頭部50之內部之脈衝光係以被空間光調變器等成形為特定圖案形狀之光束之形式照射至基板W之上表面,從而將基板W上之光阻等感光層曝光。藉此,於基板W之上表面描繪圖案。
於基板W之上表面,以覆蓋已配置之基準晶片630及電極座670之方式預先形成藉由紫外線之照射而感光之光阻(感光材料),且雷射振盪器54係設為射出波長355nm之紫外線之3倍波長固體雷射器。當然,雷射振盪器54亦可射出基板W之感光材料所感光之波段所含之其他波長之光。描繪裝置100一面以光學頭部50之每一曝光寬度於副掃描方向上將基板W曝光,一面反覆進行複數次主掃描方向上之圖案之描繪,藉此於基板W之描繪區域整面形成圖案。
對準相機(「拍攝部」)60藉由進行基板W之拍攝,而生成監控圖像42(圖3),該監控圖像42包含預先形成於基板W之上表面之複數個部位之省略圖示之對準標記、或形成於半導體晶片640之上表面之對準標記69等之圖像。監控圖像42係用於檢測基板W之位置及角度、或半導體晶片640之位置及角度。對準相機60亦能夠拍攝設置於基板W上之光阻之下層之電極等配線圖案。對準相機60例如包含數位相機等,且經由樑構件143而固定於基台130。
於利用對準相機60拍攝對準標記時,首先,描繪裝置100使載置台10移動至最靠-Y側之位置(圖1、圖2中之左側位置)。繼而,描繪裝置100自省略圖示之監控用之照明部對基板W照射監控用照明光,且使對準相機60執行拍攝,藉此獲取包含各對準標記之圖像之監控圖像42。所獲取之監控圖像42係自對準相機60發送至控制部70。所發送之監控圖像42被控制部70用於調整基板W相對於光學頭部50之位置及角度、或檢測半導體晶片640相對於特定基準位置及基準角度之配置誤差等。
當自監控用之照明部對包含配置於基板W上之半導體晶片之金屬膜等之電極焊墊照射照明光時,其反射光中之紅外光成分入射至對準相機60。紅外光成分因幾乎無助於光阻之反應且可透過光阻故而可拍攝電極焊墊。於下層被金屬膜整面覆蓋之情形時,無法觀察其下之層,但於通常之基板W中,電極焊墊覆蓋整面之可能性較小。因此,較佳為採用能夠射出包含較多紅外光成分之光之光源作為監控用照明部之光源。又,對準相機60亦較佳為於紅外線區域具有感度。
控制部70係用以執行各種運算處理並且控制描繪裝置100內之各部分之動作之資訊處理部。控制部70例如包含具有電性連接之CPU(Central Processing Unit,中央處理單元)900(圖3)及記憶部72(圖3)等之電腦。又,控制部70具備與CPU900電性連接之曝光控制部980(圖3),且該電腦及曝光控制部980係配置於一個電氣支架(省略圖示)內。控制部70電性連接於上述載置台移動機構20、位置參數計測機構30、光學頭部50、及對準相機60等。控制部70藉由CPU900讀取記憶部72所記憶之程式PG1並執行,而進行上述各部分之動作控制。又,控制部70經由通信線路而與配線系統150連接。
控制部70使用對準相機60藉由拍攝基板W而生成之監控圖像42來檢測基板W上之光阻層之下層中之配線圖案或電極之位置,藉此可進行半導體晶片之電極焊墊之位置檢測。控制部70亦可藉由將檢測出之電極之位置、與對基準位置及基準角度之半導體晶片預先生成之配線圖案進行比較,而檢測半導體晶片之配置誤差。再者,對準標記或電極之檢測可基於邊緣信號等而進行,該邊緣信號係藉由將監控圖像42之像素值分佈進行2次微分等而獲得。
配線系統150包含CAD系統等。配線系統150將包含配置於基板W上之半導體晶片640之基準位置及基準角度等之設計資訊44(圖3)供給至控制部70。設計資訊44係預先儲存於記憶部73。又,配線系統150
將分別下述之基準扇出配線資料530、網路表350、及固定配線資料570(圖3)供給至控制部70。
<A-2.描繪系統之功能構成>
<A-2-1.描繪系統之整體功能構成>
圖3係表示實施形態之描繪系統1之與描繪動作之控制相關之功能構成之一例的方塊圖。如圖3所示,描繪系統1包含配線系統150及描繪裝置100。
配線系統150主要包含CPU901、記憶體等記憶部73、液晶顯示裝置等顯示部74、具備鍵盤及滑鼠等而受理操作者之操作之操作受理部75作為描繪系統1之與描繪動作相關之功能要素。記憶部73亦可作為CPU901之工作記憶體而動作。CPU901藉由依據記憶部73所儲存之程式PG2進行運算處理,而實現區域資訊獲取部950、配線資料獲取部960、網路表生成部970、及進行顯示部74所顯示之圖像或文字等之顯示控制之顯示控制部972等之功能。
描繪裝置100主要包含上述對準相機60、控制部70、光學頭部50、及載置台移動機構20作為與描繪動作之控制相關之功能要素,藉由該等要素之動作而進行描繪動作之控制。
控制部70包含具備CPU900及記憶體等記憶部72等之電腦。於控制部70,還與該電腦一併設置有曝光控制部980。該電腦內之CPU900藉由依據程式PG1進行運算處理,而實現誤差獲取部910、第1配線資料生成部931、第2配線資料生成部932及描繪資料生成部940等之功能。
區域資訊獲取部950、配線資料獲取部960、網路表生成部970、顯示控制部972、誤差獲取部910、第1配線資料生成部931、第2配線資料生成部932、及描繪資料生成部940構成配線資料生成裝置2。配線資料生成裝置2生成表示連接配線圖案420之連接配線資料520(圖
3),該連接配線圖案420基於網路表等所規定之特定之連接關係,將配置於基板W上之半導體晶片640之各電極830與對基板W設置之各電極座670中之連接目標之各電極870電性連接。連接配線圖案420係以不產生配線間之電性短路或斷線等配線不良之方式生成。
描繪資料生成部940基於配線資料生成裝置2所生成之連接配線資料520,而生成已實施描繪裝置100用之光柵化處理之描繪資料580(圖3)。
記憶部72包含ROM(Read Only Memory,唯讀記憶體)及RAM(Random Access Memory,隨機存取記憶體)等記憶體等。於記憶部72預先記憶有供CPU900讀取而執行之程式PG1等。又,記憶部72除記憶描繪資料生成部940所生成之描繪資料580以外,亦作為CPU900之工作記憶體而動作。
曝光控制部980藉由基於記憶部72所記憶之描繪資料580對光學頭部50、及載置台移動機構20之各部分進行控制,而進行1條之描繪。而且,當對1條之曝光記錄結束時,對下一分割區域進行相同之處理,從而對每條反覆描繪。藉此,將描繪資料580之配線圖案描繪於基板W上。
<A-2-2.配線資料生成裝置之功能構成>
如圖3所示,配線資料生成裝置2包含誤差獲取部910、第1配線資料生成部931、第2配線資料生成部932、區域資訊獲取部950、配線資料獲取部960、及網路表生成部970。配線資料生成裝置2生成連接配線資料520(圖3),該連接配線資料520表示自配置於基板W上之半導體晶片640之各電極830於基板W上延伸之連接配線圖案420(圖12)。
首先,對基準配線圖案410(表示基準配線圖案410之基準配線資料510)之獲取處理進行說明。
圖4係表示配置於基板W之相當於上表面之配線空間之基準晶片
630之一例之圖。圖5係表示自圖4之基準晶片630配線之基準配線圖案410之一例之圖。圖6係表示圖5之基準配線圖案410之圖。
圖4中,以鼠穴(Rat's Nest)210之形式表示跨越基準晶片630之各電極830與電極座670之各電極870之間之電極間之連接關係。鼠穴210係將表示特定電性連接關係之網路表310所規定之電極間之連接關係進行圖示者。藉由鼠穴210相互連接之電極彼此係根據由配線資料生成裝置2所生成之連接配線圖案420而電性連接。
網路表310係作為一個設計資訊而預先設定。又,亦可藉由操作者操作配線系統150而設定電極間之連接關係,而如圖4所示般配線系統150之網路表生成部970生成網路表310並將其供給至配線資料獲取部960。
CPU901依據網路表310所規定之連接關係,將以鼠穴210之形式連接半導體晶片640之各電極830與電極座670之各電極870而成之圖像顯示於顯示部74(更詳細而言,顯示於顯示部74之GUI)。操作者一面參照顯示於顯示部74之鼠穴210之狀態,一面利用滑鼠使顯示於顯示部74之半導體晶片640之圖像移動等,藉此進行半導體晶片640之配置。再者,各電極座670係基於設計資訊,於預先特定之各位置以無法變更該位置之狀態進行配置。
當決定了半導體晶片640之配置時,操作者經由顯示於顯示部74之GUI進行確定已決定半導體晶片640之配置之操作,藉此將該狀態之半導體晶片640設定為基準晶片630(圖4之狀態)。又,將半導體晶片640之該位置及角度,記錄於記憶部73作為基準位置及基準角度。即,基準晶片630表現出以特定之基準位置及特定之基準角度將半導體晶片640配置於基板W上之晶片狀態。基準位置及基準角度未必需要為依半導體晶片640之設計之位置及角度,可由操作者設定為各種值。
當設定基準晶片630時,配線資料獲取部960(「基準配線資料獲取部」)生成基準配線圖案410(圖6),並獲取表示所生成之基準配線圖案410之基準配線資料510(圖3、圖6),該基準配線圖案410係依據網路表310以不產生電性短路或斷線等配線不良之方式,將基準晶片630之各電極830與各電極座670之各電極870連接。基準配線圖案410係對基準晶片630賦予之連接配線圖案。所獲取之基準配線資料510被供給至網路表生成部970。配線資料獲取部960亦可使用描繪系統1外部之配線系統獲取表示預先設定之基準配線圖案410之基準配線資料510。
圖7係表示針對基準配線圖案410之基準晶片區域730及再配線區域750之設定例之圖。圖7係參照圖15而於下文敍述之顯示於顯示部74之GUI中之圖像顯示區域84中所顯示之圖像。
區域資訊獲取部950獲取規定基準晶片區域730及再配線區域750該兩個區域之區域資訊91(圖3)。基準晶片區域730係以表現配置於基板W上之基準晶片630(基準晶片630之區域)之方式對基準配線圖案410預先設定之區域。再配線區域750係以與基準晶片區域730鄰接之方式對基準配線圖案410預先設定。再配線區域750包圍基準配線圖案410中成為再配線對象之對象配線圖案450。基準晶片區域730、再配線區域750例如由操作者於顯示部74之GUI所顯示之基準配線圖案410之圖像上預先設定。
區域資訊獲取部950基於基準晶片區域730,獲取基準配線圖案410中基準晶片區域730內之部分作為基準扇出配線430(圖10),且生成表示基準扇出配線430之基準扇出配線資料530(圖3)。基準扇出配線資料530係供給至第1配線資料生成部931。
又,電極座670係以特定之基準角度配置於特定之基準位置,因此不存在配置誤差。因此,電極座670之上表面之配線圖案無論半導體晶片640之配置誤差46如何均為固定。相當於配置於基板W之上表
面之電極座670之區域,係基於設計資訊等而默認設定為固定配線圖案區域770。基準配線圖案410中固定配線圖案區域770內之部分,無論半導體晶片640之配置誤差46如何均為固定之固定配線圖案470(圖10)。配線資料獲取部960生成表示固定配線圖案470之固定配線資料570(圖3)。固定配線資料570係供給至描繪資料生成部940。
又,區域資訊獲取部950亦可藉由例如基於半導體晶片640之基準位置及基準角度、及半導體晶片640之尺寸資訊,求出以基準角度配置於基準位置之半導體晶片640之存在範圍等,而設定基準晶片區域730。於該情形時,區域資訊獲取部950亦可例如基於基準晶片區域730及固定配線圖案區域770各自之分佈範圍,將基準晶片區域730與固定配線圖案區域770之間之區域特定為再配線區域750。
圖15~圖17係分別表示顯示於顯示部74之GUI(Graphical User Interface,圖形使用者介面)之一例之圖。
圖15之GUI中,選擇了顯示進行半導體晶片之配置之介面之標籤81。於圖像顯示區域84中,選擇下述圖16之GUI所顯示之複數個區塊A中之1個加以顯示。區塊A包含基準晶片630之各電極830、4個電極座670之各電極870、及配線資料獲取部960所生成之基準配線圖案410。顯示於圖像顯示區域84之區塊A之圖像為包含基準配線圖案410與其周圍部分之各自之圖像之配線區域圖像。基準晶片區域730係構成為能夠以矩形之形式設定於配線區域圖像上。藉此,容易設定基準晶片區域730。該矩形具有與圖像顯示區域84之二維正交座標系統中之任一座標軸平行之4條邊。例如,於圖15之例中,藉由操作者之操作,對基準配線圖案410於電極830之右側以矩形之形式設定1個再配線區域750。又,亦可於設置於圖像顯示區域84下方之編輯框,以特定之樣式輸入上下左右之區別,或者藉由利用下拉選單進行選擇,而對再配線區域750設定基準晶片區域730位於上下左右之哪一側。基準
晶片區域730係鄰接於再配線區域750地設置。又,如參照圖7於上文所敍述,包圍固定配線圖案470之固定配線圖案區域770係默認設定於圖像顯示區域84所顯示之配線圖案之圖像上。藉此,可減輕操作者之作業負擔。
顯示控制部972使圖5之GUI顯示於顯示部74,圖5之GUI能夠於包含基準配線圖案410與其周圍部分之各自之圖像的圖像(「配線區域圖像」)上設定基準晶片區域730及再配線區域750。區域資訊獲取部950獲取區域資訊91,該區域資訊91基於經由該GUI設定之基準晶片區域730及再配線區域750而規定該兩個區域。
圖16之GUI中,選擇了用以設定設置於基板W之複數個區塊之配置之標籤82。於圖像顯示區域84中,顯示有基板W之一部分,且於該基板W,藉由操作者之操作而配置有複數個區塊A。各區塊A係以同一尺寸之矩形之形式顯示。
圖17之GUI中,選擇了用以設定RIP用之參數之標籤83。於圖像顯示區域84中,顯示有基板W之一部分,且於基板W中,將描繪資料生成部940對各區塊A所生成之描繪資料580模擬性地生成並顯示於配線系統150中。操作者可變更配置於各區塊A之各半導體晶片640之位置、角度,而模擬性地生成描繪資料580,且於圖像顯示區域84中對其結果進行確認。
圖8係表示基準晶片區域730及再配線區域750a之圖。再配線區域750a為再配線區域之另一設定例。圖9係表示圖8中所設定之再配線區域750a之圖。
顯示控制部972顯示於顯示部74之GUI係構成為能夠設定基準晶片區域730、及包圍基準晶片區域730之再配線區域750a之外周緣。藉由操作者於GUI之圖像顯示區域84所顯示之配線區域圖像上設定再配線區域750a之外周緣,區域資訊獲取部950可將該外周緣所內包之區
域中除基準晶片區域730以外之區域設定為再配線區域750a。
圖10係表示圖7之各再配線區域750內之對象配線圖案450之鼠穴250之圖。
網路表生成部970對於基準配線圖案410中再配線區域750所包圍之對象配線圖案450(圖7)之各配線,基於區域資訊91分別特定出再配線區域750與基準晶片區域730之交界線上之一端93(圖7、圖10)、及另一端97(圖7、圖10),藉此生成表示特定出之各一端93與各另一端97之電性連接關係之清單即網路表350(圖3)。網路表350係以鼠穴250(圖10)之形式顯示。網路表350亦包含各一端93及各另一端97之各個端點之位置資訊。
誤差獲取部910獲取半導體晶片640相對於基板W上之特定之基準位置及特定之基準角度之配置誤差46(圖3)。更詳細而言,誤差獲取部910根據拍攝圖11所示之半導體晶片640所得之監控圖像42檢測出基板W上之半導體晶片640之實際位置及角度,並將該等與設計資訊44所含之基準位置及基準角度進行比較,藉此獲取配置誤差46。配置誤差46係供給至第1配線資料生成部931、第2配線資料生成部932。
圖12係表示對圖11之半導體晶片640所生成之連接配線圖案420之一例之圖。
第1配線資料生成部931生成表示扇出配線440之扇出配線資料540(圖3),該扇出配線440係基準扇出配線430(圖10)相對於基準晶片630之位置及角度、與基板W上之半導體晶片640之扇出配線440(圖12)相對於半導體晶片640之位置及角度無論配置誤差46如何均相同。基準扇出配線430係基準配線圖案410中包含於基準晶片區域730之部分。
第2配線資料生成部932藉由以連接於半導體晶片640之扇出配線440之方式根據配置誤差將對象配線圖案450(圖7)再配線,而生成表
示新配線圖案460(圖12)之配線資料560(圖3)。更詳細而言,第2配線資料生成部932以對象配線圖案450之各一端93(圖7)相對於基準晶片630之位置關係、與新配線圖案460之各一端94(圖12)相對於基板W上之半導體晶片640之位置關係該兩個位置關係無論配置誤差46如何均相同之方式決定新配線圖案460之各一端94之位置,並基於所決定之各位置及網路表350(圖3)而生成表示新配線圖案460之配線資料560(圖3)。
圖14係表示連接配線圖案420a作為於2個半導體晶片640a、640b間配線之連接配線圖案之一例之圖。半導體晶片640a、640b中之任一晶片相對於對應之特定基準位置及基準角度均具有對置誤差。
配線資料生成裝置2生成將以基準姿勢配置於基準位置之半導體晶片640a、640b之電極830間連接之基準配線圖案,並對基準圖案分別設定與半導體晶片640a、640b對應之基準晶片區域,從而設定再配線區域。配線資料生成裝置2求出基準配線圖案中各基準晶片區域所包含之各基準扇出配線。配線資料生成裝置2對於基準配線圖案中再配線區域所包含之再配線對象即對象配線圖案,特定出各基準晶片區域與再配線區域之交界上之各端點,且製作規定端點間之連接關係之網路表。配線資料生成裝置2根據半導體晶片640a、640b之各基準扇出配線製作與配置誤差對應之各扇出配線。配線資料生成裝置2可藉由基於網路表根據配置誤差生成將半導體晶片640a、640b之各電極830間連接之配線圖案,並與生成之配線圖案合成各扇出配線,而製作連接配線圖案420a。
<A-3.描繪系統之動作>
圖18、圖19係表示描繪系統1之動作之一例之流程圖。更詳細而言,圖18表示描繪系統1中於配線系統150中進行之動作之一例,圖19表示描繪系統1之動作中於描繪裝置100中進行之動作之一例。
首先,於在配線系統150之顯示部74所顯示之GUI之圖像顯示區域84顯示有基準晶片630及各電極座670之狀態下,操作者進行如下操作,即,使用操作受理部75於圖像顯示區域84之圖像上設定基準晶片630之各電極830與各電極座670之各電極870之間之連接關係。藉此,配線系統150之網路表生成部970生成規定各電極830與各870之間之連接關係之網路表310(圖4)(圖18之步驟S10)。網路表生成部970亦可藉由讀出預先設定且儲存於記憶部73之網路表310而獲取網路表310。
顯示控制部972根據網路表310規定之連接關係,將以鼠穴210之形式連接半導體晶片640之各電極830與電極座670之各電極870而成之圖像顯示於顯示部74所顯示之GUI之圖像顯示區域84。操作者一面參照顯示部74所顯示之鼠穴210之狀態,一面利用操作受理部75之滑鼠使顯示部74所顯示之半導體晶片640之圖像移動等,藉此進行半導體晶片640之配置(圖18之步驟S20)。再者,各電極座670係基於設計資訊,而於圖像顯示區域84之特定之各位置以無法變更該位置之狀態進行配置。
當配置有半導體晶片640時,操作者進行經由顯示部74所顯示之GUI而確定已決定半導體晶片640之配置的操作,藉此將該狀態之半導體晶片640設定為基準晶片630(圖4之狀態)。又,將半導體晶片640之該位置及角度設定為基準位置及基準角度。基準位置及基準角度包含於設計資訊44。設定有基準位置及基準角度之設計資訊44係記錄於記憶部73。
當設定了基準晶片630時,配線資料獲取部960生成基準配線圖案410(圖6)(圖18之步驟S30),該基準配線圖案410將基準晶片630之各電極830與各電極座670之各電極870,依據網路表310以不產生電性短路或斷線等配線不良之方式連接。配線資料獲取部960獲取表示生成之基準配線圖案410之基準配線資料510(圖3、圖6)。所獲取之基準配
線資料510係供給至網路表生成部970。
所生成之基準配線圖案410被顯示於顯示部74所顯示之GUI之圖像顯示區域84。操作者藉由利用操作受理部75操作GUI,而設定基準晶片區域730、再配線區域750(圖18之步驟S40)。再者,固定配線圖案區域770係默認設定。
當設定了基準晶片區域730、再配線區域750時,區域資訊獲取部950獲取分別規定基準晶片區域730及再配線區域750該兩個區域之區域資訊91(圖3)(圖18之步驟S50)。區域資訊91係供給至配線資料獲取部960、網路表生成部970。
配線資料獲取部960基於基準晶片區域730生成表示基準扇出配線430(圖10)之基準扇出配線資料530(圖3),並且基於固定配線圖案區域770生成表示固定配線圖案470(圖10)之固定配線資料570(圖10)(圖18之步驟S60)。
網路表生成部970對於基準配線圖案410中再配線區域750所包圍之對象配線圖案450(圖7)之各配線,基於區域資訊91分別特定出再配線區域750與基準晶片區域730之交界線上之一端93(圖7、圖10)及另一端97(圖7、圖10),藉此生成表示特定出之各一端93與各另一端97之電性連接關係之清單即網路表350(圖3)(圖18之步驟S70)。網路表350係以鼠穴250(圖10)之形式表示。網路表350亦包含各一端93及各另一端97之各個端點之位置資訊。
配線系統150將基準扇出配線資料530、固定配線資料570、及網路表350導入至描繪裝置100(圖18之步驟S80)。具體而言,基準扇出配線資料530係導出至第1配線資料生成部931,固定配線資料570係導出至描繪資料生成部940,網路表350係導出至第2配線資料生成部932。
其次,對被導出有網路表350等之描繪裝置100之動作進行說
明。
首先,將描繪裝置100之基板收納盒110所收容之未處理之基板W裝載至載置台10(圖19之步驟S110)。於基板W之上表面,於配置有半導體晶片640及電極座670之狀態下,以覆蓋該等之方式預先形成光阻(感光材料)層。
對準相機60拍攝保持於載置台10之基板W之上表面中的配置有半導體晶片640之部分。拍攝有半導體晶片640之監控圖像42係自對準相機60供給至控制部70之誤差獲取部910。誤差獲取部910根據監控圖像42計測基板W上之半導體晶片640之實際位置及角度(圖19之步驟S120),並將該等與設計資訊44所含之基準位置及基準角度進行比較,藉此獲取配置誤差46。配置誤差46係供給至第1配線資料生成部931、第2配線資料生成部932。
其次,描繪裝置100生成表示針對半導體晶片640之連接配線圖案420(圖13)之連接配線資料520(圖2)(圖19之步驟S130)。具體而言,第1配線資料生成部931藉由仿射轉換而生成表示扇出配線440之扇出配線資料540(圖3),該扇出配線440係基準扇出配線430(圖10)相對於基準晶片630之位置及角度、與基板W上之半導體晶片640之扇出配線440(圖12)相對於半導體晶片640之位置及角度無論配置誤差46如何均相同。又,第2配線資料生成部932藉由以連接於半導體晶片640之扇出配線440之方式根據配置誤差將對象配線圖案450(圖7)再配線,而生成表示新配線圖案460(圖12)之配線資料560(圖3)。更詳細而言,第2配線資料生成部932藉由仿射轉換,以對象配線圖案450之各一端93(圖7)相對於基準晶片630之位置關係、與新配線圖案460之各一端94(圖12)相對於基板W上之半導體晶片640之位置關係該兩個位置關係無論配置誤差46如何均相同之方式決定新配線圖案460之各一端94之位置,並基於決定之各位置及網路表350(圖3)生成表示新配線圖案
460之配線資料560(圖3)。所生成之扇出配線資料540、配線資料560係供給至描繪資料生成部940。又,於描繪資料生成部940,自配線系統150供給有固定配線資料570。描繪資料生成部940將扇出配線資料540、配線資料560、及固定配線資料570合成而生成表示連接配線圖案420之連接配線資料520(圖19之步驟S130)。
描繪資料生成部940係於對連接配線資料520實施RIP而將其轉換為描繪資料580之前,進行設計規則檢查,即,確認生成之連接配線資料520是否遵循特定之配線規則(圖19之步驟S140)。
於步驟S140之確認結果為連接配線資料520之品質不滿足判定基準之情形時,描繪裝置100再次進行步驟S130之處理,且再次進行設計規則檢查。若步驟S140之確認結果為連接配線資料520之品質滿足判定基準,則描繪資料生成部940對連接配線資料520實施描繪裝置100用之RIP而生成光柵資料形式之描繪資料580(圖19之步驟S150)。描繪資料580係記憶於記憶部72。
曝光控制部980基於記憶部72所記憶之描繪資料580來控制光學頭部50、及載置台移動機構20之各部分而進行基板W之曝光處理,藉此將描繪資料580所表示之連接配線圖案420描繪於基板W上(圖19之步驟S160)。
當曝光處理結束時,經處理之基板W自載置台10被卸載,而收容於基板收納盒110(圖19之步驟S170)。
再者,基準配線資料510、連接配線資料520、基準扇出配線資料530、扇出配線資料540、固定配線資料570例如以GDS格式等遮罩CAD用之格式生成。
根據以上述方式構成之實施形態之配線資料生成裝置,以於基準位置以基準角度配置有基準晶片630之狀態生成表示基準晶片區域730之基準扇出配線430之基準扇出配線資料530,且對再配線區域750
之對象配線圖案450生成網路表350。而且,根據半導體晶片640之配置誤差46,由基準扇出配線430生成關於基板W上之半導體晶片640之扇出配線440,且基於網路表350,以連接於半導體晶片640之扇出配線440之方式根據配置誤差46將對象配線圖案450再配線,從而生成新配線圖案460。因此,即便於配線區域較窄、半導體晶片640存在與位置及角度相關之配置誤差之情形時,亦可抑制配線遺漏之產生並且生成配線資料。
又,根據以上述方式構成之實施形態之配線資料生成裝置,能夠於包含基準配線圖案410與其周圍部分之各自之圖像之配線區域圖像上,設定基準晶片區域730及再配線區域750的GUI係顯示於顯示部74。而且,區域資訊獲取部950獲取基於經由GUI設定之基準晶片區域730及再配線區域750規定該兩個區域之區域資訊91。藉此,可減輕與基準晶片區域730、再配線區域750之指定相關之操作者之作業負擔。
又,根據以上述方式構成之實施形態之配線資料生成裝置,顯示於顯示部74之GUI係構成為能夠於配線區域圖像上以矩形之形式設定基準晶片區域730。因此,基準晶片區域730之設定變得更容易。
又,根據以上述方式構成之實施形態之配線資料生成裝置,顯示於顯示部74之GUI係構成為能夠藉由將基準晶片區域730、及包圍基準晶片區域730之750a之外周緣設定於配線區域圖像上,而將外周緣所內包之區域中除基準晶片區域730以外之區域設定為再配線區域750a。因此,容易設定再配線區域750a。
又,根據以上述方式構成之實施形態之配線資料生成裝置,顯示於顯示部74之GUI將基準配線圖案410中包含無論配置誤差46如何均為固定之固定配線圖案470之區域默認設定於配線圖案圖像上。因此,可減輕與固定配線圖案470之設定相關之作業負擔。
上文已詳細揭示並記述了本發明,但上述記述於所有態樣中均為例示而不具有限定性。因此,本發明能夠於該發明之範圍內,將各實施形態自由組合,或者適當將各實施形態變化、省略。
Claims (8)
- 一種配線資料之生成裝置,上述配線資料表示自配置於基板上之半導體晶片之各電極於上述基板上延伸的連接配線圖案,上述配線資料之生成裝置係藉由以特定之基準位置及特定之基準角度將上述半導體晶片配置於上述基板上而成之晶片狀態,來定義基準晶片;藉由對上述基準晶片所賦予之上述連接配線圖案來定義基準配線圖案時,包含:基準配線資料獲取部,其獲取表示預先設定之上述基準配線圖案之基準配線資料;區域資訊獲取部,其獲取規定基準晶片區域及再配線區域該兩個區域之區域資訊,上述基準晶片區域係以表現配置於上述基板上之上述基準晶片之方式對上述基準配線圖案預先設定,上述再配線區域係以包圍上述基準配線圖案中成為再配線對象之對象配線圖案而與上述基準晶片區域鄰接之方式,對上述基準配線圖案預先設定;網路表生成部,其對於上述基準配線圖案中被上述再配線區域包圍之上述對象配線圖案之各配線,基於上述區域資訊分別特定出上述再配線區域與上述基準晶片區域之交界線上之一端及另一端,藉此生成表示特定出之各一端與各另一端之電性連接關係的網路表;及誤差獲取部,其獲取上述半導體晶片相對於上述基準位置及上述基準角度之配置誤差;且於藉由上述基準配線圖案中上述基準晶片區域所包含之部分來定義基準扇出配線時,上述配線資料之生成裝置進而包含: 第1配線資料生成部,其以上述基準扇出配線相對於上述基準晶片之位置及角度、與上述基板上之上述半導體晶片之扇出配線相對於該半導體晶片之位置及角度,無論上述配置誤差如何均相同之方式,生成表示該扇出配線之扇出配線資料;及第2配線資料生成部,其將上述對象配線圖案以連接於上述半導體晶片之扇出配線之方式根據上述配置誤差進行再配線,藉此生成表示新配線圖案之配線資料;且上述第2配線資料生成部係以上述對象配線圖案之上述各一端相對於上述基準晶片之位置關係、與上述新配線圖案之各一端相對於上述基板上之上述半導體晶片之位置關係該兩個位置關係無論上述配置誤差如何均相同之方式,決定上述新配線圖案之各一端之位置,且基於所決定之各位置及上述網路表而生成表示上述新配線圖案之配線資料。
- 如請求項1之配線資料之生成裝置,其進而包含:顯示部,其能顯示圖像;及顯示控制部,其使GUI顯示於上述顯示部,該GUI能夠於包含上述基準配線圖案與其周圍部分之各自之圖像之配線區域圖像上,設定上述基準晶片區域及上述再配線區域;且上述區域資訊獲取部獲取基於經由上述GUI設定之上述基準晶片區域及上述再配線區域,而規定該兩個區域之區域資訊。
- 如請求項2之配線資料之生成裝置,其中上述GUI係構成為能夠於上述配線區域圖像上,以矩形之形式設定上述基準晶片區域。
- 如請求項2之配線資料之生成裝置,其中 上述GUI係構成為能夠藉由於上述配線區域圖像上設定上述基準晶片區域、及包圍上述基準晶片區域之上述再配線區域之外周緣,而將上述配線區域圖像之上述外周緣所內包之區域中除上述基準晶片區域以外之區域,設定為上述再配線區域。
- 如請求項2之配線資料之生成裝置,其中上述GUI係於上述配線圖案圖像上默認設定有包含上述基準配線圖案中無論上述配置誤差如何均為固定之固定配線圖案的區域。
- 一種描繪系統,其包含如請求項1至5中任一項之配線資料之生成裝置,且進而包含:光學頭部,其不使用曝光用之遮罩而將上述基板曝光;載置台,其載置上述基板,且相對於上述光學頭部相對移動;拍攝部,其拍攝配置於上述基板上之上述半導體晶片;及描繪資料生成部,其基於上述生成裝置分別生成之表示上述半導體晶片之扇出配線之扇出配線資料、及表示上述新配線圖案之配線資料,而生成已實施該描繪系統用之光柵化處理之描繪資料;且上述生成裝置之上述誤差獲取部,基於上述拍攝部所拍攝之上述半導體晶片之圖像而獲取上述配置誤差,且該描繪系統係基於上述描繪資料生成部所生成之上述描繪資料,利用上述光學頭部將載置於上述載置台上之上述基板直接曝光。
- 一種配線資料之生成方法,上述配線資料表示自配置於基板上之半導體晶片之各電極於上述基板上延伸之連接配線圖案,上 述配線資料之生成方法係於藉由以特定之基準位置及特定之基準角度將上述半導體晶片配置於上述基板上而成之晶片狀態,來定義基準晶片;藉由對上述基準晶片賦予之上述連接配線圖案來定義基準配線圖案時,包括:基準配線資料獲取步驟,其係獲取表示預先設定之上述基準配線圖案之基準配線資料;區域設定步驟,其係對上述基準配線圖案設定表現配置於上述基板上之上述基準晶片之基準晶片區域、及與上述基準晶片區域鄰接而包圍上述基準配線圖案中成為再配線對象之對象配線圖案之再配線區域;區域資訊獲取步驟,其係獲取規定所設定之上述基準晶片區域及上述再配線區域之區域資訊;網路表生成步驟,其係對於上述基準配線圖案中被上述再配線區域包圍之上述對象配線圖案之各配線,基於上述區域資訊分別特定出上述再配線區域與上述基準晶片區域之交界線上之一端及另一端,藉此生成表示特定出之各一端與各另一端之電性連接關係之網路表;及誤差獲取步驟,其係獲取上述半導體晶片相對於上述基準位置及上述基準角度之配置誤差;且於藉由上述基準配線圖案中上述基準晶片區域所包含之部分來定義基準扇出配線時,該配線資料之生成方法進而包括:第1配線資料生成步驟,其係以上述基準扇出配線相對於上述基準晶片之位置及角度、與上述基板上之上述半導體晶片之扇出配線相對於該半導體晶片之位置及角度,無論上述配置誤差如何均相同之方式,生成表示該扇出配線之扇出配線資料;及 第2配線資料生成步驟,其係藉由將上述對象配線圖案以連接於上述半導體晶片之扇出配線之方式根據上述配置誤差進行再配線,而生成表示新配線圖案之配線資料;且上述第2配線資料生成步驟係如下步驟:以上述對象配線圖案之上述各一端相對於上述基準晶片之位置關係、與上述新配線圖案之各一端相對於上述基板上之上述半導體晶片之位置關係該兩個位置關係無論上述配置誤差如何均相同之方式,決定上述新配線圖案之各一端之位置,且基於決定之各位置及上述網路表而生成表示上述新配線圖案之配線資料。
- 如請求項7之配線資料之生成方法,其中上述區域設定步驟係藉由經由GUI之操作而設定上述基準晶片區域及上述再配線區域之步驟,該GUI能夠於包含上述基準配線圖案與其周圍部分之各自之圖像之配線區域圖像上,設定上述基準晶片區域及上述再配線區域。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014-198098 | 2014-09-29 | ||
JP2014198098A JP6321512B2 (ja) | 2014-09-29 | 2014-09-29 | 配線データの生成装置、生成方法、および描画システム |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201614532A TW201614532A (en) | 2016-04-16 |
TWI617932B true TWI617932B (zh) | 2018-03-11 |
Family
ID=55790681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104130662A TWI617932B (zh) | 2014-09-29 | 2015-09-16 | 配線資料之生成裝置、生成方法及描繪系統 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6321512B2 (zh) |
KR (1) | KR102339904B1 (zh) |
TW (1) | TWI617932B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6295355B1 (ja) * | 2017-03-31 | 2018-03-14 | 株式会社ピーエムティー | 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法 |
TWI809201B (zh) * | 2018-10-23 | 2023-07-21 | 以色列商奧寶科技有限公司 | 用於校正晶粒放置錯誤之適應性路由 |
JP7437282B2 (ja) | 2020-10-01 | 2024-02-22 | 株式会社Screenホールディングス | 配線データ生成装置、描画システムおよび配線データ生成方法 |
CN117120934A (zh) * | 2021-04-09 | 2023-11-24 | 株式会社尼康 | 曝光装置以及布线图案形成方法 |
JPWO2023286726A1 (zh) * | 2021-07-12 | 2023-01-19 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200501322A (en) * | 2003-06-25 | 2005-01-01 | Fujitsu Ltd | Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor |
TW200717423A (en) * | 2005-09-27 | 2007-05-01 | Rohm Co Ltd | D/A converter circuit, organic EL device circuit and organic EL display device |
US20080111888A1 (en) * | 2006-10-26 | 2008-05-15 | Xerox Corporation | System for programming a plurality of chips, such as photosensor chips or ink-jet chips, with operating parameters |
US20130221470A1 (en) * | 2012-02-29 | 2013-08-29 | Larry D. Kinsman | Multi-chip package for imaging systems |
TW201401093A (zh) * | 2012-06-28 | 2014-01-01 | Dainippon Screen Mfg | 配線資料之生成裝置、生成方法及描繪裝置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4835704A (en) * | 1986-12-29 | 1989-05-30 | General Electric Company | Adaptive lithography system to provide high density interconnect |
JPH0831404B2 (ja) | 1988-02-24 | 1996-03-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP3664392B2 (ja) * | 2001-04-20 | 2005-06-22 | 株式会社Nec情報システムズ | 回路基板部品配置設計支援装置、支援方法およびプログラム |
JP2003197850A (ja) | 2001-12-26 | 2003-07-11 | Sony Corp | 半導体装置及びその製造方法 |
JP4275032B2 (ja) * | 2004-08-18 | 2009-06-10 | 富士通マイクロエレクトロニクス株式会社 | 回路基板の設計方法 |
JP4768500B2 (ja) | 2006-04-17 | 2011-09-07 | 株式会社東芝 | 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム |
US7957150B2 (en) * | 2008-02-21 | 2011-06-07 | Hitachi, Ltd. | Support method and apparatus for printed circuit board |
JPWO2009153912A1 (ja) * | 2008-06-17 | 2011-11-24 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2010219489A (ja) | 2009-02-20 | 2010-09-30 | Toshiba Corp | 半導体装置およびその製造方法 |
JP5637771B2 (ja) * | 2010-08-17 | 2014-12-10 | 株式会社Screenホールディングス | 直接描画方法および直接描画装置 |
JP2014135035A (ja) * | 2013-01-11 | 2014-07-24 | Fujitsu Ltd | 設計支援装置、設計支援方法および設計支援プログラム |
-
2014
- 2014-09-29 JP JP2014198098A patent/JP6321512B2/ja active Active
-
2015
- 2015-09-16 TW TW104130662A patent/TWI617932B/zh active
- 2015-09-25 KR KR1020150136469A patent/KR102339904B1/ko active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200501322A (en) * | 2003-06-25 | 2005-01-01 | Fujitsu Ltd | Semiconductor integrated circuit device having diagonal direction wiring and layout method therefor |
TW200717423A (en) * | 2005-09-27 | 2007-05-01 | Rohm Co Ltd | D/A converter circuit, organic EL device circuit and organic EL display device |
US20080111888A1 (en) * | 2006-10-26 | 2008-05-15 | Xerox Corporation | System for programming a plurality of chips, such as photosensor chips or ink-jet chips, with operating parameters |
US20130221470A1 (en) * | 2012-02-29 | 2013-08-29 | Larry D. Kinsman | Multi-chip package for imaging systems |
TW201401093A (zh) * | 2012-06-28 | 2014-01-01 | Dainippon Screen Mfg | 配線資料之生成裝置、生成方法及描繪裝置 |
US20140007033A1 (en) * | 2012-06-28 | 2014-01-02 | Dainippon Screen Mfg. Co., Ltd. | Device for and method of generating wiring data, and imaging system |
Also Published As
Publication number | Publication date |
---|---|
JP2016071022A (ja) | 2016-05-09 |
JP6321512B2 (ja) | 2018-05-09 |
TW201614532A (en) | 2016-04-16 |
KR102339904B1 (ko) | 2021-12-15 |
KR20160037801A (ko) | 2016-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101449262B1 (ko) | 배선 데이터의 생성 장치, 생성 방법 및 묘화 장치 | |
TWI617932B (zh) | 配線資料之生成裝置、生成方法及描繪系統 | |
JP6174487B2 (ja) | ワークピース上にパターンを生成するための方法および装置 | |
TWI420095B (zh) | A substrate inspection method, a substrate inspection apparatus, and a memory medium | |
JP7018784B2 (ja) | コンタクト精度保証方法および検査装置 | |
JP2010161171A (ja) | プローブ装置 | |
KR20160142801A (ko) | 계측 장치 및 계측 방법 | |
TWI776696B (zh) | 配線資料生成裝置、描繪系統以及配線資料生成方法 | |
WO2022091927A1 (ja) | 位置ずれ検出方法、位置ずれ検出装置、位置合せ装置および検査装置 | |
JP2017111031A (ja) | パターン検査装置及びパターン検査方法 | |
JP4578538B2 (ja) | 非接触三次元測定方法 | |
JP2005197338A (ja) | 位置合わせ方法及び処理装置 | |
JP5293034B2 (ja) | プローブ装置 | |
JP4138555B2 (ja) | 非接触三次元測定装置 | |
JP2015060146A (ja) | 描画装置、基板処理システムおよび描画方法 | |
JP4184983B2 (ja) | 位置合わせ方法 | |
TW202215004A (zh) | 位置檢測裝置、描繪系統以及位置檢測方法 | |
JP2005017168A (ja) | 外観検査装置、外観検査方法、及び半導体チップの製造方法 | |
JP2024043357A (ja) | 描画装置および描画方法 | |
JP2024111878A (ja) | 検査装置及び検査方法 | |
JP2017032457A (ja) | パターン検査装置 | |
JP2006165042A (ja) | 転写装置、転写方法、及び、検査装置 | |
JP2008023560A (ja) | Fib加工時の位置合わせ方法 |