JP4768500B2 - 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム - Google Patents
半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム Download PDFInfo
- Publication number
- JP4768500B2 JP4768500B2 JP2006113783A JP2006113783A JP4768500B2 JP 4768500 B2 JP4768500 B2 JP 4768500B2 JP 2006113783 A JP2006113783 A JP 2006113783A JP 2006113783 A JP2006113783 A JP 2006113783A JP 4768500 B2 JP4768500 B2 JP 4768500B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- rewiring
- critical
- layout
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
Claims (4)
- 半導体集積回路の配線レイアウトを設計するレイアウト設計部と、
前記配線レイアウトにおいて信号伝播遅延を解析してタイミングがクリティカルとなる信号パスを構成するクリティカル配線を検出するクリティカル配線検出部と、
前記配線レイアウトに対し、前記クリティカル配線の近傍領域における配線パターンの均一性を向上させるように前記近傍領域における配線を再配置する再配線部と、
前記再配置された配線レイアウトの配線パターンの均一性を評価して前記クリティカル配線のパターン寸法変動が許容範囲内か否かを判定するパターン寸法変動判定部と、
を備え、
前記再配線部は、前記クリティカル配線の前記近傍領域における前記配線の充填率と、前記近傍領域に存在する配線端部の頂点数とに基づき、前記近傍領域における配線パターンの均一性を判定することを特徴とする、半導体集積回路の配線レイアウト装置。 - 前記再配線部は、前記クリティカル配線の前記近傍領域にレイアウトされている配線を引き剥がしてその他の領域に敷設する、及び/または、前記その他の領域にレイアウトされている配線を引き剥がして前記クリティカル配線の前記近傍領域に敷設する、及び/または、前記クリティカル配線の前記近傍領域にレイアウトされている前記配線と、前記その他の領域にレイアウトされている前記配線を入れ替える、及び/または、前記クリティカル配線の前記近傍領域にレイアウトされている前記配線を延長することにより、前記近傍領域における配線を再配置することを特徴とする、請求項1に記載の半導体集積回路の配線レイアウト装置。
- レイアウト設計部、クリティカル配線検出部、再配線部及びパターン寸法変動判定部を具備したコンピュータで半導体集積回路の配線をレイアウトする方法であって、
前記レイアウト設計部により半導体集積回路の配線レイアウトを設計するレイアウト設計工程と、
前記クリティカル配線検出部により前記配線レイアウトにおいて信号伝播遅延を解析してタイミングがクリティカルとなる信号パスを構成するクリティカル配線を検出するクリティカル配線検出工程と、
前記再配線部により、前記配線レイアウトに対し、前記クリティカル配線の近傍領域における配線パターンの均一性を向上させるように前記近傍領域における配線を再配置する再配線工程と、
前記パターン寸法変動判定部により、前記再配置された配線レイアウトの配線パターンの均一性を評価して前記クリティカル配線のパターン寸法変動が許容範囲内か否かを判定するパターン寸法変動判定工程と、
を備え、前記再配線工程は、前記クリティカル配線の前記近傍領域における前記配線の充填率と、前記近傍領域に存在する前記配線端部の頂点数とに基づき、前記近傍領域における配線パターンの均一性を判定し、前記近傍領域における配線パターンが不均一であると判定した場合は、前記配線の移動、及び/又は、入れ替え、及び/又は、延長によって再配線を行うことを特徴とする、半導体集積回路の配線レイアウト方法。 - 半導体集積回路の配線レイアウト結果から信号伝播遅延を解析してタイミングがクリティカルとなる信号パスを構成するクリティカル配線を検出するクリティカル配線検出手順と、
前記配線レイアウトに対し、前記クリティカル配線の近傍領域における配線パターンの均一性を向上させるように前記近傍領域における配線を再配置する再配線手順と、
を備え、前記再配線手順は、前記クリティカル配線の前記近傍領域における前記配線の充填率と、前記近傍領域に存在する前記配線端部の頂点数とに基づき、前記近傍領域における配線パターンの均一性を判定して前記近傍領域における前記配線パターンの均一性を向上させるように再配線する手順と、前記配線の移動、及び/又は、入れ替え、及び/又は、延長によって再配線を行う配線最適化手順とを含み、
これら一連の手順をコンピュータに実行させることを特徴とする、半導体集積回路の配線レイアウトプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006113783A JP4768500B2 (ja) | 2006-04-17 | 2006-04-17 | 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム |
US11/733,940 US7735043B2 (en) | 2006-04-17 | 2007-04-11 | Wiring layout apparatus, wiring layout method, and wiring layout program for semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006113783A JP4768500B2 (ja) | 2006-04-17 | 2006-04-17 | 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007286915A JP2007286915A (ja) | 2007-11-01 |
JP4768500B2 true JP4768500B2 (ja) | 2011-09-07 |
Family
ID=38606316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006113783A Expired - Fee Related JP4768500B2 (ja) | 2006-04-17 | 2006-04-17 | 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7735043B2 (ja) |
JP (1) | JP4768500B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4993362B2 (ja) * | 2007-06-26 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路の自動遅延調整方法 |
US9251299B1 (en) | 2013-06-28 | 2016-02-02 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for associating track patterns with rules for electronic designs |
US9117052B1 (en) * | 2012-04-12 | 2015-08-25 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for interactively implementing physical electronic designs with track patterns |
US9003349B1 (en) | 2013-06-28 | 2015-04-07 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing a physical electronic design with area-bounded tracks |
US9104830B1 (en) | 2013-06-28 | 2015-08-11 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for assigning track patterns to regions of an electronic design |
US9213793B1 (en) | 2012-08-31 | 2015-12-15 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing electronic designs using flexible routing tracks |
US9165103B1 (en) | 2013-06-28 | 2015-10-20 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for tessellating and labeling routing space for routing electronic designs |
JP6321512B2 (ja) * | 2014-09-29 | 2018-05-09 | 株式会社Screenホールディングス | 配線データの生成装置、生成方法、および描画システム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3220250B2 (ja) * | 1992-01-09 | 2001-10-22 | 株式会社東芝 | セル自動配置方法 |
JP3624848B2 (ja) * | 2000-10-19 | 2005-03-02 | セイコーエプソン株式会社 | クロック生成回路、データ転送制御装置及び電子機器 |
JP2003273221A (ja) * | 2002-03-15 | 2003-09-26 | Fujitsu Ltd | 配線の遅延調整を可能にする集積回路のレイアウト方法及びそのプログラム |
JP2003308351A (ja) * | 2002-04-18 | 2003-10-31 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト設計方法 |
US7331027B2 (en) * | 2004-07-20 | 2008-02-12 | International Business Machines Corporation | Method for swapping circuits in a metal-only engineering change |
JP2006091905A (ja) * | 2005-10-24 | 2006-04-06 | Matsushita Electric Ind Co Ltd | 半導体設計レイアウトパタン生成方法および図形パタン生成装置 |
US7392496B1 (en) * | 2006-10-03 | 2008-06-24 | Lsi Corporation | Device for avoiding timing violations resulting from process defects in a backfilled metal layer of an integrated circuit |
-
2006
- 2006-04-17 JP JP2006113783A patent/JP4768500B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-11 US US11/733,940 patent/US7735043B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070245286A1 (en) | 2007-10-18 |
US7735043B2 (en) | 2010-06-08 |
JP2007286915A (ja) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4768500B2 (ja) | 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム | |
US8312408B2 (en) | Method and design system for semiconductor integrated circuit | |
US20150149969A1 (en) | Layout design for electron-beam high volume manufacturing | |
JP4938696B2 (ja) | 半導体装置の設計プログラムおよび半導体装置の設計システム | |
US8490031B2 (en) | Method, apparatus and program for adjusting feature dimensions to compensate for planarizing effects in the generation of mask data and manufacturing semiconductor device | |
JP2007335850A (ja) | 半導体集積回路、半導体集積回路の配線パターン設計方法および配線パターン設計装置 | |
US20070234243A1 (en) | Design data creating method, design data creating program product, and manufacturing method of semiconductor device | |
US8239788B2 (en) | Frame cell for shot layout flexibility | |
US8843860B2 (en) | Frame cell for shot layout flexibility | |
JP4469539B2 (ja) | 半導体集積回路装置の製造方法 | |
US8356262B1 (en) | Cell architecture and method | |
US6892372B2 (en) | Wiring layout method of integrated circuit | |
CN104977798A (zh) | 图形修正方法 | |
US8701052B1 (en) | Method of optical proximity correction in combination with double patterning technique | |
JP2011165849A (ja) | 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム、過研磨条件算出装置、過研磨条件算出方法及び過研磨条件算出プログラム | |
KR100815953B1 (ko) | 오프 그리드 방지를 위한 opc 처리방법 | |
JP4799858B2 (ja) | 半導体集積回路の自動設計方法 | |
JP2001060212A (ja) | パターンデータ密度検査装置及び密度検査方法並びにパターンデータ密度検査プログラムが記憶された記録媒体 | |
Hui et al. | Hotspot detection and design recommendation using silicon calibrated CMP model | |
JP2005294852A (ja) | 回路パラメータ抽出方法、半導体集積回路の設計方法および装置 | |
US7890918B2 (en) | Method of designing semiconductor device | |
US7745239B1 (en) | Arrangement of fill unit elements in an integrated circuit interconnect layer | |
US9547742B2 (en) | Systems and methods for via placement | |
JP2007036290A (ja) | 半導体集積回路装置 | |
US8533638B2 (en) | Post-optical proximity correction photoresist pattern collapse rule |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110616 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |