TWI616790B

TWI616790B - 觸控顯示裝置

Info

Publication number: TWI616790B
Application number: TW106105807A
Authority: TW
Inventors: 諸葛慧
Original assignee: 友達光電股份有限公司
Priority date: 2017-02-21
Filing date: 2017-02-21
Publication date: 2018-03-01
Also published as: CN106990868A; CN106990868B; TW201832060A

Abstract

一種觸控顯示裝置，包含基板、畫素陣列、遮光圖案層與觸控電極層。畫素陣列包含複數畫素單元。複數畫素單元沿第一方向排列，且各畫素單元包含複數子畫素。遮光圖案層於基板之正投影位於各子畫素的交界處。觸控電極層於基板之正投影重疊於複數畫素單元。觸控電極層包含網格陣列。網格陣列包含複數網格單元。各網格單元具有複數共用部，且任兩相鄰的網格單元以共用部相接。各網格單元的至少二個共用部於基板的正投影和遮光圖案層於基板的正投影重疊。

Description

觸控顯示裝置

本發明是關於觸控顯示技術，特別是一種觸控電極呈網格狀的觸控顯示裝置。

近年來，為了達到攜帶便利、操作人性化等之目的，諸多電子產品已以觸控面板作為輸入設備來取代傳統的鍵盤或滑鼠。於此些整合觸控面板作為輸入設備的電子裝置中，以同時具有觸控與顯示功能的觸控顯示裝置為現代備受矚目的產品之一。

在傳統的觸控顯示裝置中，一般是以透明的金屬氧化物材料，如氧化銦錫(ITO)來形成進行觸控感測用的觸控電極層，以避免觸控電極層影響到顯示效果。不過，銦乃為稀有金屬，其不易取得且價格昂貴，因而較不利於市場上的競爭。再者，氧化銦錫又具有易黃化、易損壞、不可撓與阻值高等問題。因此，近年來遂開發出一種以導電細線配製而成的金屬網格(metal mesh)來取代傳統所採用的金屬氧化物材料。

然而，金屬網格的金屬線雖細，但金屬線本身並不透光。因此，當金屬網格與顯示面板貼合後，金屬網格易和顯示面板之畫素陣列產生疊紋(Moire)的目視效果，而嚴重影響觸控顯示裝置的顯示效果。

有鑑於此，在一實施例中，一種觸控顯示裝置，包含基板、畫素陣列、遮光圖案層以及觸控電極層。畫素陣列設置於基板上。畫素陣列包含複數畫素單元，並且此些畫素單元沿第一方向排列。各畫素單元包含複數子畫素。遮光圖案層於基板的正投影位於各子畫素的交界處。觸控電極層於基板的正投影重疊於複數畫素單元。觸控電極層包含網格陣列。網格陣列包含複數網格單元，各網格單元於第一方向上具有最大寬度，且最大寬度介於0.9至1.1個畫素單元於第一方向上的寬度。

在一實施例中，一種觸控顯示裝置，包含基板、畫素陣列、遮光圖案層以及觸控電極層。畫素陣列設置於基板上。畫素陣列包含複數畫素單元，並且此些畫素單元沿第一方向排列。各畫素單元包含複數子畫素。遮光圖案層於基板的正投影位於各子畫素的交界處。觸控電極層於基板的正投影重疊於複數畫素單元。觸控電極層包含網格陣列。網格陣列包含複數網格單元，各網格單元於第一方向上具有最大寬度，且最大寬度介於1.3至1.4個畫素單元於第一方向上的寬度。

施例中，一種觸控顯示裝置，包含基板、畫素陣列、遮光圖案層以及觸控電極層。畫素陣列設置於基板上。畫素陣列包含複數畫素單元，並且此些畫素單元沿第一方向排列。各畫素單元包含複數子畫素。遮光圖案層於基板的正投影位於各子畫素的交界處。觸控電極層於基板的正投影重疊於複數畫素單元。觸控電極層包含網格陣列。網格陣列包含複數網格單元，各網格單元於第一方向上具有最大寬度，且最大寬度介於1.9至2.1個畫素單元於第一方向上的寬度。

施例中，一種觸控顯示裝置，包含基板、畫素陣列、遮光圖案層以及觸控電極層。畫素陣列設置於基板上。畫素陣列包含複數畫素單元，並且此些畫素單元沿第一方向排列。各畫素單元包含複數子畫素。遮光圖案層於基板的正投影位於各子畫素的交界處。觸控電極層於基板的正投影重疊於複數畫素單元。觸控電極層包含網格陣列。網格陣列包含複數網格單元，各網格單元於第一方向上具有最大寬度，且最大寬度介於3.9至4.1個畫素單元於第一方向上的寬度。

綜上所述，本發明實施例之觸控顯示裝置，當各網格單元之最大長度或最大寬度尺寸對應於大約1個畫素單元、1.33個畫素單元、2個畫素單元或4個畫素單元之尺寸時，觸控顯示裝置100之疊紋(Moire)的可視性可降得更低。此外，將觸控電極層之各網格單元的多個共用部中的至少二個對應於遮光圖案層設置，以使得各網格單元的至少二個共用部在基板上之正投影和遮光圖案層在基板上的正投影可重疊，藉以降低觸控顯示裝置之疊紋的可視性。

以下在實施方式中詳細敘述本發明之詳細特徵及優點，其內容足以使任何熟習相關技藝者瞭解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。

100‧‧‧觸控顯示裝置

110‧‧‧基板

120‧‧‧畫素陣列

121‧‧‧畫素單元

1211‧‧‧子畫素

130‧‧‧遮光圖案層

140‧‧‧觸控電極層

141‧‧‧網格陣列

142‧‧‧網格單元

150‧‧‧對向基板

160‧‧‧顯示介質層

170‧‧‧貼合基板

180‧‧‧黏合層

C1‧‧‧共用部

D1‧‧‧第一方向

D2‧‧‧第二方向

DL‧‧‧資料線

E1‧‧‧畫素電極

E11‧‧‧畫素電極

E12‧‧‧畫素電極

L1‧‧‧最大寬度

L2‧‧‧最大長度

M1‧‧‧主動元件

M11‧‧‧主動元件

M12‧‧‧主動元件

MP1‧‧‧主畫素區

SL‧‧‧掃描線

SP1‧‧‧次畫素區

T1‧‧‧十字圖案

T11‧‧‧間隙

T12‧‧‧連接電極

θ‧‧‧夾角

β‧‧‧旋轉角度

A1‧‧‧對準軸線

A2‧‧‧對準軸線

圖1為本發明第一實施例之觸控顯示面板的側視結構示意圖。

圖2為畫素陣列與觸控電極層之第一實施態樣的概要示意圖。

圖3為圖2中畫素單元之一實施態樣的概要示意圖。

圖4為畫素陣列與觸控電極層之第二實施態樣的概要示意圖。

圖5為圖4中畫素單元之一實施態樣的概要示意圖。

圖6為網格單元之一實施例的概要示意圖。

圖7為畫素陣列與觸控電極層之第三實施態樣的概要示意圖。

圖8為畫素陣列與觸控電極層之第四實施態樣的概要示意圖。

圖9為畫素陣列與觸控電極層之第五實施態樣的概要示意圖。

圖10為點亮主畫素區且網格單元為四邊形時其最大寬度、相對於畫素陣列之旋轉角度以及Moire干擾指數的關係示意圖。

圖11為全點亮且網格單元為四邊形時其最大寬度、相對於畫素陣列之旋轉角度以及Moire干擾指數的關係示意圖。

圖12為觸控電極層相對於畫素陣列旋轉0.25度的概要示意圖。

圖13觸控電極層相對於畫素陣列旋轉-0.25度的概要示意圖。

圖14為畫素陣列與觸控電極層之第六實施態樣的概要示意圖。

圖15為畫素陣列與觸控電極層之第七實施態樣的概要示意圖。

圖16為僅點亮主畫素區且網格單元為圓形時其最大寬度、相對於畫素陣列之旋轉角度以及Moire干擾指數的關係示意圖。

圖17為畫素單元包含兩個子畫素且網格單元為四邊形時其最大寬度、相對於畫素陣列之旋轉角度以及Moire干擾指數的關係示意圖。

圖18為本發明第二實施例之觸控顯示面板的側視結構示意圖。

圖19為本發明第三實施例之觸控顯示面板的側視結構示意圖。

圖1為本發明第一實施例之觸控顯示面板的側視結構示意圖，且圖2為畫素陣列與觸控電極層之第一實施態樣的概要示意圖。請參閱圖1至圖2，觸控顯示裝置100包含基板110、畫素陣列120、遮光圖案層130以及觸控電極層140。畫素陣列120設置於基板110上，且遮光圖案層130和觸控電極層140對應於畫素陣列120設置。在一些實施例中，基板110可以透明基板，例如玻璃基板、塑膠基板、石英基板、或其他合適材質製成。

畫素陣列120包含複數個畫素單元121。畫素單元121可沿第一方向D1排列成具有多個畫素列的矩陣，且各畫素單元121包含沿第一方向D1依序排列的複數子畫素1211。在一實施例中，各畫素單元121可採用直條狀(stripe pixel)的排列方式來配置複數子畫素1211。換言之，此時各個畫素單元121可由三個子畫素1211所構成，如圖2所示。而在另一實施例中，各畫素單元121可採用子畫素渲染(sub-pixel rendering)的排列方式來配置複數子畫素1211。換言之，此時各個畫素單元121則可由二個子畫素1211所構成。在一些實施例中，各子畫素1211之形狀可為矩形。但本發明並非以此為限，各子畫素1211之形狀亦可依據設計需求而呈現特殊的形狀，例如呈現「ㄍ」字型。

遮光圖案層130可稱為黑矩陣(black matrix)，且可用以遮蔽各子畫素1211之間的漏光現象或畫素陣列120中不用以顯示之區域。因此，遮光圖案層130可相對於畫素陣列120設置，且遮光圖案層130於基板110上之正投影可位於各子畫素1211之間交界處，以遮蔽畫素陣列120中不用以顯示之區域。在一些實施例中，遮光圖案層130之材質可為黑色光阻材料或無機材料，例如具有低反射率的金屬(如鉻、鎳等)，但本發明並非僅限於此。

如圖1所示，在一些實施例中，觸控顯示裝置100可更包含對向基板150以及顯示介質層160。對向基板150與基板110相對設置，遮光圖案層130配置於對向基板150上，且遮光圖案層130與顯示介質層160皆位於基板110與對向基板150之間。在一些實施例中，對向基板150可以是透明基板，例如玻璃基板、塑膠基板、石英基板、或其他合適材質製成。此外，顯示介質層160可包含液晶材料、有機發光材料、油墨、電子墨水或其他合適的顯示材料。但本發明並非以此為限。

觸控電極層140於基板110的正投影可重疊於複數畫素單元121。於此，如圖1所示，觸控顯示裝置100可為外嵌式(on-cell)觸控顯示面板，且觸控電極層140可對應於畫素陣列120而設置於對向基板150之上。以下，是以外嵌式(on-cell)觸控顯示面板為例來進行說明，但本發明並非以此為限。

請參閱圖2，觸控電極層140包含網格陣列141，且網格陣列141可包含複數個網格單元142。各網格單元142可為由導電細線所構成的封閉網格圖案，例如菱形、類菱形或四邊形網格圖案。於此，各網格單元142之網格圖案彼此實質上相同。各網格單元142具有複數個共用部C1，且任兩相鄰的各個網格單元142可以其多個共用部C1之一和另一網格單元142之其中一個共用部C1相接，藉以構成網格陣列141。

在一些實施例中，共用部C1可為各網格單元142之一頂點及/或一邊緣。換言之，各網格單元142是以其頂點及/或邊緣與相鄰之另一網格單元142的頂點及/或邊緣相接。此外，兩個相鄰的網格單元142以其共用部C1相接時，此二個網格單元142之共用部C1會彼此重疊。換言之，任二相鄰的網格單元142可視為以一個共用部C1相連。

在一些實施例中，在各網格單元142的多個共用部C1中，至少會有二個共用部C1，如網格單元142之其中兩個頂點，於基板110的正投影會和遮光圖案層122於基板110的正投影重疊，以降低觸控顯示裝置100之疊紋(Moire)的可視性。在一實施例中，如圖2所示，各網格單元142的所有頂點(共用部C1)亦可對應於遮光圖案層130設置，以使得於所有頂點於基板110的正投影可完全與遮光圖案層130於基板110的正投影重疊，藉以達到更佳的疊紋不可視性。

圖3為圖2中子畫素之一實施態樣的概要示意圖。請參閱圖2與圖3，畫素單元121可包含以陣列形式設置於基板110上的多個子畫素1211，每個子畫素1211包含主動元件M1以及畫素電極E1。在一實施例中，各個子畫素1211可僅包含單一畫素區。換言之，此時各畫素單元121之各個子畫素1211可由一個主動元件M1以及一個畫素電極E1所組成。

此外，基板110上更可配置多條掃描線SL以及資料線DL。各主動元件M1耦接至對應的掃描線SL、資料線DL以及畫素電極E1，以使得各子畫素1211之畫素電極E1可經由主動元件M1和對應的掃描線SL與資料線DL電性連接。

於此，各掃描線SL可沿第一方向D1延伸且分別沿第二方向D2排列於任兩相鄰的子畫素間，而各資料線DL則可沿第二方向D2延伸且沿第一方向D1排列於任兩相鄰的子畫素間，其中第一方向D1與第二方向D2彼此垂直。換言之，以觸控顯示裝置100之顯示側之視角觀看時，各掃描線SL與資料線DL將完全由遮光圖案層130所遮蔽。

圖4為畫素陣列與觸控電極層之第二實施態樣的概要示意圖，且圖5為圖4中畫素單元之一實施態樣的概要示意圖。請參閱圖4與圖5，在另一實施態樣中，各個子畫素1211亦可包含兩個以上的畫素區。以下，以具有兩個畫素區的子畫素1211為例進行說明。舉例而言，各個子畫素1211可由二個主動元件M11、M12以及二個畫素電極E11、E12所組成。其中，由主動元件M11所控制的畫素區可稱為主畫素區MP1，由主動元件M12所控制的畫素區可稱為次畫素區SP1，且主畫素區MP1和次畫素區SP1可依據顯示效果而被分別點亮或同時點亮。

於此，畫素電極E11、E12彼此相隔間隙T11，以使彼此隔離。此外，主動元件M11、M12鄰近於畫素電極E11之一側設置，且主動元件M12可透過連接電極T12跨過主畫素區MP1以連接位於次畫素SP1的畫素電極E12，而使得連接電極T12和間隙T11可在子畫素1211上形成一個十字圖案T1。

在一些實施態樣中，如圖4所示，各網格單元142的多個共用部C1中的至少一者，例如其中一個頂點，對應於子畫素1211的十字圖案T1的交叉中心位置設置，以使得各網格單元132的至少一個共用部C1於基板110的正投影可位在對應之十字圖案T1上，藉以降低觸控顯示裝置100之疊紋(Moire)的可視性。

圖6為網格單元之一實施例的概要示意圖。請參閱圖4與圖6，各網格單元142在第一方向D1上可具有一最大寬度L1。

在一實施態樣中，如圖2與圖4所示，各網格單元142的最大寬度L1可介於0.9個至1.1個畫素單元121在第一方向D1上的寬度，以使觸控顯示裝置100之疊紋干擾現象可較輕微。此外，各網格單元142在第二方向D2上亦可具有一最大長度L2。於此，各網格單元142之最大長度L2可介於0.9個至1.1個畫素單元121在第二方向D2上的長度。換言之，各網格單元142之最大長度L2與畫素單元121於第二方向D2上的長度比例大致相當於最大寬度L1與畫素單元121的寬度比例，此時各網格單元142大致上是對應於1*1畫素單元121為基準而構建出來的。

圖7為畫素陣列與觸控電極層之第三實施態樣的概要示意圖。請參閱圖6與圖7，在一實施態樣中，各網格單元142的最大寬度L1可介於1.3個至1.4個畫素單元121在第一方向D1上的寬度，以使觸控顯示裝置100之疊紋干擾現象可較輕微。此外，各網格單元142在第二方向D2上亦可具有一最大長度L2。於此，各網格單元142之最大長度L2可介於1.3個至1.4個畫素單元121在第二方向D2上的長度。舉例而言，如圖7所示，當各個畫素單元121是採用直條狀的排列方式來配置複數子畫素1211時，各網格單元142的最大寬度L1大致上與4個子畫素1211在第一方向D1上的寬度相同。而當各個畫素單元121是採用子畫素渲染的排列方式來配置複數子畫素1211時，各網格單元142的最大寬度L1大致上與2.66個子畫素1211在第一方向D1上的寬度相同。換言之，各網格單元142之最大長度L2與畫素單元121於第二方向D2上的長度比例大致相當於最大寬度L1與畫素單元121的寬度比例，此時各網格單元142大致上是對應於1.33*1.33畫素單元121(即，4個採用直條狀的排列方式所配置的子畫素1211或2.66個採用子畫素渲染的排列方式所配置的子畫素)為基準而構建出來的。

圖8為畫素陣列與觸控電極層之第四實施態樣的概要示意圖。請參閱圖6與圖8，在一實施態樣中，各網格單元142的最大寬度L1可介於1.9個至2.1個畫素單元121在第一方向D1上的寬度，以使觸控顯示裝置100之疊紋干擾現象可較輕微。此外，各網格單元142在第二方向D2上亦可具有一最大長度L2。於此，各網格單元142之最大長度L2可介於1.9個至2.1個畫素單元121在第二方向D2上的長度。換言之，各網格單元142之最大長度L2與畫素單元121於第二方向D2上的長度比例大致相當於最大寬度L1與畫素單元121的寬度比例，此時各網格單元142大致上是對應於2*2畫素單元121為基準而構建出來的。

圖9為畫素陣列與觸控電極層之第五實施態樣的概要示意圖。請參閱圖6與圖9，在一實施態樣中，各網格單元142的最大寬度L1可介於3.9個至4.1個畫素單元121在第一方向D1上的寬度，以使觸控顯示裝置100之疊紋干擾現象可較輕微。此外，各網格單元142在第二方向D2上亦可具有一最大長度L2。於此，各網格單元142之最大長度L2可介於3.9個至4.1個畫素單元121在第二方向D2上的長度。換言之，各網格單元142之最大長度L2與畫素單元121於第二方向D2上的長度比例大致相當於最大寬度L1與畫素單元121的寬度比例，此時各網格單元142大致上是對應於4*4畫素單元121為基準而構建出來的。

在一實施例中，觸控電極層140和畫素陣列120可分別具有對準軸線A1、A2，例如平行於第二方向D2。如圖4所示，當觸控電極層140對準於畫素陣列120設置(即，觸控電極層140相對於畫素陣列120並無偏轉)時，觸控電極層140之對準軸線A1可和畫素陣列120之對準軸線 A2重合。而當觸控電極層140因製程因素(例如，機械對位之誤差)而相對於畫素陣列120出現偏轉時，如圖12或圖13所示，觸控電極層140之對準軸線A1將無法和畫素陣列120之對準軸線A2重合，且觸控電極層140之對準軸線A1和畫素陣列120之對準軸線A2之間會夾一旋轉角度β。

此外，觸控電極層140和畫素陣列120疊合後之影像可轉成明度影像，且此明度影像可經由傅立葉轉換成頻率域的多個Moire點(Moire point)後，再將低於某一選定條件的多個Moire點之數量統計出來以得到Moire干擾指數。其中，Moire干擾指數越高代表疊紋的干擾情形越嚴重。在一些實施例中，選定條件可為觸控顯示裝置100之顯示階調為128階以下且在非正視之視角、觸控顯示裝置100之顯示階調為128階以下且在正視之視角或觸控顯示裝置100之顯示階調為128階以上等，本發明並非以此為限。

圖10為點亮主畫素區且網格單元為四邊形時其最大寬度、相對於畫素陣列之旋轉角度以及Moire干擾指數的關係示意圖。請參閱圖10，在一實施態樣中，以觸控顯示裝置100之顯示階調為64階並採用直條狀的排列方式所配置的子畫素1211為例，在畫素陣列120之各子畫素1211具有主畫素區MP1和次畫素區SP1，且各子畫素1211僅點亮主畫素區MP1(即，僅有主畫素區MP1被驅動顯示)之下，並搭配上具有複數個呈四邊形之網格單元142的觸控電極層140，且觸控電極層140相對於畫素陣列120的旋轉角度β分別為0度、介於0到0.25度以及介於0到0.5度時，觸控電極層140之各網格單元142的最大寬度L1大致上是在和3個、4個、6個或12個子畫素1211的寬度相同時，觸控顯示裝置100可具有較低的Moire干擾指數。

圖11為全點亮且網格單元為四邊形時其最大寬度、相對於畫素陣列之旋轉角度以及Moire干擾指數的關係示意圖。請參閱圖11，在一實施態樣中，以觸控顯示裝置100之顯示階調為64階並採用直條狀的排列方式所配置的子畫素1211為例，在畫素陣列120之各子畫素1211具有主畫素區MP1和次畫素區SP1，且各子畫素1211之主畫素區MP1和次畫素區SP1全點亮(即，主畫素區MP1和次畫素區SP1皆被驅動顯示)之下，並搭配上具有複數個呈四邊形之網格單元142的觸控電極層140，且觸控電極層140相對於畫素陣列120的旋轉角度β分別為0度、介於0到0.25度以及介於0到0.5度時，觸控電極層140之各網格單元142的最大寬度L1大致上是在和3個、4個、6個或12個子畫素1211的寬度相同時，觸控顯示裝置100可具有較低的Moire干擾指數。

換言之，在各子畫素1211具有二個以上之畫素區的條件下，無論各子畫素1211之各畫素區僅有一者或全部被驅動顯示，當觸控電極層140之各網格單元142的最大寬度L1大致上在和3個、4個、6個或12個子畫素1211的寬度相同時，觸控顯示裝置100可具有較低的Moire干擾指數。

圖12為觸控電極層相對於畫素陣列旋轉0.25度的概要示意圖，且圖13觸控電極層相對於畫素陣列旋轉-0.25度的概要示意圖。請參閱圖4、圖12與圖13，在一般狀態下，如圖4所示，觸控電極層140可對準於畫素陣列120設置且並無相對於畫素陣列120偏轉，即旋轉角度β為0。此時，觸控電極層140之各網格單元142的共用部C1在基板110上的正投影可分別和對應之十字圖案T1或遮光圖案層130在基板110上的正投影重疊。

然而，觸控電極層140亦可能因製程因素相對於畫素陣列120偏轉，而形成旋轉角度β。在一實施態樣中，如圖12所示，觸控電極層140相對於畫素陣列120之旋轉角度β可為0.25度(以左旋為正角)。在另一實施態樣中，如圖13所示，觸控電極層140相對於畫素陣列120之旋轉角度β可為-0.25度(以右旋為負角)。

於此，當觸控電極層140相對於畫素陣列120具有不為0度的旋轉角度β時，觸控電極層140之各網格單元142的共用部C1在基板110上的正投影將略微和對應之十字圖案T1相互偏離。然，如圖10和圖11所示，雖然觸控電極層140相對於畫素陣列120具有不為0度的旋轉角度β時，將使得觸控顯示裝置100的Moire干擾指數略微提升，但在觸控電極層140之各網格單元142的最大寬度L1在和3個、4個、6個或12個子畫素1211的寬度相同時，觸控顯示裝置100大致上可具有較低的Moire干擾指數。

圖14為畫素陣列與觸控電極層之第六實施態樣的概要示意圖，且圖15為畫素陣列與觸控電極層之第七實施態樣的概要示意圖。在一些實施態樣中，各網格單元142的形狀除可為四邊形(例如，圖4所示)外，亦可為圓形(例如，圖14所示)或六邊形(例如，圖15所示)等。然而，本發明並非以此為限，各網格單元142的形狀可為任何合適的形狀。

圖16為僅點亮主畫素區且網格單元為圓形時其最大寬度、相對於畫素陣列之旋轉角度以及Moire干擾指數的關係示意圖。請參閱圖16，在一實施態樣中，以觸控顯示裝置100之顯示階調為64階並採用直條狀的排列方式所配置的子畫素1211為例，在畫素陣列120之各子畫素1211具有主畫素區MP1和次畫素區SP1，且各子畫素1211僅點亮主畫素區MP1(即，僅有主畫素區MP1被驅動顯示)之下，並搭配上具有複數個呈圓形之網格單元142的觸控電極層140，且觸控電極層140相對於畫素陣列120的旋轉角度β分別為0度、介於0到0.25度以及介於0到0.5度時，觸控電極層140之各網格單元142的最大寬度L1大致上是在和3個、4個、6個或12個子畫素1211的寬度相同時，即和1個、1.33個、2個或4個畫素單元121的寬度相同時，觸控顯示裝置100可具有較低的Moire干擾指數。

圖17為畫素單元包含兩個子畫素且網格單元為四邊形時其最大寬度、相對於畫素陣列之旋轉角度以及Moire干擾指數的關係示意圖。請參閱圖17，在一實施態樣中，以觸控顯示裝置100之顯示階調為64階並採用子畫素渲染的排列方式所配置的子畫素1211為例，並搭配上具有複數個呈四邊形之網格單元142的觸控電極層140，且觸控電極層140相對於畫素陣列120的旋轉角度β分別為0度、介於0到0.25度以及介於0到0.5度時，觸控電極層140之各網格單元142的最大寬度L1大致上是在和2個、2.66個、4個或8個子畫素1211的寬度相同時，即和1個、1.33個、2個或4個畫素單元121的寬度相同時，觸控顯示裝置100可具有較低的Moire干擾指數。

在一些實施態樣中，如圖6所示，各網格單元142的至少一邊緣與第一方向D1之間的夾角θ可介於44.5度至45.5度之間。在另一實施態樣中，各網格單元142的至少一邊緣與第一方向D1之間的夾角θ則可介於44.75度至45.25度之間。此外，在又一實施例中，當各網格單元142的至少一邊緣與第一方向D1之間的夾角θ實質上為45度時，觸控顯示裝置100可具有較佳的疊紋不可視性。

在一些實施態樣中，各網格單元142的形狀較佳地可呈菱形，以使觸控顯示裝置100之疊紋的可視性可降得更低。

在一些實施態樣中，各網格單元142可由呈為直線、弧線、波浪線、折線或其組合的導電細線所構成的封閉網格圖案。此外，網格單元142之材質可為金屬(如金、鋁、銅、銀等)、金屬合金、金屬之複合層、金屬合金之複合層、有機導電材料、氧化物導電材料等。但本發明並非以此為限。

在一實施態樣中，構成各網格單元142之導電細線的寬度可介在1微米(μm)至10微米之間。而在另一實施態樣中，構成各網格單元142之導電細線的寬度則可介在2微米至7微米之間。此外，在又一實施態樣中，當構成各網格單元142之導電細線的寬度介在3微米至5微米之間時，觸控顯示裝置100的觸控、顯示效果會較佳。

圖18為本發明第二實施例之觸控顯示面板的側視結構示意圖。請參閱圖18，在一實施例中，觸控顯示裝置100可為內嵌式(in-cell)觸控顯示面板，且遮光圖案層130與觸控電極層140可以此順序對應於畫素陣列120依序設置於對向基板150之上而夾設於對向基板150和基板110之間。然而本發明並非以此為限，亦可改以觸控電極層140至遮光圖案層130之順序對應於畫素陣列120依序設置於對向基板150上而夾設於對向基板150和基板110之間。

圖19為本發明第三實施例之觸控顯示面板的側視結構示意圖。在另一實施例中，觸控顯示裝置100更可為外掛式(out-cell)觸控顯示面板。此時，觸控顯示裝置100更包含貼合基板170，且觸控電極層140可先設置於貼合基板170上後，再藉由黏合層180將貼合基板170對應於畫素陣列120貼合於對向基板150之上。需注意的是，於此所示的黏合層180雖為全面鋪設於貼合基板170和對向基板150之間，但本發明並非以此為限，黏合層180亦可僅設置於周邊區塊或兩側，而使得貼合基板170和對向基板150在中央區塊可具有空隙。

雖然本發明的技術內容已經以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神所作些許之更動與潤飾，皆應涵蓋於本發明的範疇內，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。