TWI613500B - 畫素結構 - Google Patents
畫素結構 Download PDFInfo
- Publication number
- TWI613500B TWI613500B TW106115035A TW106115035A TWI613500B TW I613500 B TWI613500 B TW I613500B TW 106115035 A TW106115035 A TW 106115035A TW 106115035 A TW106115035 A TW 106115035A TW I613500 B TWI613500 B TW I613500B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating layer
- recess
- pixel structure
- electrode
- gate
- Prior art date
Links
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
一種畫素結構包含一基板、一閘極、一電容電極、一第一絕緣層、一主動層、一汲極以及一源極以及一延伸電極。閘極設置基板上。電容電極設置於基板上,並與閘極分離。第一絕緣層,覆蓋閘極與電容電極,其中第一絕緣層具有一凹陷,凹陷位於電容電極之正上方。主動層設置於第一絕緣層上。汲極以及源極設置於主動層上且彼此分隔。延伸電極從汲極或源極延伸入凹陷中。
Description
本揭露係關於一種顯示裝置,且特別係關於顯示裝置的畫素結構。
當欲採用高電壓來驅動顯示面板時,顯示面板往往需要較大的元件尺寸(例如:較大的閘極、汲極及/或源極尺寸)來承受高電壓,但大尺寸元件將導致寄生電容(例如閘極與汲極產生的電容)大幅上升,進而增加饋通電壓(feed through voltage)。然而,過高的饋通電壓可能會對顯示面板造成不良的影響。
本發明之實施方式可降低顯示裝置之饋通電壓。
依據本發明之一實施方式,一種畫素結構包含一基板、一閘極、一電容電極、一第一絕緣層、一主動層、一汲極以及一源極以及一延伸電極。閘極設置於基板上。電容電極設置於基板上,並與閘極分離。第一絕緣層覆蓋閘極與電容電極,其中第一絕緣層具有一凹陷,凹陷位於電容電
極之正上方。主動層設置於第一絕緣層上。汲極以及源極設置於主動層上且彼此分隔。延伸電極從汲極或源極延伸入凹陷中。
在部分實施方式中,第一絕緣層包含一閘極絕緣部。閘極絕緣部位於閘極之正上方。閘極絕緣部的一厚度大於凹陷之一底面與電容電極所相隔的一距離。
在部分實施方式中,凹陷之一側牆位於電容電極之正上方。
在部分實施方式中,凹陷具有一深度,凹陷之一頂邊緣與電容電極相隔一距離,深度與距離的比值介於1/9與7/9之間。
在部分實施方式中,凹陷之一底面與電容電極相隔一距離,距離介於1000Å與4000Å之間。
在部分實施方式中,畫素結構更包含至少一絕緣突起,突設於凹陷之一底面。
在部分實施方式中,絕緣突起與第一絕緣層係一體成形的。
在部分實施方式中,至少一絕緣突起的數量為複數,且此些絕緣突起係彼此分隔地位於凹陷之底面。
於部分實施方式中,此些絕緣突起具有相同厚度。
在部分實施方式中,凹陷具有一深度,絕緣突起之一頂面與電容電極相隔一距離,此深度與此距離的比值介於1/9與7/9之間。
在部分實施方式中,延伸電極更延伸至絕緣突起上。
在部分實施方式中,延伸電極呈起伏狀而具有多數的交替排列的波峰及波谷。
在部分實施方式中,畫素結構更包含一第二絕緣層,第二絕緣層具有相連接的一第一部分以及一第二部分,第一部分覆蓋主動層、源極與汲極,第二部分覆蓋延伸電極,且第二部分呈起伏狀而具有複數交替排列的波峰及波谷。
在部分實施方式中,畫素結構更包含一第三絕緣層,第三絕緣層覆蓋第二絕緣層,其中第三絕緣層具有一電容覆蓋部,電容覆蓋部位於電容電極之正上方,且電容覆蓋部具有相對的一頂面及一底面,頂面與底面的形狀不同。
在部分實施方式中,電容覆蓋部的底面與第二絕緣層之第二部分共形。
在部分實施方式中,畫素結構更包含一畫素電極,畫素電極貫穿第二絕緣層並接觸源極或汲極,其中畫素電極之一部分係位於電容電極之正上方,且畫素電極之此部分與第二絕緣層的第二部分的形狀不同。
依據本發明之一實施方式,一種畫素結構包含一基板、一閘極、一電容電極、一第一絕緣層、一主動層、一汲極以及一源極。閘極設置於基板上。電容電極設置於基板上,並與閘極分離。第一絕緣層覆蓋閘極與電容電極,其中第一絕緣層於閘極上方之厚度大於第一絕緣層於電容電
極正上方之厚度。主動層設置於第一絕緣層上。汲極以及源極設置於主動層上且彼此分隔。
在部分實施方式中,電容電極正上方之第一絕緣層具有複數個突起部。
於上述實施方式中,電容電極可與延伸電極形成儲存電容,由於第一絕緣層具有位於電容電極之正上方的凹陷,且延伸電極延伸入此凹陷中,故此凹陷能夠縮短延伸電極與電容電極的距離,從而增加儲存電容之值。由於饋通電壓與儲存電容值成負相關,故儲存電容值的增加能夠助於降低饋通電壓。
以上所述僅係用以闡述本發明所欲解決的問題、解決問題的技術手段、及其產生的功效等等,本發明之具體細節將在下文的實施方式及相關圖式中詳細介紹。
100‧‧‧基板
102‧‧‧上表面
200‧‧‧閘極
300‧‧‧電容電極
400‧‧‧第一絕緣層
410‧‧‧凹陷
410a‧‧‧凹陷
411‧‧‧底面
412‧‧‧側牆
413‧‧‧頂邊緣
420‧‧‧閘極絕緣部
500‧‧‧主動層
600‧‧‧汲極
700‧‧‧源極
800‧‧‧延伸電極
810‧‧‧凹陷
820‧‧‧突起
900‧‧‧第二絕緣層
910‧‧‧第一部分
920‧‧‧第二部分
921‧‧‧凹陷
922‧‧‧突起
1000‧‧‧第三絕緣層
1010‧‧‧電容覆蓋部
1011‧‧‧頂面
1012‧‧‧底面
1100‧‧‧畫素電極
1120‧‧‧部分
1200‧‧‧絕緣突起
1210‧‧‧頂面
T1‧‧‧厚度
T2‧‧‧距離
T3‧‧‧距離
T4‧‧‧距離
D1‧‧‧深度
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1圖繪示依據本發明一實施方式之顯示裝置之上視圖;第2圖繪示沿著第1圖之線段2之剖面圖;第3圖繪示依據本發明一實施方式之顯示裝置之上視圖;以及第4圖繪示沿著第3圖之線段4之剖面圖。
以下將以圖式揭露本發明之複數實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,熟悉本領域之技術人員應當瞭解到,在本發明部分實施方式中,這些實務上的細節並非必要的,因此不應用以限制本發明。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1圖繪示依據本發明一實施方式之顯示裝置之上視圖。第2圖繪示沿著第1圖之線段2之剖面圖。如第1及2圖所示,在本實施方式中,顯示裝置可包含畫素結構,此畫素結構包含基板100、閘極200、電容電極300、第一絕緣層400、主動層500、汲極600以及源極700以及延伸電極800。閘極200與電容電極300設置於基板100,並且彼此分離。舉例來說,閘極200與電容電極300可設置於基板100的同一表面(例如:上表面102)上,且相隔一距離。在部分實施方式中,閘極200可與電容電極300共同形成,且可包含相同材料。第一絕緣層400覆蓋閘極200與電容電極300。
汲極600以及源極700設置於主動層500上且彼此分隔。如第2圖所示,閘極200、第一絕緣層400、主動層500、汲極600與源極700可形成用來驅動此顯示裝置的薄膜電晶體(thin film transistor;TFT)。如第2圖所示,第一絕緣層400可隔開電容電極300與延伸電極800,也就是說,電容電極300與延伸電極800可位於第一絕緣層400之相對兩側(例如:上下兩側),並被第一絕緣層400所絕
緣。由於電容電極300與延伸電極800的分隔,電容電極300與延伸電極800可以平行板電容器的形式共同形成一儲存電容。
可瞭解到,顯示裝置的饋通電壓值△V滿足,其中Cs為儲存電容值,Cgd為閘極與汲極所產生之電容值,CFPL為前面板堆疊(front panel lamination;FPL)之電容值,VGH為電晶體開啟時之閘極電壓值(例如:掃描線通電時之電壓值),VGL為電晶體關閉時之閘極電壓值(例如:掃描線關閉時之電壓值)。如此饋通電壓公式所示,饋通電壓值△V與儲存電容值Cs成負相關。因此,儲存電容值的提升將有助於可降低饋通電壓。
因此,本發明之實施方式可藉由提升儲存電容值來實現饋通電壓降低的效果。進一步來說,第一絕緣層400具有凹陷410,凹陷410位於電容電極300之正上方。也就是說,凹陷410與電容電極300在基板100之上表面102的投影係重疊的。於部分實施方式中,延伸電極800可從汲極600延伸入凹陷410中,如第2圖所示。於其他實施方式中,延伸電極800亦可從源極700延伸入凹陷410中。如此一來,延伸電極800與下方的電容電極300之間的距離可被縮短,故可增加這兩個電極所形成的儲存電容值,從而降低顯示裝置之饋通電壓。
在部分實施方式中,如第2圖所示,第一絕緣層
400包含閘極絕緣部420,閘極絕緣部420位於閘極200之正上方,閘極絕緣部420的厚度比位於電容電極300正上方的部分第一絕緣層400厚度更厚。也就是說,本發明之實施方式可在不使閘極絕緣部420變薄的情況下,在電容電極300正上方形成第一絕緣層400的凹陷410。如此一來,閘極絕緣部420仍能夠維持足夠的厚度,使得閘極200能夠在高閘極電壓下操作。
具體來說,閘極絕緣部420具有厚度T1。凹陷410之一底面411與電容電極300相隔距離T2。換句話說,此距離T2亦為凹陷410之底面411與電容電極300之間的第一絕緣層400之厚度。如第2圖所示,閘極絕緣部的厚度T1大於凹陷410之底面411與電容電極300相隔的距離T2。也就是說,電容電極300正上方的部分第一絕緣層400之厚度,可藉由凹陷410的形成而被減少至比厚度T1更低。藉此,延伸電極800與電容電極300之間的距離可縮短,以提升儲存電容,且閘極絕緣部420的厚度可不被減少,從而利於高電壓操作。因此,藉由厚度T1大於距離T2的設計,饋通電壓的降低與高閘極電壓的操作可被兼顧。
在部分實施方式中,凹陷410可藉由對第一絕緣層400進行蝕刻來形成。凹陷410的深度則可藉由蝕刻的參數(例如:蝕刻劑及/或蝕刻的持續時間)來控制。由於蝕刻製程的特性,凹陷410可沿著朝向基板100的方向漸縮。進一步來說,凹陷410還可具有側牆412。側牆412係立於凹陷410的底面411上,側牆412與底面411可定義夾角θ於
其間,且夾角θ為大於90度的鈍角,使得凹陷410可沿著朝向基板100之方向上漸縮。
在部分實施方式中,如第2圖所示,凹陷410之側牆412位於電容電極300之正上方。因此,凹陷410整體可位在電容電極300正上方。換句話說,凹陷410在基板100之上表面102的投影完全位於電容電極300內。這樣的設計可助於使第一絕緣層400之不位於電容電極300正上方的其他部分的厚度大於距離T2。藉此,可使第一絕緣層400維持足夠的絕緣性。
如第2圖所示,凹陷410具有頂邊緣413,頂邊緣413與底面411之距離定義為凹陷410的深度D1。凹陷410之頂邊緣413與電容電極300相隔距離T3,而深度D1與距離T3的比值可介於1/9與7/9之間,但本發明並不以此為限。上述深度D1與距離T3的比值可助於形成期望的凹陷410,使得凹陷410中的延伸電極800與下方的電容電極300能夠產生期望的儲存電容值。
如第2圖所示,在部分實施方式中,凹陷410之頂邊緣413與電容電極300所隔的距離T3可與閘極絕緣部420的厚度T1實質上相同,故閘極絕緣部420的厚度T1與凹陷之深度D1的比值亦可介於1/9與7/9之間,但本發明不以此為限。
在部分實施方式中,如第2圖所示,凹陷410之底面411與電容電極300相隔之距離T2介於約1000Å與約4000Å之間。在部分實施方式中,距離T3為約4500Å,而
深度D1介於約500Å至3500Å。
如第2圖所示,由於延伸電極800延伸至凹陷410中,故延伸電極800可具有位於凹陷410中的凹陷810。在一些實施方式中,凹陷810與凹陷410形狀實質上相同。進一步來說,凹陷810可沿著朝向基板100的方向漸縮。
在部分實施方式中,如第2圖所示,畫素結構更包含一第二絕緣層900,第二絕緣層900具有相連接的一第一部分910以及一第二部分920,第一部分910覆蓋主動層500、源極700與汲極600,第二部分920覆蓋延伸電極800。在一些實施方式中,如第2圖所示,第二部分920與延伸電極800共形。換句話說,第二部分920可具有凹陷921,凹陷921與延伸電極800的凹陷810之形狀實質上相同。進一步來說,凹陷921可沿著朝向基板100的方向漸縮。
在部分實施方式中,如第2圖所示,畫素結構更包含第三絕緣層1000,第三絕緣層1000覆蓋第二絕緣層900,其中第三絕緣層1000具有電容覆蓋部1010,電容覆蓋部1010位於電容電極300之正上方,且電容覆蓋部1010具有相對的頂面1011及底面1012,頂面1011與底面1012的形狀不同。在部分實施方式中,頂面1011可為實質上平坦的表面,底面1012與第二絕緣層900之第二部分920共形,也就是說,底面1012係局部***的,以嵌入第二部分920的凹陷921。
在部分實施方式中,如第2圖所示,畫素結構更包含一畫素電極1100,畫素電極1100貫穿第三絕緣層1000
與第二絕緣層900並接觸汲極600。在其他實施方式中,畫素電極1100亦可接觸源極700,而不接觸汲極600。畫素電極1100之一部分1120係位於電容電極300之正上方。畫素電極1100之部分1120係位於在電容覆蓋部1010之頂面1011上,而與頂面1011共形。由於第二絕緣層900的第二部分920不與電容覆蓋部1010的頂面1011共形,因此,畫素電極1100之部分1120與第二絕緣層900的第二部分920的形狀不同。舉例來說,畫素電極1100之部分1120可為實質上平坦的。
在一些實施方式中,畫素電極1100材質可包含金屬例如鋁(aluminum)、鉑(platinum)、銀(silver)、鈦(titanium)、鉬(molybdenum)、鋅(zinc)、錫(tin)、鉻(chromium)或其它適合之金屬或合金,但本發明並不以此為限。於其他實施方式中,畫素電極1100之材質亦可包含透明導電材料。
第1圖繪示凹陷410在畫素結構中的示例性配置,其中凹陷410在上視圖中之輪廓的形狀可為矩形。在其他實施方式中,凹陷410在上視圖中之輪廓的形狀亦可為圓形、橢圓形或其他多邊形等。
第3圖繪示依據本發明一實施方式之顯示裝置之上視圖。第4圖繪示沿著第3圖之線段4之剖面圖。本實施方式之畫素結構與前述畫素結構之間的主要差異係:於本實施方式中,畫素結構更包含至少一絕緣突起1200,突設於凹陷410之底面411上。在部分實施方式中,如第4圖所示,
至少一絕緣突起1200的數量為多數,且絕緣突起1200係彼此分隔地位於凹陷410之底面411。第4圖中所示之其他已在第1圖與第2圖中提及的特徵,係如同前述關於第1圖與第2圖的記載所述,為了維持說明書的簡潔,將不重複敘述。
在部分實施方式中,如第4圖所示,絕緣突起1200與第一絕緣層400可為一體成形的,故可提升這兩者的結構強度。也就是說,絕緣突起1200與第一絕緣層400可包含相同材料。如此一來,絕緣突起1200可藉由在第一絕緣層400上進行蝕刻所形成。因此,可根據期望的儲存電容值來設計配置在凹陷410中的絕緣突起1200的數量與排列,進而可得到所期望的饋通電壓。於部分實施方式中,基於蝕刻的特性,絕緣突起1200可沿著朝向基板100之方向漸擴。於部分實施方式中,由於多個絕緣突起1200均係由對第一絕緣層400的同一蝕刻製程所形成的,故這些絕緣突起1200可具有相同厚度。
於本實施方式中,凹陷410被絕緣突起1200分隔成多個凹陷410a。在部分實施方式中,如第3圖所示,此些凹陷410a可以在畫素結構中以陣列的形式排列,但本發明不以此為限。凹陷410a在上視圖中的輪廓的形狀可為矩形、圓形、橢圓形、或其他多邊形等,但本發明不以此為限。第3及4圖中所示之其他已在第1圖與第2圖中提及的特徵,係如同前述關於第1圖與第2圖的記載所述,為了維持說明書的簡潔,將不重複敘述。
在部分實施方式中,如第4圖所示,絕緣突起
1200之頂面1210與電容電極300相隔一距離T4,凹陷410之深度D1與距離T4的比值介於1/9與7/9之間。在部分實施方式中,距離T4可以與距離T3實質上相同。
在部分實施方式中,如第4圖所示,延伸電極800可更具有至少一突起820。突起820位於絕緣突起1200正上方並與絕緣突起1200共形。如第4圖所示,延伸電極800可具有多個突起820,分別位於多個絕緣突起1200正上方。因此,延伸電極800呈起伏狀而具有多數的交替排列的波峰及波谷。在部分實施方式中,由於突起820與絕緣突起1200共形,故突起820亦可沿著朝向基板100之方向漸擴。
在部分實施方式中,如第4圖所示,第二絕緣層900之第二部分920更可具有至少一突起922。突起922位於突起820正上方並與突起820共形。因此,如第4圖所示,第二部分920可呈起伏狀而具有多數的交替排列的波峰及波谷。
在部分實施方式中,如第4圖所示,電容覆蓋部1010之底面1012與第二絕緣層900之第二部分920共形。因此,底面1012可呈起伏狀而具有多個交替排列的波峰及波谷。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧基板
102‧‧‧上表面
200‧‧‧閘極
300‧‧‧電容電極
400‧‧‧第一絕緣層
410‧‧‧凹陷
411‧‧‧底面
412‧‧‧側牆
413‧‧‧頂邊緣
420‧‧‧閘極絕緣部
500‧‧‧主動層
600‧‧‧汲極
700‧‧‧源極
800‧‧‧延伸電極
810‧‧‧凹陷
900‧‧‧第二絕緣層
910‧‧‧第一部分
920‧‧‧第二部分
921‧‧‧凹陷
1000‧‧‧第三絕緣層
1010‧‧‧電容覆蓋部
1011‧‧‧頂面
1012‧‧‧底面
1100‧‧‧畫素電極
1120‧‧‧部分
T1‧‧‧厚度
T2‧‧‧距離
T3‧‧‧距離
D1‧‧‧深度
Claims (18)
- 一種畫素結構,包含:一基板;一閘極,設置於該基板上;一電容電極,設置於該基板上,並與該閘極分離;一第一絕緣層,覆蓋該閘極與該電容電極,其中該第一絕緣層具有一凹陷,該凹陷位於該電容電極之正上方;一主動層,設置於該第一絕緣層上;一汲極以及一源極,設置於該主動層上且彼此分隔;以及一延伸電極,從該汲極或該源極延伸入該凹陷中。
- 如請求項1所述之畫素結構,其中該第一絕緣層包含一閘極絕緣部,位於該閘極之正上方,該閘極絕緣部的一厚度大於該凹陷之一底面與該電容電極所相隔的一距離。
- 如請求項1所述之畫素結構,其中該凹陷之一側牆位於該電容電極之正上方。
- 如請求項1所述之畫素結構,其中該凹陷具有一深度,該凹陷之一頂邊緣與該電容電極相隔一距離,該深度離與該距離的比值介於1/9與7/9之間。
- 如請求項1所述之畫素結構,其中該凹陷 之一底面與該電容電極相隔一距離,該距離介於1000Å與4000Å之間。
- 如請求項1所述之畫素結構,更包含:至少一絕緣突起,突設於該凹陷之一底面。
- 如請求項6所述之畫素結構,其中該絕緣突起與該第一絕緣層係一體成形的。
- 如請求項6所述之畫素結構,其中該至少一絕緣突起的數量為複數,且該些絕緣突起係彼此分隔地位於該凹陷之該底面。
- 如請求項8所述之畫素結構,其中該些絕緣突起具有相同厚度。
- 如請求項6所述之畫素結構,其中該凹陷具有一深度,該絕緣突起之一頂面與該電容電極相隔一距離,該深度與該距離的比值介於1/9與7/9之間。
- 如請求項6所述之畫素結構,其中該延伸電極更延伸至該絕緣突起上。
- 如請求項1所述之畫素結構,其中該延伸電極呈起伏狀而具有複數交替排列的波峰及波谷。
- 如請求項1所述之畫素結構,更包含:一第二絕緣層,具有相連接的一第一部分以及一第二部分,該第一部分覆蓋該主動層、該源極與該汲極,該第二部分覆蓋該延伸電極,且該第二部分呈起伏狀而具有複數交替排列的波峰及波谷。
- 如請求項13所述之畫素結構,更包含:一第三絕緣層,覆蓋該第二絕緣層,其中該第三絕緣層具有一電容覆蓋部,位於該電容電極之正上方,且該電容覆蓋部具有相對的一頂面及一底面,該頂面與該底面的形狀不同。
- 如請求項14所述之畫素結構,其中該電容覆蓋部的該底面與該第二絕緣層之該第二部分共形。
- 如請求項13所述之畫素結構,更包含:一畫素電極,貫穿該第二絕緣層並接觸該源極或該汲極,其中該畫素電極之一部分係位於該電容電極之正上方,且該畫素電極之該部分與該第二絕緣層的該第二部分的形狀不同。
- 一種畫素結構,包含:一基板;一閘極,設置於該基板上; 一電容電極,設置於該基板上,並與該閘極分離;一第一絕緣層,覆蓋該閘極與該電容電極,其中該第一絕緣層於該閘極上方之厚度大於該第一絕緣層於該電容電極正上方之厚度;一主動層,設置於該第一絕緣層上;以及一汲極以及一源極,設置於該主動層上且彼此分隔。
- 如請求項17所述之畫素結構,其中於該電容電極正上方之該第一絕緣層具有複數個突起部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106115035A TWI613500B (zh) | 2017-05-05 | 2017-05-05 | 畫素結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106115035A TWI613500B (zh) | 2017-05-05 | 2017-05-05 | 畫素結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI613500B true TWI613500B (zh) | 2018-02-01 |
TW201843517A TW201843517A (zh) | 2018-12-16 |
Family
ID=62016081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106115035A TWI613500B (zh) | 2017-05-05 | 2017-05-05 | 畫素結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI613500B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6738107B2 (en) * | 1999-12-03 | 2004-05-18 | Fujitsu Display Technologies Corporation | Liquid crystal display device |
TW200931116A (en) * | 2008-01-07 | 2009-07-16 | Au Optronics Suzhou Corp Ltd | Pixel with undulated structure and method of fabricating the same |
TW201227813A (en) * | 2010-12-07 | 2012-07-01 | Samsung Mobile Display Co Ltd | Organic light-emitting display device and method of manufacturing the same |
TW201627736A (zh) * | 2009-10-16 | 2016-08-01 | 半導體能源研究所股份有限公司 | 液晶顯示裝置和包括該液晶顯示裝置的電子裝置 |
-
2017
- 2017-05-05 TW TW106115035A patent/TWI613500B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6738107B2 (en) * | 1999-12-03 | 2004-05-18 | Fujitsu Display Technologies Corporation | Liquid crystal display device |
TW200931116A (en) * | 2008-01-07 | 2009-07-16 | Au Optronics Suzhou Corp Ltd | Pixel with undulated structure and method of fabricating the same |
TW201627736A (zh) * | 2009-10-16 | 2016-08-01 | 半導體能源研究所股份有限公司 | 液晶顯示裝置和包括該液晶顯示裝置的電子裝置 |
TW201227813A (en) * | 2010-12-07 | 2012-07-01 | Samsung Mobile Display Co Ltd | Organic light-emitting display device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
TW201843517A (zh) | 2018-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10418383B2 (en) | Array substrate, fabrication method thereof and display device | |
US20130207227A1 (en) | Mosfet termination trench | |
US11011609B2 (en) | Method of manufacturing a semiconductor device | |
US9535300B2 (en) | Pixel structure and liquid crystal panel | |
CN104851888B (zh) | 薄膜晶体管阵列面板 | |
US11342436B2 (en) | Semiconductor devices | |
CN111584516B (zh) | 阵列基板及其制备方法、显示面板 | |
US10319742B2 (en) | Array substrate, display panel, display device and method of manufacturing the same | |
EP3657550A3 (en) | Transistor having vertical structure and electric device comprising the same | |
US20110140111A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
US20140077254A1 (en) | Semiconductor device and method of manufacturing same | |
WO2017128711A1 (zh) | 阵列基板及显示装置 | |
US8557621B2 (en) | Method for manufacturing thin film transistor array panel | |
TWI613500B (zh) | 畫素結構 | |
US10193022B2 (en) | Pixel structure and display apparatus having the same | |
TWI253538B (en) | Thin film transistor flat display and its manufacturing method | |
WO2016188062A1 (zh) | 一种阵列基板、液晶显示面板及液晶显示装置 | |
CN104407463A (zh) | 像素结构的制造方法及液晶显示面板的制造方法 | |
TW201825972A (zh) | 畫素結構 | |
US10504938B2 (en) | Array substrate and method of manufacturing the same | |
US9360725B2 (en) | Liquid-crystal display and element substrate thereof | |
CN104849930B (zh) | 阵列基板及其制作方法以及显示装置 | |
JP6621188B2 (ja) | アレイ基板及びその製作方法 | |
US20140091387A1 (en) | Semiconductor device | |
US10164028B2 (en) | Thin film transistor, manufacturing method therefor, oxide back plate and display apparatus |