TWI612317B - 一種測試資料之解壓縮器及其測試方法 - Google Patents

一種測試資料之解壓縮器及其測試方法 Download PDF

Info

Publication number
TWI612317B
TWI612317B TW105135393A TW105135393A TWI612317B TW I612317 B TWI612317 B TW I612317B TW 105135393 A TW105135393 A TW 105135393A TW 105135393 A TW105135393 A TW 105135393A TW I612317 B TWI612317 B TW I612317B
Authority
TW
Taiwan
Prior art keywords
test
data
decompressor
circuit
flip
Prior art date
Application number
TW105135393A
Other languages
English (en)
Other versions
TW201818089A (zh
Inventor
李昆忠
陳鎮宗
Original Assignee
國立成功大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立成功大學 filed Critical 國立成功大學
Priority to TW105135393A priority Critical patent/TWI612317B/zh
Priority to US15/479,580 priority patent/US10324130B2/en
Application granted granted Critical
Publication of TWI612317B publication Critical patent/TWI612317B/zh
Publication of TW201818089A publication Critical patent/TW201818089A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25—Testing of logic operation, e.g. by logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本發明係有關於一種測試資料之解壓縮器及其測試方法，係將一測試輸入的原始輸入資料轉換為測試向量以測試待測電路，此測試資料之解壓縮器係包含有一測試資料散佈器，原始輸入資料會經由此測試資料散佈器轉換為複數個測試資料；一測試結構切換器，係接收原始輸入資料與複數個測試資料，並將這些資料連結至待測電路之掃描鏈；以及一測試控制器，係接收原始輸入資料，並輸出一選擇訊號至測試結構切換器，以切換至另一個測試結構，此測試控制器亦可控制整個測試流程。

Description

一種測試資料之解壓縮器及其測試方法
本發明係有關於積體電路的測試電路及方法，尤指一種以測試資料之解壓縮器將測試輸入的原始輸入資料轉換為測試向量，以對待測電路進行測試，其壓縮倍率可到達數百倍甚至千倍以上；此外，藉著掃描鏈的分組，本發明可大幅降低測試資料量，並維持一定的可測試錯誤覆蓋率(Testable Fault Coverage)。
按，隨著積體電路複雜性的增加，測試積體電路的成本亦對應增加。測試積體電路的成本主要來自於龐大容量的測試資料、相當耗時的測試過程、以及測試輸入的數量。據此，為了降低測試資料佔用的空間、測試時間以及需要使用之測試輸入的數量，有測試資料壓縮(Test Data Compression)方法被提出，係將一個測試解壓縮器加入在測試輸入與所有掃描鏈之間，輸入資料會經由測試解壓縮器轉換成測試向量以測試電路，其概念為壓縮所有測試向量，達到減少儲存空間的佔用的目的。
廣播掃描(Broadcast Scan)為目前常用的測試資料壓縮技術，係將相同的測試資料同時傳入多條掃描鏈，然而，由於用來測試某些錯誤的測試向量在這些掃描鏈上的資料不一定完全相容，其導致這些錯誤變得無法測試，因此這些測試向量無法透過廣播掃描作壓縮，導致錯誤覆蓋率可能降低。為了得到需要的錯誤覆蓋率，在過去的文獻中有以廣播掃描為基礎，將正反器串列加入於測試輸入和掃描鏈之間，提供不同的資料給掃描鏈；針對每一條掃描鏈，以一個多工器切換不同的資料，使需要的測試資料傳入該條掃描鏈。
然而，此方法具有許多缺失，首先，其會使錯誤覆蓋率降低，因此部分電路無法保持原有之錯誤覆蓋率；第二，為了讓更多不同的測試資料可以切換給掃描鏈，每個多工器的輸入數量也必須增加，這導致一個多工器需要的面積增加；第三，所需要的多工器數量會隨著掃描鏈數量增加而等量地增加，導致極大的額外面積負擔。
今，發明人即是鑑於上述現有之測試資料的解壓縮器及測試方法於實際實施使用時仍具有多處缺失，於是乃一本孜孜不倦之精神，並藉由其豐富專業知識及多年之實務經驗所輔佐，而加以改善，並據此研創出本發明。
本發明主要目的為提供一種測試資料之解壓縮器及其測試方法，係將測試輸入的原始輸入資料轉換為測試向量，以對積體電路之待測電路進行測試；其藉著掃描鏈的分組，大幅降低切換邏輯電路的面積，且此分組仍可達成100%可測試錯誤覆蓋率，另外，本發明之解壓縮器僅需要單一測試輸入來得到需要的測試資料及控制資料，這不僅大幅降低需要的測試輸入數量且可達成高壓縮倍率。
為了達到上述實施目的，本發明提出一種測試資料之解壓縮器，係將一測試輸入的原始輸入資料轉換為測試向量以測試待測電路，此測試資料之解壓縮器係包含：一測試資料散佈器，係具有一反相器與一正反器串列，其中反相器與正反器串列分別接收原始輸入資料，且正反器串列可藉由其正相輸出或反相輸出提供不同之測試資料，原始輸入資料會經由此測試資料散佈器轉換為複數個測試資料；一測試結構切換器，係電性連接該測試資料散佈器以及該測試輸入，其包含有複數個多工器，其中該測試結構切換器係接收該原始輸入資料與該複數個測試資料，並挑選出複數個掃描組需要的測試資料，作為該測試向量傳送至該待測電路；以及一測試控制器，係接收該原始輸入資料，並輸出一選擇訊號至該測試結構切換器以使該複數個多工器切換至另一需要的測試結構。一測試結構切換器，係電性連接測試資料散佈器以及測試輸入，其包含有複數個多工器，以接收原始輸入資料與複數個測試資料，並挑選出複數個掃描鏈需要的測試資料，作為測試向量傳送至待測電路，此複數個多工器可藉由習用之邏輯簡化方法簡化成與複數個多工器功能相同之整合式切換邏輯電路；以及一測試控制器，係接收原始輸入資料，並輸出一選擇訊號至測試結構切換器，以切換至另一個需要的測試結構，並可同時控制整個測試流程。
於本發明之一實施例中，待測電路之所有掃描鏈係劃分成複數個掃描組，相同之掃描組內的複數個掃描鏈共用並接收相同之測試向量。
於本發明之一實施例中，複數個多工器藉由邏輯簡化方法，簡化成整合式切換邏輯電路。
本發明之另一目的為提供一種解壓縮器之測試方法，此解壓縮器包含一測試資料散佈器、一含有複數個多工器之測試結構切換器，以及一測試控制器，此測試方法係包括：步驟一：一控制資料藉由一測試輸入傳送至測試控制器，控制資料為複數個測試向量之數量；步驟二：一測試輸入傳輸一原始輸入資料至測試資料散佈器，將其轉換為複數個測試資料；步驟三：測試結構切換器接收原始輸入資料與複數個測試資料，並挑選出一待測電路之複數個掃描組需要的測試資料，以作為一測試向量；步驟四：控制資料指示測試結構切換器之一測試結構將測試向量輸出至該待測電路，並據以測試該待測電路；以及步驟五：步驟二至步驟四係反覆執行，直至需由目前之測試結構傳入之該測試向量均傳送至待測電路，完成後再由測試控制器輸出一選擇訊號至測試結構切換器以切換目前的測試結構至另一測試結構。
於本發明之一實施例中，步驟一至步驟五係反覆地執行，直至所有測試結構所需之測試資料均傳送至待測電路。
於本發明之一實施例中，測試資料散佈器之正反器串列係由L個正反器組成，且正反器串列可提供正相及反相之輸出，則測試結構切換器係接收原始輸入資料、反相器之輸出以及2*L正反器串列之輸出，共最多2+2*L個輸入。
於本發明之一實施例中，在解壓縮器測試方法開始前，測試控制器係進一步接收一測試致能訊號(Test Enable)，告知測試控制器是否開始進行測試程序。
本發明之目的及其結構功能上的優點，將依據以下圖面所示之結構，配合具體實施例予以說明，俾使審查委員能對本發明有更深入且具體之瞭解。
請參閱第一圖~第三圖，本發明一種測試資料之解壓縮器，係將一測試輸入(1)之一原始輸入資料轉換為一測試向量以測試一待測電路(2)，測試資料之解壓縮器係包括：一測試資料散佈器(3)，係具有一反相器(31)與一正反器串列(32)，正反器串列(32)係由L個正反器組成，其中反相器(31)與正反器串列(32)分別接收原始輸入資料，並將其轉換為複數個測試資料；一測試結構切換器(4)，係電性連接測試資料散佈器(3)以及測試輸入(1)，其係接收共最多2+2*L個輸入，並包含有複數個多工器(41)，此複數個多工器(41)藉由邏輯簡化方法，簡化成整合式切換邏輯電路，其中測試結構切換器(4)係接收原始輸入資料與複數個測試資料，並挑選出複數個掃描組(21)需要的測試資料，作為測試向量傳送至待測電路(2)；以及一測試控制器(5)，係接收原始輸入資料與一測試致能訊號(6)，以告知測試控制器(5)是否開始進行測試程序，在測試程序開始後，此測試控制器輸出一選擇訊號至測試結構切換器(4)以使複數個多工器(41)切換至需要的測試結構。其中待測電路(2)之所有掃描鏈(22)係劃分成複數個掃描組(21)，且相同之掃描組(21)內的複數個掃描鏈(22)會共用並接收相同之測試向量，此仍維持100%可測試錯誤覆蓋。
本發明亦有提供一種利用之解壓縮器之測試方法，解壓縮器包含一測試資料散佈器(3)、一含有複數個多工器(41)之測試結構切換器(4)，以及一測試控制器(5)，測試方法係包括有步驟一：一控制資料藉由一測試輸入(1)傳送至測試控制器(5)，此控制資料為複數個測試向量之數量；步驟二：一測試輸入(1)傳輸一原始輸入資料至測試資料散佈器(3)，將其轉換為複數個測試資料；步驟三：測試結構切換器(4)接收原始輸入資料與複數個測試資料，並挑選出一待測電路(2)之複數個掃描組(21)需要的測試資料，以作為一測試向量；步驟四：控制資料指示測試結構切換器(4)之一測試結構將測試向量輸出至待測電路(2)；以及步驟五：步驟二至步驟四係反覆執行，直至需由目前之測試結構傳入之該測試向量均傳送至待測電路(2)，完成後再由測試控制器(5)輸出一選擇訊號至測試結構切換器(4)以切換目前的測試結構至另一測試結構。其中，步驟一至步驟五亦會反覆地執行，直至所有測試資料均傳送至待測電路以達成需要的錯誤覆蓋率(Fault Coverage)。
此外，藉由下述具體實施例，可進一步證明本發明可實際應用之範圍，但不意欲以任何形式限制本發明之範圍。
請再參閱第一圖~第三圖，本發明之測試資料之解壓縮器主要由三個構成要素組成，分別為測試資料散佈器(3)、測試結構切換器(4)以及測試控制器(5)，其配合著單一個測試輸入(1)以測試積體電路，並能提供壓縮倍率數百甚至千倍以上的資料壓縮，此外，待測電路(2)中的多個掃描鏈(22)係劃分成複數個掃描組(21)，將其規劃成同一組掃描組(21)中的所有掃描鏈(22)皆可以共用相同的測試向量，而不會降低錯誤覆蓋率，因此，每一個多工器(41)係傳送測試資料給一組掃描組(21)而非僅有一條掃描鏈(22)，使得多工器(41)數量的需求大幅度地降低，也降低了解壓縮器在晶片上的佔有面積。此複數個多工器(41)可藉由習用之邏輯簡化方法簡化成與複數個切換邏輯單元功能相同之一整合式切換邏輯電路，進一步降低積體電路的測試成本。
欲進行測試時，外部會先發送測試致能訊號(6)傳送給測試控制器(5)，以開始進行測試程序；首先，單一的測試輸入(1)會傳輸一控制資料至測試控制器(5)，並再傳輸一原始輸入資料至測試資料散佈器(3)，測試資料散佈器(3)中的反相器(31)與正反器串列(32)將原始輸入資料轉換為複數個測試資料；接續地，測試結構切換器(4)接收原始輸入資料與複數個測試資料，並挑選出待測電路(2)中複數個掃描組(21)需要的測試資料，以作為測試向量。
再者，測試控制器(5)先發送選擇訊號給測試結構切換器(4)來決定初始的測試結構；接續地，控制資料會指示測試結構切換器(4)之一測試結構將該等測試向量輸出至待測電路(2)；當下所使用之測試結構會依所分配到的複數個測試向量，依序地輸出至待測電路(2)的掃描組(21)，由於同一組掃描組(21)內的所有掃描鏈(22)皆可以共用相同的測試向量，使得錯誤覆蓋率不降低；最後，當現有的測試向量測試完，測試控制器(5)會再輸出選擇訊號至測試結構切換器(4)以切換目前的測試結構至另一測試結構，並再次選出另外的測試向量對掃描組(21)進行測試，直到所有的測試向量都測試完畢。
整體而言，本發明之解壓縮器係可讓原始測試資料的壓縮倍率達到數百甚至千倍以上，對於空間的佔用減縮係大有幫助，且可測試錯誤覆蓋率係可維持在100%，應用於目前的積體電路的測試上係能夠大幅降低測試成本。
由上述之實施說明可知，本發明與現有技術相較之下，本發明具有以下優點:
1. 本發明一種測試資料之解壓縮器及其測試方法之反相器及正反器串列提供不同於原始輸入資料的資料給測試結構切換器，由測試結構切換器挑選出需要的測試資料作為測試向量以測試積體電路，提供多種測試資料以適用於測試不同積體電路的掃描鏈(組)。
2. 本發明一種測試資料之解壓縮器及其測試方法之測試結構切換器，其中一個多工器係負責驅動一組掃描組而非一條掃描鏈，相較於先前的測試結構及方法，本發明多工器直接傳遞測試向量至一組掃描組係能減少多工器的空間佔用，並且，此複數個多工器可藉由習用之邏輯簡化方法簡化成與複數個多工器功能相同之一整合式切換邏輯電路，以成功降低積體電路的測試成本。
3. 本發明一種測試資料之解壓縮器及其測試方法之掃描鏈係劃分為複數組掃描組，同一組掃描組中的掃描鏈可以共用相同的測試向量，相較於先前所有的測試向量提供給每一條掃描鏈，使得測試向量無法完全與每條掃描鏈匹配，導致錯誤覆蓋率降低，本發明將測試資料可相容的掃描鏈劃分成同一組，以維持可測試錯誤覆蓋率在100%，並使其得以順利進行壓縮。
綜上所述，本發明之可將測試資料儲存於掃描鏈的自動測試架構及其方法，的確能藉由上述所揭露之實施例，達到所預期之使用功效，且本發明誠已完全符合專利法之規定與要求。爰依法提出發明專利之申請，懇請惠予審查，並賜准專利，則實感德便。
惟，上述所揭之圖示及說明，僅為本發明之較佳實施例，非為限定本發明之保護範圍；大凡熟悉該項技藝之人士，其所依本發明之特徵範疇，所作之其它等效變化或修飾，皆應視為不脫離本發明之設計範疇。
(1)‧‧‧測試輸入
(2)‧‧‧待測電路
(21)‧‧‧掃描組
(22)‧‧‧掃描鏈
(3)‧‧‧測試資料散佈器
(31)‧‧‧反相器
(32)‧‧‧正反器串列
(4)‧‧‧測試結構切換器
(41)‧‧‧多工器
(5)‧‧‧測試控制器
(6)‧‧‧測試致能訊號
第一圖：本發明其較佳實施例之解壓縮器整體架構圖
第二圖：本發明其較佳實施例之解壓縮器部分放大圖(一)
第三圖：本發明其較佳實施例之解壓縮器部分放大圖(二)
(1)‧‧‧測試輸入
(2)‧‧‧待測電路
(21)‧‧‧掃描組
(22)‧‧‧掃描鏈
(3)‧‧‧測試資料散佈器
(31)‧‧‧反相器
(32)‧‧‧正反器串列
(4)‧‧‧測試結構切換器
(41)‧‧‧多工器
(5)‧‧‧測試控制器
(6)‧‧‧測試致能訊號

Claims (9)

  1. 一種測試資料之解壓縮器，係將一測試輸入之一原始輸入資料轉換為一測試向量以測試一待測電路，該測試資料之解壓縮器係包括： 一測試資料散佈器，係具有一反相器與一正反器串列，其中該反相器與該正反器串列分別接收該原始輸入資料，並將其轉換為複數個測試資料，其中正反器串列可提供正相或反相之輸出； 一測試結構切換器，係電性連接該測試資料散佈器以及該測試輸入，其包含有複數個多工器，其中該測試結構切換器係接收該原始輸入資料與該複數個測試資料，並挑選出複數個掃描組需要的測試資料，作為該測試向量傳送至該待測電路；以及 一測試控制器，係接收該原始輸入資料，並輸出一選擇訊號至該測試結構切換器以使該複數個多工器切換至另一需要的測試結構。
  2. 如申請專利範圍第1項所述測試資料之解壓縮器，其中該正反器串列係由L個正反器組成，則該測試結構切換器係接收該原始輸入資料、該反相器之輸出以及2*L該正反器串列之輸出，共最多2+2*L個輸入。
  3. 如申請專利範圍第1項所述之測試資料之解壓縮器，其中該複數個多工器藉由邏輯簡化方法，簡化成整合式切換邏輯電路。
  4. 如申請專利範圍第1項所述之測試資料之解壓縮器，其中該待測電路之所有掃描鏈係劃分成該複數個掃描組，相同之掃描組內的複數個掃描鏈共用並接收相同之該測試向量。
  5. 如申請專利範圍第1項所述之測試資料之解壓縮器，其中該測試控制器在測試開始前，係接收一測試致能訊號(Test Enable)，告知該測試控制器是否開始進行測試程序。
  6. 一種解壓縮器測試方法，該解壓縮器包含一測試資料散佈器、一含有複數個多工器之測試結構切換器，以及一測試控制器，該測試方法係包括： 步驟一：一控制資料藉由一測試輸入傳送至測試控制器，該控制資料為複數個測試向量之數量； 步驟二：一測試輸入傳輸一原始輸入資料至該測試資料散佈器，將其轉換為複數個測試資料； 步驟三：該測試結構切換器接收該原始輸入資料與複數個測試資料，並挑選出一待測電路之複數個掃描組需要的測試資料，以作為一測試向量； 步驟四：該控制資料指示該測試結構切換器之一測試結構將該測試向量輸出至該待測電路；以及 步驟五：該步驟二至該步驟四係反覆執行，直至需由目前之測試結構傳入之該測試向量均傳送至該待測電路，完成後再由該測試控制器輸出一選擇訊號至該測試結構切換器以切換目前的該測試結構至另一測試結構。
  7. 如申請專利範圍第6項所述之解壓縮器測試方法，其中該步驟一至步驟五係反覆地執行，直至所有測試結構所需之測試資料均傳送至待測電路。
  8. 如申請專利範圍第6項所述之解壓縮器測試方法，其中該測試資料散佈器具有一反相器與一正反器串列，該正反器串列可提供正相及反相之輸出，則該測試結構切換器係接收該原始輸入資料、該反相器之輸出以及2*L該正反器串列之輸出，共最多2+2*L個輸入。
  9. 如申請專利範圍第6項所述之解壓縮器測試方法，在該解壓縮器測試方法開始前，測試控制器係進一步接收一測試致能訊號(Test Enable)，告知該測試控制器是否開始進行測試程序。
TW105135393A 2016-11-01 2016-11-01 一種測試資料之解壓縮器及其測試方法 TWI612317B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105135393A TWI612317B (zh) 2016-11-01 2016-11-01 一種測試資料之解壓縮器及其測試方法
US15/479,580 US10324130B2 (en) 2016-11-01 2017-04-05 Test decompressor and test method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105135393A TWI612317B (zh) 2016-11-01 2016-11-01 一種測試資料之解壓縮器及其測試方法

Publications (2)

Publication Number Publication Date
TWI612317B true TWI612317B (zh) 2018-01-21
TW201818089A TW201818089A (zh) 2018-05-16

Family

ID=61728411

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105135393A TWI612317B (zh) 2016-11-01 2016-11-01 一種測試資料之解壓縮器及其測試方法

Country Status (2)

Country Link
US (1) US10324130B2 (zh)
TW (1) TWI612317B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108415668B (zh) * 2018-02-06 2021-10-15 珠海市杰理科技股份有限公司 芯片激励方法、装置、***、计算机设备和存储介质
CN117222899A (zh) * 2021-07-30 2023-12-12 华为技术有限公司 用于设计测试电路的方法和电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020112199A1 (en) * 2000-03-09 2002-08-15 Whetsel Lee D. Adapting scan-bist architectures for low power operation
US20030131298A1 (en) * 1999-11-23 2003-07-10 Mentor Graphics Corporation Test pattern compression for an integrated circuit test environment
TW200823476A (en) * 2006-11-30 2008-06-01 Ind Tech Res Inst Scan test data compression method and decoding apparatus for multiple-scan-chain designs
TW200842383A (en) * 2007-02-23 2008-11-01 Micron Technology Inc Input/output compression and pin reduction in an integrated circuit
CN101778293A (zh) * 2009-01-08 2010-07-14 广达电脑股份有限公司 图像撷取装置及图像交流方法
JP2011089833A (ja) * 2009-10-21 2011-05-06 Renesas Electronics Corp 半導体装置ならびに半導体装置のテストパターン生成方法
CN101821641B (zh) * 2008-10-21 2013-09-04 新诺普***公司 扫描测试***
US20140372820A1 (en) * 2013-06-17 2014-12-18 Mentor Graphics Corporation Fault-Driven Scan Chain Configuration For Test-Per-Clock

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101663648B (zh) * 2007-02-12 2012-10-03 明导公司 低功耗扫描测试技术及装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030131298A1 (en) * 1999-11-23 2003-07-10 Mentor Graphics Corporation Test pattern compression for an integrated circuit test environment
US20020112199A1 (en) * 2000-03-09 2002-08-15 Whetsel Lee D. Adapting scan-bist architectures for low power operation
TW200823476A (en) * 2006-11-30 2008-06-01 Ind Tech Res Inst Scan test data compression method and decoding apparatus for multiple-scan-chain designs
TW200842383A (en) * 2007-02-23 2008-11-01 Micron Technology Inc Input/output compression and pin reduction in an integrated circuit
CN101821641B (zh) * 2008-10-21 2013-09-04 新诺普***公司 扫描测试***
CN101778293A (zh) * 2009-01-08 2010-07-14 广达电脑股份有限公司 图像撷取装置及图像交流方法
JP2011089833A (ja) * 2009-10-21 2011-05-06 Renesas Electronics Corp 半導体装置ならびに半導体装置のテストパターン生成方法
US20140372820A1 (en) * 2013-06-17 2014-12-18 Mentor Graphics Corporation Fault-Driven Scan Chain Configuration For Test-Per-Clock

Also Published As

Publication number Publication date
US20180120378A1 (en) 2018-05-03
US10324130B2 (en) 2019-06-18
TW201818089A (zh) 2018-05-16

Similar Documents

Publication Publication Date Title
US8856601B2 (en) Scan compression architecture with bypassable scan chains for low test mode power
US7831876B2 (en) Testing a circuit with compressed scan chain subsets
US10877093B2 (en) Non-interleaved scan operation for achieving higher scan throughput in presence of slower scan outputs
US20180180676A1 (en) Programmable test compression architecture input/output shift register coupled to sci/sco/pco
JP6544772B2 (ja) スキャンテスト用のテストモード制御信号を生成可能な集積回路
US8539293B2 (en) Integrated circuit for compression mode scan test
Wohl et al. Fully X-tolerant combinational scan compression
US7506233B2 (en) Interface circuit and method of testing or debugging semiconductor device using it
TWI612317B (zh) 一種測試資料之解壓縮器及其測試方法
US11519964B2 (en) Phase controlled codec block scan of a partitioned circuit device
CN104903736B (zh) 用于动态分配扫描测试资源的电路和方法
JP2008286553A (ja) 半導体集積回路モジュール
JPH05249204A (ja) 回路における相互接続障害の診断方法及び装置
CN116930730B (zh) 一种灵活配置片内扫描链的互连测试结构
JP5171172B2 (ja) 線形フィードバックシフトレジスタの再シードを使用するシステムオンチップの試験データ圧縮方法
US7958419B2 (en) Entering a shift-DR state in one of star connected components
WO2011091750A1 (zh) 单板内器件的边界扫描方法、装置及单板
TWI609190B (zh) 可將測試資料儲存於掃描鏈的積體電路自動測試架構及其方法
US11320485B1 (en) Scan wrapper architecture for system-on-chip
CN110659037A (zh) 一种基于jtag的烧录装置
US11340294B2 (en) Boundary test circuit, memory and boundary test method
CN109192240B (zh) 边界测试电路、存储器及边界测试方法
TW201633325A (zh) 積體電路及於積體電路中建立掃描測試架構之方法
JPH09171054A (ja) スキャンパス構成回路
CN115422116B (zh) 用于晶上***jtag菊花链连接的方法和装置