CN115422116B - 用于晶上***jtag菊花链连接的方法和装置 - Google Patents
用于晶上***jtag菊花链连接的方法和装置 Download PDFInfo
- Publication number
- CN115422116B CN115422116B CN202211363298.3A CN202211363298A CN115422116B CN 115422116 B CN115422116 B CN 115422116B CN 202211363298 A CN202211363298 A CN 202211363298A CN 115422116 B CN115422116 B CN 115422116B
- Authority
- CN
- China
- Prior art keywords
- tdi
- jtag
- jtag controller
- tdo
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开提出了一种用于晶上***JTAG菊花链连接的方法和装置。本公开将预制件的TDI和TDO分别扩展为多个,降低多个TDI/TDO同时接触不良的概率;同时,将TDI/TDO由单向IO(输入/输出)设置为双向IO(输入/输出)可配置;以此,可以增加训练逻辑,后续即可在预制件内部通过一系列的检测手段,选择其中一对连接正常的TDI和TDO配置为工作通道进行工作,包括JTAG访问寄存器或者DFT测试,提高了SOW***中通过JTAG接口进行芯片测试或者寄存器访问的可靠性。
Description
技术领域
本公开涉及半导体技术领域,具体涉及一种用于晶上***JTAG菊花链连接的方法和装置。
背景技术
随着摩尔定律和登纳德缩放定律逐渐失效,传统的基于器件、组件、模块、机架逐层堆叠***的工程技术路线遭遇可持续发展瓶颈。为了维持后摩尔时代集成电路领域的可持续发展,基于预制件组装和晶圆级异构集成技术的晶上***(system on wafer,SOW)逐步成为集成电路领域的研究热点。晶上***(SOW)将大型信息基础设施的工程技术路线由基于器件、组件、模块、机架逐层堆叠式***演进为不同颗粒度“预制件”的拼接组装式实现,以实现面向领域应用的不同预制件的灵活互连与功能重建,以满足复杂多样的应用任务需求。其中,预制件可以为采用不同工艺制程和/或不同功能结构和/或不同制造厂商的异构异质预制件;晶圆基板通过重布线层rdl或光刻方式提供预制件之间的互联线路;各预制件通过热压焊与晶圆级互连基板连接;如此各个预制件通过晶圆基板上的互联线实现互联。
JTAG接口(Joint Test Action Group,联合测试工作组),是一种国际标准测试协议,主要用于芯片内部测试,也可以通过间接寄存器的方式进行方案。标准的JTAG接口是4线:TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。
JTAG协议支持通过如图1所示的菊花链的连接方式,使用单个JTAG仿真器对串在菊花链中的器件进行测试或者寄存器访问。
在SOW***中,预制件相当于未封装的裸芯片(Die),预制件上也包含JTAG接口用于芯片测试或者寄存器访问,而由于引出线限制,不可能每个预制件都引出JTAG接口,这时候就可以通过菊花链的方式将预制件连接起来,以节省晶圆(Wafer)基板的引出线;Die可以通过晶圆针测(Chip Probing,CP)的测试方式获得KGD(Known good die,已知合格芯片)。但是Die连接到Wafer基板上需要经过复杂的工艺,有一定的次品率,而其中失效的部位就可能包括JTAG相关的信号线,所以如果某个预制件的TDI/TDO信号线与基板接触不良会导致整个菊花链上的预制件无法通过JTAG访问。
发明内容
本公开提出了一种用于晶上***JTAG菊花链连接的方法和装置,可应用于晶上***各个互联预制件之间的JTAG级联。
第一方面,本公开提供一种用于晶上***JTAG菊花链连接的方法,所述晶上***包括多个预制件,所述预制件中设有JTAG控制器,多个所述预制件通过所述JTAG控制器串接在菊花链中,所述JTAG控制器具有多个TDI和多个TDO,所述TDI和所述TDO 的IO方向均支持在输入和输出之间切换,其中,多个所述JTAG控制器包括第一JTAG控制器及其下游的第二JTAG控制器,所述第一JTAG控制器的多个TDO分别连接所述第二JTAG控制器的多个TDI;所述方法包括:所述第一JTAG控制器和所述第二JTAG控制器通过多对TDO和TDI进行信号交互;根据信号交互结果选择其中一对TDO和TDI配置为工作通道。
在一些可选的实施方式中,所述第一JTAG控制器和所述第二JTAG控制器通过多对TDO和TDI进行信号交互,包括:所述第一JTAG控制器的多个TDO的IO方向设为输出,分别向外发送翻转序列形式的第一信号;所述第二JTAG控制器的多个TDI的IO方向设为输入,接收所述第一信号;在所述第一信号发送完毕后,将所述第一JTAG控制器的多个TDO的IO方向切换为输入,并在延迟预设时间后将所述第二JTAG控制器的多个TDI的IO方向切换为输出;所述第二JTAG控制器从多个TDI中选择一个目标TDI,通过所述目标TDI向外输出翻转序列形式的第二信号;所述第一JTAG控制器通过目标TDO接收所述第二信号,所述目标TDO是所述第一JTAG控制器的连接至所述目标TDI的一个TDO;所述根据信号交互结果选择其中一对TDO和TDI作为工作通道,包括:在所述第一JTAG控制器接收到所述第二信号后,将目标TDO和所述目标TDI配置为工作通道。
在一些可选的实施方式中,所述方法还包括:在工作通道配置完成后,将所述第一JTAG控制器的多个TDO的IO方向切换为输出,并在延迟预设时间后将所述第二JTAG控制器的多个TDI的IO方向切换为输入。
在一些可选的实施方式中,所述第二JTAG控制器从多个TDI中选择一个目标TDI,包括:所述第二JTAG控制器对于通过其多个TDI接收到的多个第一信号,选择翻转次数正确且序号最小的TDI,作为目标TDI;或者,选择翻转次数最多且序号最小的TDI,作为目标TDI;或者,选择序号最小的TDI,作为目标TDI。
在一些可选的实施方式中,所述JTAG控制器中多个TDI用来对外连接的凸块分布在裸芯片的不同位置上,且多个TDO用来对外连接的凸块分布在裸芯片的不同位置上。
第二方面,本公开提供一种用于晶上***JTAG菊花链连接的装置,包括应用于晶上***中的预制件的JTAG控制器,所述JTAG控制器设于所述预制件中,多个所述预制件通过所述JTAG控制器串接在菊花链中,所述JTAG控制器具有多个TDI和多个TDO,所述TDI和所述TDO 的IO方向均支持在输入和输出之间切换,其中,所述JTAG控制器包括第一JTAG控制器及其下游的第二JTAG控制器,所述第一JTAG控制器的多个TDO分别连接所述第二JTAG控制器的多个TDI;所述第一JTAG控制器和所述第二JTAG控制器被配置成通过多对TDO和TDI进行信号交互,根据信号交互结果选择其中一对TDO和TDI配置为工作通道。
在一些可选的实施方式中,所述第一JTAG控制器和所述第二JTAG控制器被配置成通过多对TDO和TDI进行信号交互,根据信号交互结果选择其中一对TDO和TDI配置为工作通道,包括:所述第一JTAG控制器的多个TDO的IO方向设为输出,分别向外发送翻转序列形式的第一信号;所述第二JTAG控制器的多个TDI的IO方向设为输入,接收所述第一信号;在所述第一信号发送完毕后,将所述第一JTAG控制器的多个TDO的IO方向切换为输入,并在延迟预设时间后将所述第二JTAG控制器的多个TDI的IO方向切换为输出;所述第二JTAG控制器从多个TDI中选择一个目标TDI,通过所述目标TDI向外输出翻转序列形式的第二信号;所述第一JTAG控制器通过目标TDO接收所述第二信号,所述目标TDO是所述第一JTAG控制器的连接至所述目标TDI的一个TDO;在所述第一JTAG控制器接收到所述第二信号后,将目标TDO和所述目标TDI配置为工作通道。
在一些可选的实施方式中,所述第一JTAG控制器和所述第二JTAG控制器进一步被配置成:在工作通道配置完成后,将所述第一JTAG控制器的多个TDO的IO方向切换为输出,并在延迟预设时间后将所述第二JTAG控制器的多个TDI的IO方向切换为输入。
在一些可选的实施方式中,所述第二JTAG控制器进一步被配置成:对于通过其多个TDI接收到的多个第一信号,选择翻转次数正确且序号最小的TDI,作为目标TDI;或者,选择翻转次数最多且序号最小的TDI,作为目标TDI;或者,选择序号最小的TDI,作为目标TDI。
在一些可选的实施方式中,所述JTAG控制器中多个TDI用来对外连接的凸块分布在裸芯片的不同位置上,且多个TDO用来对外连接的凸块分布在裸芯片的不同位置上。
为了解决某个预制件的TDI/TDO信号线与基板接触不良会导致整个菊花链上的预制件无法通过JTAG访问的技术问题,本公开提出了一种用于晶上***JTAG菊花链连接的方法和装置,通过冗余的方式来提高JTAG连接的鲁棒性。
JTAG接口可能的失效方式是TDI/TDO信号与基板接触不良,导致JTAG链中断掉。本公开过将预制件的TDI和TDO分别扩展/复制为多个,降低多个TDI/TDO同时接触不良的概率。另外,本公开在将TDI/TDO分别扩展为多个的同时,将TDI/TDO由单向IO(输入/输出)设置为双向IO(输入/输出)可配置,即,TDI和TDO的IO方向均支持在输入和输出之间切换,以此可以在TDI的入口和TDO的出口增加训练逻辑,后续即可在预制件内部通过一系列的检测手段,选择其中一对连接正常的TDI和TDO配置为工作通道进行工作,包括进行JTAG访问寄存器或者DFT(Design For Test)测试,提高了SOW***中通过JTAG接口进行芯片测试或者寄存器访问的可靠性。
进一步的,本公开可以将多个TDI/TDO用来对外连接的凸块(Bump)其分布在预制件(例如裸芯片)的不同位置上,进一步降低多对TDI/TDO同时接触不良的概率,避免多对TDI/TDO同时连接不正常。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本公开的其它特征、目的和优点将会变得更明显:
图1是根据现有的一种晶上***JTAG菊花链连接的结构示意图;
图2是根据本公开的用于晶上***中的预制件的JTAG控制器的结构示意图;
图3是根据本公开用于晶上***JTAG菊花链连接的装置的结构示意图;
图4A和4B分别是本公开的JTAG控制器在TDI和TDO处的训练状态机的示意图;
图5是根据本公开的一种晶上***的结构示意图;
图6是根据本公开的用于晶上***JTAG菊花链连接的方法的流程图。
具体实施方式
下面结合附图和实施例对本公开作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与有关发明相关的部分。
在本公开的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系,仅是为了便于描述本公开和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本公开的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”等应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本公开中的具体含义。
在本公开的描述中,需要说明的是,在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互组合。
为了解决某个预制件的TDI/TDO信号线与基板接触不良会导致整个菊花链上的预制件无法通过JTAG访问的技术问题,本公开提出了一种用于晶上***JTAG菊花链连接的方法和装置,通过冗余的方式来提高JTAG连接的鲁棒性。
本公开的用于晶上***JTAG菊花链连接的装置,包括应用于晶上***中的预制件的JTAG控制器。
参考图2,图2是根据本公开的用于晶上***中的预制件的JTAG控制器30的结构示意图。
本公开的晶上***包括多个预制件。这里的预制件包括但不限于是裸芯片(Die)。预制件中设有JTAG控制器,多个预制件可通过JTAG控制器提供的JTAG接口串接在菊花链中,菊花链的端部连接JTAG插座。菊花链是一种串联结构,例如图1所示,在信号传递方向上,菊花链的结构依次包括:JTAG插座——JTAG控制器……JTAG控制器——JTAG插座。
如图2所示,本公开中的JTAG控制器30具有TDI和TDO等JTAG接口,且TDI和TDO分别被扩展为多个。例如,可以采用“1to 4”的方式将TDI扩展为4个,可以采用“4 to 1”的方式将TDI扩展为1个。另外,本公开中将TDI和TDO均支持双向IO可配置,即,TDI的IO方向既可以设为输入,以便接受信号输入,也可以切换为输出,以便向外输出信号;同样的,TDO的IO方向既可以设为输出,以便向外输出信号,也可以切换为输入,以便接受信号输入。
参考图3,图3是根据本公开用于晶上***JTAG菊花链连接的装置的结构示意图。本公开的装置包括至少两个JTAG控制器30。在菊花链中包括多个预制件,每个预制件中包括至少一个JTAG控制器30。
参考图3所示,多个JTAG控制器30的连接方式如下:将多个JTAG控制器中的任一个(非最后一个)定义为第一JTAG控制器31,将第一JTAG控制器下游的一个JTAG控制器定义为第二JTAG控制器32,则第一JTAG控制器31的多个TDO分别连接第二JTAG控制器32的多个TDI;例如,第一JTAG控制器31的4个TDO与第二JTAG控制器32的4个TDI一一对应连接,构成4个连接对。4个连接对中的任一个都可以用来提供第一JTAG控制器31与第二JTAG控制器32的互连,其中至少一个连接对正常,即可确保整个菊花链正常工作。以此,通过冗余的方式来提高JTAG连接的鲁棒性。
在一些可选的实施方式中,本实施例中所说的将JTAG控制器30的TDI和TDO分别扩展为多个,可以理解成将一个TDI(或TDO)的对外连接的管脚或者凸块(Bump)或者导线扩展为多个/多根。
进一步的,本公开可以将多个TDI/TDO用来对外连接的凸块(Bump)其分布在预制件(裸芯片)的不同位置上,进一步降低多对TDI/TDO同时接触不良的概率,避免多对TDI/TDO同时连接不正常。
另外,本公开在将TDI/TDO分别扩展为多个的同时,将TDI/TDO由单向IO(输入/输出)设置为双向IO可配置,即,TDI和TDO的IO方向均支持在输入和输出之间切换,以此,即可以在TDI的入口和TDO的出口增加训练(training)逻辑,后续即可在预制件内部通过一系列的检测手段,选择其中一对连接正常的TDI和TDO配置为工作通道进行工作,包括进行JTAG访问寄存器或者DFT测试等。可选的,训练(training)逻辑包括进行握手操作,需要多个TDI(例如4个)和多个TDO(例如4个)相连(例如通过四根连接线相连)。在后端实现中可以将4根连接线分布在不同的位置,避免出现4根线同时连接不正常。
参考图4A和4B,分别示出了在TDI和TDO处的训练状态机。
如图4A和4B所示,训练(training)逻辑包括如下步骤:
41、复位释放后TDI/TDO两侧的训练状态机同时启动;
42、对于TDO侧默认IO方向为输出,首先向外发送第一信号,例如101010的翻转序列,翻转的次数可以任意设定,但需要TDI/TDO双方的状态机约定好,翻转周期保证对方采样时钟能够采样即可;此时,TDI侧默认IO方向为输入,会检测其引脚的翻转情况,并对0->1和1->0翻转次数进行计数。这里,所说的翻转是指从“0”到“1”或者从“1”到“0”,即,从高电平到低电平或者从低电平到高电平。
43、TDO发送完毕后,立即将TDO设置为输入;TDI延迟一定时间后将IO方向设置为输出,时长确保TDO已经切换为输入状态即可。
44、TDI侧训练状态机,可根据一定的规则选择一个TDI引脚向外输出101010翻转序列;选择的规则可以为:首选选择翻转次数正确且序号最小的;其次选择翻转次数最多且序号最小的;最次选择序号最小的。TDO侧训练状态检测到哪根信号线接收到了翻转序列,并将选择对应的通道作为工作通道,如果没有检测到翻转,则选择序号最小的。TDI/TDO最终会将选择的通道号和状态记录到寄存器中用于可维可测。
45、TDI侧训练状态机发送完毕后,将TDI的IO方向设置为输入,进入正常工作状态;TDO侧状态机延迟一定时间后,确保对方TDI已经切换为输入后,将IO方向设置为输出,进入正常工作状态。
以上,通过步骤41-45说明了改进的JTAG控制器的工作原理和流程。
参考图5,图5是根据本公开的一种晶上***的结构示意图。如图5所示,在一些可选的实施方式中,可以在晶上***(SOW)的每一个预制件50中,集成两个JTAG控制器30,分别为横向控制器JTAG_H和纵向控制器JTAG_V,其连接方式如图5所示,横向控制器JTAG_H之间相互连接,纵向控制器JTAG_V之间相互连接,形成横向和纵向两个相互独立的JTAG菊花链。以此,如果横向的连接全部失效,还可以使用纵向的JTAG菊花链,进一步提高鲁棒性。
结合图2至图5可知,本公开的用于晶上***JTAG菊花链连接的装置,其JTAG控制器30可以具有至少两个,例如包括第一JTAG控制器31及其下游的第二JTAG控制器32,第一JTAG控制器31的多个TDO分别连接第二JTAG控制器32的多个TDI;第一JTAG控制器31和第二JTAG控制器32可被配置成通过多对TDO和TDI进行信号交互,根据信号交互结果选择其中一对TDO和TDI配置为工作通道。
在一些可选的实施方式中,第一JTAG控制器31和第二JTAG控制器32被配置成通过多对TDO和TDI进行信号交互,根据信号交互结果选择其中一对TDO和TDI配置为工作通道,包括:
第一JTAG控制器31的多个TDO的IO方向设为输出,分别向外发送翻转序列形式的第一信号;
第二JTAG控制器32的多个TDI的IO方向设为输入,接收第一信号;
在第一信号发送完毕后,将第一JTAG控制器31的多个TDO的IO方向切换为输入,并在延迟预设时间后将第二JTAG控制器32的多个TDI的IO方向切换为输出;
第二JTAG控制器31从多个TDI中选择一个目标TDI,通过目标TDI向外输出翻转序列形式的第二信号;
第一JTAG控制器31通过目标TDO接收第二信号,目标TDO是第一JTAG控制器的连接至目标TDI的一个TDO;
在第一JTAG控制器31接收到第二信号后,将目标TDO和目标TDI配置为工作通道。
在一些可选的实施方式中,第一JTAG控制器31和第二JTAG控制器32进一步被配置成:在工作通道配置完成后,将第一JTAG控制器31的多个TDO的IO方向切换为输出,并在延迟预设时间后将第二JTAG控制器32的多个TDI的IO方向切换为输入。
在一些可选的实施方式中,第二JTAG控制器32进一步被配置成:对于通过其多个TDI接收到的多个第一信号,选择翻转次数正确且序号最小的TDI,作为目标TDI;或者,选择翻转次数最多且序号最小的TDI,作为目标TDI;或者,选择序号最小的TDI,作为目标TDI。
在一些可选的实施方式中,JTAG控制器30中多个TDI用来对外连接的凸块分布在裸芯片的不同位置上,且多个TDO用来对外连接的凸块分布在裸芯片的不同位置上。
参考图6,是根据本公开的一个用于晶上***JTAG菊花链连接的方法的流程图。晶上***包括多个预制件,预制件中设有JTAG控制器,多个预制件通过JTAG控制器串接在菊花链中,JTAG控制器具有多个TDI和多个TDO,TDI和TDO 均支持双向IO可配置,即,TDI和TDO的IO方向均支持在输入和输出之间切换,其中,多个JTAG控制器包括第一JTAG控制器及其下游的第二JTAG控制器,第一JTAG控制器的多个TDO分别连接第二JTAG控制器的多个TDI。本公开的方法可以由JTAG仿真器结合各个JTAG控制器来实施。
如图6所示,本公开的方法包括以下步骤:
步骤61、第一JTAG控制器和第二JTAG控制器通过多对TDO和TDI进行信号交互;
步骤62、根据信号交互结果选择其中一对TDO和TDI配置为工作通道。
在一些可选的实施方式中,步骤61包括:第一JTAG控制器的多个TDO的IO方向设为输出,分别向外发送翻转序列形式的第一信号;第二JTAG控制器的多个TDI的IO方向设为输入,接收第一信号;在第一信号发送完毕后,将第一JTAG控制器的多个TDO的IO方向切换为输入,并在延迟预设时间后将第二JTAG控制器的多个TDI的IO方向切换为输出;第二JTAG控制器从多个TDI中选择一个目标TDI,通过目标TDI向外输出翻转序列形式的第二信号;第一JTAG控制器通过目标TDO接收第二信号,目标TDO是第一JTAG控制器的连接至目标TDI的一个TDO。
在一些可选的实施方式中,步骤62包括:在第一JTAG接收到第二信号后,将目标TDO和目标TDI配置为工作通道。
在一些可选的实施方式中,本公开的方法还包括:在工作通道配置完成后,将第一JTAG控制器的多个TDO的IO方向切换为输出,并在延迟预设时间后将第二JTAG控制器的多个TDI的IO方向切换为输入。
在一些可选的实施方式中,步骤61中,第二JTAG控制器从多个TDI中选择一个目标TDI,包括:第二JTAG控制器对于通过其多个TDI接收到的多个第一信号,选择翻转次数正确且序号最小的TDI,作为目标TDI;或者,选择翻转次数最多且序号最小的TDI,作为目标TDI;或者,选择序号最小的TDI,作为目标TDI。
在一些可选的实施方式中,JTAG控制器中多个TDI用来对外连接的凸块分布在裸芯片的不同位置上,且多个TDO用来对外连接的凸块分布在裸芯片的不同位置上。
在一些可选的实施方式中,一个预制件中集成两个JTAG控制器,分别为横向控制器和纵向控制器。
以上,通过具体实施例对本公开的技术方案进行了详细说明。在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详细描述的部分,可以参见其它实施例的相关描述。
以上描述仅为本公开的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解,本公开中所涉及的发明范围,并不限于上述技术特征的特定组合而成的技术方案,同时也应涵盖在不脱离上述发明构思的情况下,由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本公开中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (8)
1. 一种用于晶上***JTAG菊花链连接的方法,其特征在于,所述晶上***包括多个预制件,所述预制件中设有JTAG控制器,多个所述预制件通过所述JTAG控制器串接在菊花链中,所述JTAG控制器具有多个TDI和多个TDO,所述TDI和所述TDO 的IO方向均支持在输入和输出之间切换,其中,多个所述JTAG控制器包括第一JTAG控制器及其下游的第二JTAG控制器,所述第一JTAG控制器的多个TDO分别连接所述第二JTAG控制器的多个TDI;所述方法包括:
所述第一JTAG控制器和所述第二JTAG控制器通过多对TDO和TDI进行信号交互,所交互的信号为翻转序列形式的信号;
根据信号交互结果选择其中翻转次数正确或者翻转次数最多的一对TDO和TDI配置为工作通道;
每一个所述预制件中集成有两个所述JTAG控制器,两个所述JTAG控制器分别为横向控制器和纵向控制器,横向控制器之间相互连接,纵向控制器之间相互连接,形成横向和纵向两个相互独立的JTAG菊花链;
所述第一JTAG控制器和所述第二JTAG控制器通过多对TDO和TDI进行信号交互,包括:
所述第一JTAG控制器的多个TDO的IO方向设为输出,分别向外发送翻转序列形式的第一信号;
所述第二JTAG控制器的多个TDI的IO方向设为输入,接收所述第一信号;
在所述第一信号发送完毕后,将所述第一JTAG控制器的多个TDO的IO方向切换为输入,并在延迟预设时间后将所述第二JTAG控制器的多个TDI的IO方向切换为输出;
所述第二JTAG控制器从多个TDI中选择一个目标TDI,通过所述目标TDI向外输出翻转序列形式的第二信号;
所述第一JTAG控制器通过目标TDO接收所述第二信号,所述目标TDO是所述第一JTAG控制器的连接至所述目标TDI的一个TDO;
所述根据信号交互结果选择其中一对TDO和TDI作为工作通道,包括:
在所述第一JTAG控制器接收到所述第二信号后,将所述目标TDO和所述目标TDI配置为工作通道。
2.根据权利要求1所述的方法,其特征在于,还包括:
在工作通道配置完成后,将所述第一JTAG控制器的多个TDO的IO方向切换为输出,并在延迟预设时间后将所述第二JTAG控制器的多个TDI的IO方向切换为输入。
3.根据权利要求1所述的方法,其特征在于,所述第二JTAG控制器从多个TDI中选择一个目标TDI,包括:
所述第二JTAG控制器对于通过其多个TDI接收到的多个第一信号,选择翻转次数正确且序号最小的TDI,作为目标TDI;或者,选择翻转次数最多且序号最小的TDI,作为目标TDI;或者,选择序号最小的TDI,作为目标TDI。
4.根据权利要求1所述的方法,其特征在于,
所述JTAG控制器中多个TDI用来对外连接的凸块分布在裸芯片的不同位置上,且多个TDO用来对外连接的凸块分布在裸芯片的不同位置上。
5. 一种用于晶上***JTAG菊花链连接的装置,其特征在于,包括应用于晶上***中的预制件的JTAG控制器,所述JTAG控制器设于所述预制件中,多个所述预制件通过所述JTAG控制器串接在菊花链中,所述JTAG控制器具有多个TDI和多个TDO,所述TDI和所述TDO 的IO方向均支持在输入和输出之间切换,其中,所述JTAG控制器包括第一JTAG控制器及其下游的第二JTAG控制器,所述第一JTAG控制器的多个TDO分别连接所述第二JTAG控制器的多个TDI;
所述第一JTAG控制器和所述第二JTAG控制器被配置成通过多对TDO和TDI进行信号交互,所交互的信号为翻转序列形式的信号,根据信号交互结果选择其中翻转次数正确或者翻转次数最多的一对TDO和TDI配置为工作通道;
每一个所述预制件中集成有两个所述JTAG控制器,两个所述JTAG控制器分别为横向控制器和纵向控制器,横向控制器之间相互连接,纵向控制器之间相互连接,形成横向和纵向两个相互独立的JTAG菊花链;
所述第一JTAG控制器和所述第二JTAG控制器被配置成通过多对TDO和TDI进行信号交互,根据信号交互结果选择其中一对TDO和TDI配置为工作通道,包括:
所述第一JTAG控制器的多个TDO的IO方向设为输出,分别向外发送翻转序列形式的第一信号;
所述第二JTAG控制器的多个TDI的IO方向设为输入,接收所述第一信号;
在所述第一信号发送完毕后,将所述第一JTAG控制器的多个TDO的IO方向切换为输入,并在延迟预设时间后将所述第二JTAG控制器的多个TDI的IO方向切换为输出;
所述第二JTAG控制器从多个TDI中选择一个目标TDI,通过所述目标TDI向外输出翻转序列形式的第二信号;
所述第一JTAG控制器通过目标TDO接收所述第二信号,所述目标TDO是所述第一JTAG控制器的连接至所述目标TDI的一个TDO;
在所述第一JTAG控制器接收到所述第二信号后,将所述目标TDO和所述目标TDI配置为工作通道。
6.根据权利要求5所述的装置,其特征在于,所述第一JTAG控制器和所述第二JTAG控制器进一步被配置成:
在工作通道配置完成后,将所述第一JTAG控制器的多个TDO的IO方向切换为输出,并在延迟预设时间后将所述第二JTAG控制器的多个TDI的IO方向切换为输入。
7.根据权利要求5所述的装置,其特征在于,
所述第二JTAG控制器进一步被配置成:对于通过其多个TDI接收到的多个第一信号,选择翻转次数正确且序号最小的TDI,作为目标TDI;或者,选择翻转次数最多且序号最小的TDI,作为目标TDI;或者,选择序号最小的TDI,作为目标TDI。
8.根据权利要求5所述的装置,其特征在于,
所述JTAG控制器中多个TDI用来对外连接的凸块分布在裸芯片的不同位置上,且多个TDO用来对外连接的凸块分布在裸芯片的不同位置上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211363298.3A CN115422116B (zh) | 2022-11-02 | 2022-11-02 | 用于晶上***jtag菊花链连接的方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211363298.3A CN115422116B (zh) | 2022-11-02 | 2022-11-02 | 用于晶上***jtag菊花链连接的方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115422116A CN115422116A (zh) | 2022-12-02 |
CN115422116B true CN115422116B (zh) | 2023-03-14 |
Family
ID=84208154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211363298.3A Active CN115422116B (zh) | 2022-11-02 | 2022-11-02 | 用于晶上***jtag菊花链连接的方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115422116B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5029166A (en) * | 1989-05-31 | 1991-07-02 | At&T Bell Laboratories | Method and apparatus for testing circuit boards |
JP2004094451A (ja) * | 2002-08-30 | 2004-03-25 | Mitsubishi Electric Corp | オンチップjtagインタフェース回路およびシステムlsi |
JP2010206583A (ja) * | 2009-03-04 | 2010-09-16 | Koyo Electronics Ind Co Ltd | 制御システムおよびこれに用いる断線自動復帰型プログラマブルコントローラ |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101907866B (zh) * | 2010-08-06 | 2011-11-09 | 北京交大资产经营有限公司 | 故障安全***的故障诊断方法 |
CN107301144A (zh) * | 2017-06-22 | 2017-10-27 | 湖南国科微电子股份有限公司 | 一种jtag接口复用方法及装置 |
CN207731264U (zh) * | 2017-11-15 | 2018-08-14 | 中国科学技术大学 | 基于自动菊花链的单环jtag背板测试总线电路 |
CN107943640B (zh) * | 2017-11-15 | 2023-08-08 | 中国科学技术大学 | 基于自动菊花链的单环jtag背板测试总线电路 |
US11199582B2 (en) * | 2020-04-06 | 2021-12-14 | Xilinx, Inc. | Implementing a JTAG device chain in multi-die integrated circuit |
-
2022
- 2022-11-02 CN CN202211363298.3A patent/CN115422116B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5029166A (en) * | 1989-05-31 | 1991-07-02 | At&T Bell Laboratories | Method and apparatus for testing circuit boards |
JP2004094451A (ja) * | 2002-08-30 | 2004-03-25 | Mitsubishi Electric Corp | オンチップjtagインタフェース回路およびシステムlsi |
JP2010206583A (ja) * | 2009-03-04 | 2010-09-16 | Koyo Electronics Ind Co Ltd | 制御システムおよびこれに用いる断線自動復帰型プログラマブルコントローラ |
Also Published As
Publication number | Publication date |
---|---|
CN115422116A (zh) | 2022-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10591544B2 (en) | Programmable integrated circuits with in-operation reconfiguration capability | |
US9329230B2 (en) | Enable and select inputs operate combinational logic parallel scan paths | |
JP5765889B2 (ja) | 集積回路の並行検査の方法、装置及びシステム | |
US9164147B2 (en) | Method and apparatus for 3D IC test | |
US7782688B2 (en) | Semiconductor memory device and test method thereof | |
WO2023231276A1 (zh) | 一种基于灵活可配置模块的芯粒测试电路 | |
KR20080018133A (ko) | 반도체 장치, 반도체 집적 회로 및 범프 저항 측정 방법 | |
US9568549B2 (en) | Managing redundancy repair using boundary scans | |
US20210333326A1 (en) | Switch-Mode Based Interposer Enabling Self-Testing Of An MCM Without Known Good Die | |
US9998350B2 (en) | Testing device and testing method | |
US6862705B1 (en) | System and method for testing high pin count electronic devices using a test board with test channels | |
CN115422116B (zh) | 用于晶上***jtag菊花链连接的方法和装置 | |
KR20190105298A (ko) | 병렬 테스트에 적합한 반도체 패키지 테스트 시스템 및 이를 이용한 테스트 방법 | |
US10866278B2 (en) | Methods and apparatus for performing design for debug via protocol interface | |
CN111752780B (zh) | 一种服务器jtag部件自适应互连***、方法 | |
JP3190364B2 (ja) | 検査方法及び回路 | |
CN117172202B (zh) | 一种芯粒自检及芯粒间通信恢复方法、装置 | |
US5055774A (en) | Integrated circuit integrity testing apparatus | |
CN115407154B (zh) | 连接器测试***、测试卡及测试夹具 | |
CN113157507B (zh) | 可编程逻辑芯片时钟网络资源的测试方法 | |
US20230366930A1 (en) | Wrapper Cell Design and Built-In Self-Test Architecture for 3DIC Test and Diagnosis | |
CN116736060A (zh) | 一种晶圆级***的测试结构及其运行方法 | |
CN118412294A (zh) | 一种针对芯粒绑定全流程的dft测试重定向架构及方法 | |
JPS62188980A (ja) | 論理集積回路 | |
TW202426952A (zh) | 同質多晶粒封裝中之測試圖樣向量 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |