TWI603395B - Method of etching the copper layer - Google Patents

Method of etching the copper layer Download PDF

Info

Publication number
TWI603395B
TWI603395B TW102137852A TW102137852A TWI603395B TW I603395 B TWI603395 B TW I603395B TW 102137852 A TW102137852 A TW 102137852A TW 102137852 A TW102137852 A TW 102137852A TW I603395 B TWI603395 B TW I603395B
Authority
TW
Taiwan
Prior art keywords
gas
layer
etching
plasma
cover
Prior art date
Application number
TW102137852A
Other languages
English (en)
Other versions
TW201436025A (zh
Inventor
Eiichi Nishimura
Masato Kushibiki
Takashi Sone
Akitaka Shimizu
Fumiko Yamashita
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201436025A publication Critical patent/TW201436025A/zh
Application granted granted Critical
Publication of TWI603395B publication Critical patent/TWI603395B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

蝕刻銅層之方法
本發明之各種觀點以及實施形態係關於一種蝕刻銅層之方法以及銅層之蝕刻所能採用之罩體。
於半導體元件之製造中，係進行可形成被稱為互連線或傳導線(conduct)等配線之程序。此程序以往係使用被稱為金屬鑲嵌程序之程序。於金屬鑲嵌程序中，係藉由蝕刻而於層間絕緣膜形成溝槽或孔等形狀，而對於所形成之溝槽或孔進行埋入金屬材料之處理。但是，伴隨近年來配線之微細化，金屬鑲嵌程序會發生對於微細孔或溝槽來填埋金屬材料變得困難之各種問題。
為了對應於上述金屬鑲嵌程序問題，有人提議於銅層之成膜後，將該銅層加以蝕刻以形成微細銅配線之程序。針對如此之程序，係記載於下述非專利文獻1中。非專利文獻1所記載之程序，係讓銅層暴露於含有氫氣體與氬氣體之處理氣體電漿，以蝕刻銅層。
先前技術文獻
非專利文獻1 Fangyu Wu等，”Low-Temperature Etching of Cu by Hydorgen-Based Plasmas”，ACS APPLIED MATERIALS & INTERFACES,2010，Vol.2，No.8，p2175-2179。
但是，利用含有氫氣體與氬氣體之處理氣體電漿所進行之蝕刻，有無法確保銅配線側面之垂直性的問題。
是以，本技術領域中，提高蝕刻銅層所形成之銅配線側面之垂直性乃有其必要。
於一觀點中，係提供一種蝕刻被處理體之銅層之方法。於銅層上設置有具有轉印至該銅層之圖案的罩體。此方法包含有：使用含氫氣體之第1氣體的電漿來蝕刻銅層之製程(a)；以及，使用含有氫氣體以及對被處理體具有沉積性之氣體(以下稱為「沉積性氣體」)之第2氣體的電漿來對被處理體進行處理之製程(b)；係使得使用第1氣體的電漿來蝕刻銅層之製程(a)與使用第2氣體的電漿來對被處理體進行處理之製程(b)交互地反覆進行。於一形態中，沉積性氣體為含碳氣體，例如甲烷氣體。
上述方法中，係使得以第1氣體之電漿來蝕刻銅層之處理、與以第2氣體之電漿來於被處理體表面形成源自於沉積性氣體之保護膜的製程交互地反覆進行。依據本方法，藉由讓保護膜沉積於罩體，可抑制罩體之角部過度地被削除。其結果，可提高銅配線側面之垂直性。此外，亦可利用保護膜來保護銅層之底部。再者，由於第2氣體除了沉積性氣體也含有氫氣體，而可抑制保護膜過度地沉積。
上述方法之一形態，可進而包含：將設置於銅層上之氮化矽或是氧化矽製之第1層以及設置於該第1層上之TiN製第2層所構成之積層體加以蝕刻來製作前述罩體之製程(c)，製程(c)則包含：使用含氯氣體之電漿來蝕刻第2層之製程(d)、以及使用氟碳系氣體之電漿來蝕刻第1層之製程(e)。
含有氫氣體之第1氣體之電漿相較於TiN製第2層係選擇性蝕刻銅層。亦即，藉由第1氣體之電漿，銅層會受到蝕刻，而TiN製第2層則實質上不會被蝕刻。另一方面，TiN製第2層會受含氯氣體之電漿所蝕刻，然該含氯氣體之電漿會腐蝕銅層。上述形態之方法係於TiN製第2層之下設置實質上不會受氯氣體之電漿所致腐蝕的氮化矽或是氧化矽製第1層，而使用由該第1層以及第2層所構成之罩體，利用氫氣體之電漿來蝕刻銅層。從而，可防止罩體形成時銅層之腐蝕，且可提高銅層蝕刻時該銅層相對於罩體之蝕刻選擇性。
上述方法之一形態中，可於罩體之第2層上設置含碳之其他罩體，而製程(c)可進一步包含製程(f)，製程(f)係於使用含氯氣體之電漿來蝕刻第2層之製程(d)與使用氟碳系氣體之電漿來蝕刻第1層之製程(e)之間，讓前述其他罩體暴露於含氧氣體之電漿以去除該其他罩體。依據此形態，由於在 蝕刻第1層後便去除前述其他罩體，可防止銅層之蝕刻用罩體形成後殘留源自於碳之沉積物。
此外，於其他一觀點中，係提供銅層之蝕刻所使用之罩體。此罩體包含有：由設置於銅層上之氮化矽或是氧化矽製第1層所形成之第1罩體部；由設置於第1層上之TiN製第2層所形成之第2罩體部。依據此罩體，如上述般，可提供一種罩體，可提高銅配線側面之垂直性、且可選擇性蝕刻銅層。
如以上說明，依據本發明之各種觀點以及形態，可提高以蝕刻銅層所形成之銅配線側面之垂直性。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
16‧‧‧下部電極
HFS‧‧‧高頻電源(電漿生成用)
LFS‧‧‧高頻電源(高頻偏壓用)
18‧‧‧靜電夾
FR‧‧‧聚焦環
30‧‧‧上部電極
34a‧‧‧氣體噴出孔
38‧‧‧氣體供給管
40‧‧‧氣體源群
42‧‧‧閥群
44‧‧‧流量控制器群
401~408‧‧‧氣體源
421~428‧‧‧閥
441~448‧‧‧流量控制器
50‧‧‧排氣裝置
Cnt‧‧‧控制部
W‧‧‧被處理體(晶圓)
IF1‧‧‧第1絕緣膜
IF2‧‧‧第2絕緣膜
MTL‧‧‧銅層
ML1‧‧‧罩體層(第1層)
ML2‧‧‧第2層
ML‧‧‧積層體
BL‧‧‧底層
IML‧‧‧中間層
RM‧‧‧阻劑罩體
MK1,MK2‧‧‧罩體
MKP1‧‧‧第1罩體部
MKP2‧‧‧第2罩體部
PF‧‧‧保護膜
M1,M2‧‧‧方法
圖1係顯示一實施形態之蝕刻銅層之方法M1之流程圖。
圖2係示意顯示一實施形態之電漿處理裝置之圖。
圖3係詳細顯示閥群、流量控制器群、以及氣體源群一例之圖。
圖4係用以說明方法M1之各製程之圖。
圖5係用以說明方法M1之各製程之圖。
圖6係用以說明方法M1之各製程之圖。
圖7係顯示其他實施形態之蝕刻銅層之方法之流程圖。
圖8係用以說明方法M2之各製程之圖。
圖9係表示實驗例1條件之表。
圖10係表示實驗例1以及比較實驗例1之處理後晶圓W的截面狀態之圖。
圖11係顯示實驗例2條件之表。
圖12係表示實驗例2之處理後晶圓W之截面狀態之圖。
以下，參見圖式針對各種實施形態來詳細說明。此外，各圖式中對於同一或是對應部分係賦予同一符號。
圖1係顯示一實施形態之蝕刻銅層之方法之流程圖。圖1所示方法M1中，係使得：使用含氫氣體之第1氣體的電漿來蝕刻銅層之製程S3、與使 用含氫氣體以及對於含銅層之被處理體具有沉積性之氣體(以下稱為「沉積性氣體」)之第2氣體的電漿來對被處理體進行處理之製程S4交互地反覆進行。
以下，針對於圖1所示方法M1之實施上所能使用之電漿處理裝置做說明。圖2係示意顯示一實施形態之電漿處理裝置之圖。圖2中示意顯示了電漿處理裝置10之截面構造。電漿處理裝置10為電容耦合型平行平板電漿蝕刻裝置，具備大致圓筒狀處理容器12。處理容器12係由例如表面經過陽極氧化處理之鋁所構成者。此處理容器12被安全接地。
於處理容器12之底部上配置有由絕緣材料所構成之圓筒上之支撐部14。此支撐部14於其內壁面支撐著下部電極16。下部電極16係由例如鋁等金屬所構成，具有大致圓盤形狀。
於下部電極16經由匹配器MU1連接著第1高頻電源HFS。第1高頻電源HFS為產生電漿生成用高頻電力之電源，可產生27~100MHz之頻率、作為一例係產生40MHz之高頻電力。匹配器MU1具有使得第1高頻電源HFS之輸出阻抗與負荷側(下部電極16側)之輸入阻抗取得匹配之電路。此外，下部電極16係經由匹配器MU2而連接著第2高頻電源LFS。第2高頻電源LFS係產生用以拉引離子至晶圓W之高頻電力(高頻偏壓電力)，而將該高頻偏壓電力供給至下部電極16。高頻偏壓電力之頻率為400kHz~13.56MHz範圍內之頻率，其一例為3MHz。匹配器MU2具有使得第2高頻電源LFS之輸出阻抗與負荷側(下部電極16側)之輸入阻抗取得匹配之電路。
於下部電極16上設有靜電夾18。靜電夾18係和下部電極16一同構成用以支撐被處理體(workpiece)W(以下稱為「晶圓W」)之載置台。靜電夾18具有將導電膜之電極20配置於一對絕緣層或是絕緣片間之構造。電極20處係電性連接著直流電源22。此靜電夾18可藉由來自直流電源22之直流電壓所生之庫倫力等靜電力來吸附保持晶圓W。
於下部電極16上面、靜電夾18周圍處配置著聚焦環FR。聚焦環FR係用以提升蝕刻均勻性而設置者。聚焦環FR係依據被蝕刻層之材料而適宜選擇之材料所構成，例如可由矽或是石英所構成。
於下部電極16內部設有冷媒室24。冷媒室24係從設置於外部之冷凝器單元而經由配管26a、26b被循環供給既定溫度之冷媒(例如冷卻水)。藉由控制此循環冷媒之溫度，可對載置於靜電夾18上之晶圓W溫度進行控制。
此外，於電漿處理裝置10設有氣體供給管線28。氣體供給管線28係將來自熱傳氣體供給機構之熱傳氣體例如He氣體供給於靜電夾18上面與晶圓W內面之間。
此外，於處理容器12內設有上部電極30。此上部電極30於下部電極16上方處係和該下部電極16對向配置，下部電極16與上部電極30係相互大致平行來設置著。於此等上部電極30與下部電極16之間區劃有用以對晶圓W進行電漿蝕刻之處理空間S。
上部電極30係經由絕緣性遮蔽構件32而支撐於處理容器12上部處。 上部電極30可包含電極板34以及電極支撐體36。電極板34係面向於處理空間S而區劃出複數氣體噴出孔34a。此電極板34可由焦耳熱少的低電阻導電體或是半導體所構成。
電極支撐體36係將電極板34以裝卸自如方式加以支撐，可由例如鋁等導電性材料所構成。此電極支撐體36可具有水冷構造。於電極支撐體36內部設有氣體擴散室36a。從此氣體擴散室36a有連通於氣體噴出孔34a之複數氣體通流孔36b往下方延伸。此外，於電極支撐體36形成有對氣體擴散室36a導入處理氣體之氣體導入口36c，此氣體導入口36c連接著氣體供給管38。
氣體供給管38係經由閥群42以及流量控制器群44而連接著氣體源群40。圖3係詳細顯示閥群、流量控制器群以及氣體源群之一例之圖。如圖3所示般，氣體源群40包含複數氣體源401~408。氣體源401~408分別為H2氣體、Ar氣體、CH4氣體、O2氣體、CF4氣體、Cl2氣體、C4F8氣體、SiCl4氣體之來源。流量控制器群44包含複數流量控制器441~448。流量控制器441~448分別連接於氣體源401~408。此等流量控制器441~448分別可為質流控制器。閥群42包含有複數閥421~428。閥421~428分別連接於流量控制器441~448。
電漿處理裝置10中，來自氣體源401~408當中被選擇之氣體源的氣體係經由對應之流量控制器以及閥而在流量控制之狀態下被供給到氣體供給管38。被供給至氣體供給管38之氣體係到達氣體擴散室36a，經由氣體通流孔36b以及氣體噴出孔34a而噴出至處理空間S。
此外，電漿處理裝置10可進而具備接地導體12a。接地導體12a為大致圓筒狀之接地導體，以從處理容器12側壁往上方延伸至超過上部電極30高度位置的方式而設置。
此外，電漿處理裝置10係沿著處理容器12內壁裝卸自如地裝設有沉積屏蔽件46。此外，沉積屏蔽件46也設置於支撐部14外周。沉積屏蔽件46可防止蝕刻副產物(沉積物)附著於處理容器12，可於鋁材被覆Y2O3等陶瓷而構成。
於處理容器12底部側，在支撐部14與處理容器12內壁之間設有排氣板48。排氣板48可由例如鋁材被覆著Y2O3等陶瓷而構成。此排氣板48下方在處理容器12設有排氣口12e。排氣口12e經由排氣管52連接著排氣裝置50。排氣裝置50具有渦輪分子泵等真空泵，可將處理容器12內減壓至所希望之真空度。此外，於處理容器12側壁設有晶圓W之搬入出口12g，此搬入出口12g可藉由閘閥54來開閉。
此外，於處理容器12內壁設有導電性構件(GND塊)56。導電性構件56於高度方向上係和晶圓W位於大致同樣高度而被安裝於處理容器12內壁處。此導電性構件56係DC連接於地面，發揮防止異常放電之效果。
此外，電漿處理裝置10可進而具備控制部Cnt。此控制部Cnt為具備處理器、記憶部、輸入裝置、顯示裝置等之電腦，控制電漿處理裝置10之各部。此控制部Cnt可使用輸入裝置由操作者進行指令之輸入操作等以管理電漿處理裝置10；此外，可藉由顯示裝置來將電漿處理裝置10之運轉狀況加以視覺化顯示。再者，於控制部Cnt之記憶部係儲存著用以藉由處理器來控制在電漿處理裝置10所實行之各種處理的控制程式、用以因應於處理條件而於電漿處理裝置10之各構成部實行處理之程式，亦即儲存著處理配方。
此電漿處理裝置10為了處理晶圓W係從氣體源401~408當中所選擇一以上之氣體源對處理容器12內供給氣體。此外，藉由對下部電極16供 給電漿生成用高頻電力，而於下部電極16與上部電極30之間產生高頻電場。藉由此高頻電場來生成對處理空間S內所供給之氣體之電漿。此外，藉由此產生之氣體電漿來對晶圓W之被蝕刻層進行蝕刻等處理。此外，藉由對下部電極16施加高頻偏壓電力使得離子被拉引到晶圓W。藉此，促進晶圓W之被蝕刻層之蝕刻。
再次參見圖1。以下，針對可使用上述電漿處理裝置10來實施之方法M1，參見圖1以及圖4、圖5、圖6來更詳細說明。此外，於圖4~圖6中係顯示晶圓W之一部分之截面。如圖1所示般，方法M1中係進行製作罩體MK2之製程S1。此罩體MK2係於製作用以蝕刻晶圓W之銅層的罩體MK1的處理上所使用者。
製程S1包含製程S1a、製程S1b、以及製程S1c。製程S1a係進行阻劑罩體之製作。此處，如圖4(a)所示般，晶圓W具有第1絕緣膜IF1、第2絕緣膜IF2、銅層MTL、罩體層ML1、底層BL、以及中間層IML。第1絕緣膜IF1為層間絕緣膜，例如可由SiC、SiON、SiCN等絕緣材料所構成。 第2絕緣膜IF2係設置於第1絕緣膜IF1上，例如由SiC所構成。於第2絕緣膜IF2上設有銅層MTL。於銅層MTL上設有罩體層ML1。罩體層ML1乃成為銅層MTL蝕刻用罩體MK1之層，例如由氮化矽或是氧化矽所構成。 於罩體層ML1上設有底層BL。底層BL後續成為罩體層ML1之蝕刻用罩體MK2的層，例如由非晶質碳所構成。於底層BL上設有中間層IML。中間層IML可為SOG(Spin On Glass)或是抗反射膜。於中間層IML上設有在製程S1a中所製作之阻劑罩體RM。阻劑罩體RM係對於ArF阻劑等阻劑材料以光微影技術所製作。
其次，方法M1中，圖4(a)所示晶圓W被載置於電漿處理裝置10之靜電夾18上，進行圖1所示之製程S1b。此製程S1b中係進行中間層IML之蝕刻。中間層IML之蝕刻中係生成氟碳系氣體例如氣體源405所供給之CF4氣體之電漿，使得晶圓W暴露於該電漿中。此製程S1b中，處理容器12內之壓力、來自高頻電源HFS之高頻電力及其頻率、高頻電源LFS之高頻偏壓電力及其頻率、以及氣體之流量只要可進行中間層IML之蝕刻則可為任意值。此外，製程S1b中，除了氟碳系氣體外也可供給惰性氣體等其他 氣體。藉由此製程S1b，如圖4(b)所示般，阻劑罩體RM之圖案轉印到中間層IML。
其次，方法M1係如圖1所示般進行製程S1c。此製程S1c中係進行底層BL之蝕刻。底層BL之蝕刻係生成從氣體源404所供給之O2氣體之電漿，讓圖4(b)所示晶圓W暴露於該電漿中。此外，製程S1c中，亦可從氣體源408對處理容器12內供給SiCl4氣體。此製程S1c中，處理容器12內之壓力、來自高頻電源HFS之高頻電力及其頻率、高頻電源LFS之高頻偏壓電力及其頻率、以及氣體之流量只要可進行底層BL之蝕刻則可為任意值。藉由此製程S1c，如圖4(c)所示般，中間層IML之圖案被轉印到底層BL，藉此，製作從底層BL所形成之罩體MK2。此外，此製程中由於使用氧氣體之電漿，故阻劑罩體RM會消失。
其次，於方法M1中，如圖1所示般，進行製作罩體MK1之製程S2。製程S2包含製程S2a以及製程S2b。製程S2a中係進行罩體層ML1之蝕刻。於罩體層ML1之蝕刻中係生成氟碳系氣體例如從氣體源407所供給之C4F8氣體之電漿，讓圖4(c)所示晶圓W暴露於該電漿中。此外，於製程S2a中，亦可分別從氣體源404以及氣體源402將O2氣體以及Ar氣體供給於處理容器12內。此製程S2a中，處理容器12內之壓力、來自高頻電源HFS之高頻電力及其頻率、高頻電源LFS之高頻偏壓電力及其頻率、以及氣體之流量只要可進行罩體層ML1之蝕刻則可為任意值。藉由此製程S2a，如圖4(d)所示般，罩體MK2之圖案被轉印到罩體層ML1，藉此，製作從罩體層ML1所形成之罩體MK1。
其次，方法M1中係如圖1所示般進行製程S2b。製程S2b中係進行電漿清洗處理，去除罩體MK2。於電漿清洗處理中係生成從氣體源404所供給之O2氣體之電漿，使得圖4(d)所示晶圓W暴露於該電漿中。此製程S2b中，處理容器12內之壓力、來自高頻電源HFS之高頻電力及其頻率、高頻電源LFS之高頻偏壓電力及其頻率、以及氣體之流量只要可去除罩體MK2則可為任意值。藉此製程S2b，晶圓W會成為圖4(e)所示狀態。
其次，方法M1中係如圖1所示般，使得使用第1氣體的電漿來蝕刻銅層之製程S3與使用第2氣體的電漿來處理晶圓W之製程S4交互地反覆進行。於製程S3中，從氣體源401所供給之H2氣體被包含在第1氣體中 而供給至處理容器12內。然後，生成第1氣體之電漿。此外，第1氣體中亦可包含氣體源401之Ar氣體。此製程S3中，如圖5(a)所示般，以氫離子來蝕刻銅層MTL。此外，當第1氣體中含有Ar氣體之情況，Ar離子也可蝕刻銅層MTL。尤其，若對下部電極16施加高頻偏壓電力，則氫離子以及Ar離子會被拉引到銅層MTL而衝撞於該銅層MTL表面。藉由如此所謂之濺擊效應，來促進銅層MTL之蝕刻。此外，於圖5以及圖6中，以圓所圍繞之「H」表示氫離子，以圓所圍繞之「Ar」表示Ar離子。
於接續之製程S4中，含有H2氣體以及沉積性氣體之第2氣體被供給到處理容器內。沉積性氣體於一實施形態中為含碳氣體，例如為甲烷(CH4)氣體。作為沉積性氣體另外也可利用C4F6氣體、C4F8氣體等氣體。當沉積性氣體使用甲烷氣體之情況，含有分別從氣體源401以及氣體源403所供給之H2氣體、CH4氣體之第2氣體被供給到處理容器12內。然後，生成第2氣體之電漿。於此製程S4中，如圖5(b)所示般，於晶圓W表面上沉積源自沉積性氣體之膜PF。當沉積性氣體為甲烷氣體之情況，源自甲烷之膜會沉積於晶圓W表面上。此膜PF為含碳膜，例如由聚乙烯所構成。
此外，方法M1中，藉由進而進行製程S3，而如圖5(c)所示般，銅層MTL受到進一步蝕刻，之後進而進行製程S4。於方法M1中，如圖1所示般，判定是否已經反覆進行了既定循環數之製程S3以及製程S4(參見圖1之符號S5)。當製程S3以及製程S4之反覆次數未達既定循環數之時，進而進行製程S3以及製程S4。另一方面，當製程S3以及製程S4之反覆次數經過既定循環數之情況，乃進行製程S6。製程S6之處理係和製程S3同樣。藉由此製程S6，如圖6(a)所示般，銅層MTL受到進一步蝕刻。
其次，方法M1係於製程S7中進行用以去除膜PF之電漿清洗處理。於電漿清洗處理中，係生成氣體源404所供給之O2氣體之電漿，讓晶圓W暴露於該電漿中。藉由此製程S7，晶圓W成為圖6(b)所示狀態。藉此，從銅層MTL製作銅配線。
此外，於製程S3、S4、S6中，可將處理容器12內之壓力設定於低壓例如5~20mTorr(0.666~2.666Pa)範圍之壓力內。此外，於製程S3、S4、S6中，可將來自高頻電源HFS之高頻電力以及高頻電源LFS之高頻偏壓電力設定為例如200~1000W之電力。此外，製程S3、S4、S6分別的處理時間 可因應於膜PF之厚度(亦即沉積量)來任意設定，例如能以5~15秒之範圍來設定。此外，製程S7之處理時間也可因應於膜PF之厚度(亦即沉積量)來任意設定，例如，可在10~60秒之範圍來設定。此外，製程S3以及製程S4之循環數係因應於銅層MTL之厚度、此等製程之處理時間來設定，可調整為蝕刻該銅層MTL直到銅層MTL底部之層露出為止。再者，製程S3中氫氣體之流量以及氬氣體之流量、以及製程S4中氫氣體之流量以及沉積性氣體之流量(例如甲烷氣體之流量)可分別因應於所希望之結果來任意調整，例如可在100~600sccm之範圍來調整。
於以上說明之方法M1中，藉由於罩體MK1表面沉積膜PF，以於製程S3之蝕刻中來保護罩體MK1。從而，可抑制罩體MK1之削除尤其是角部被過度地削除。其結果，以本方法M1所形成之銅配線側面之垂直性獲得提升。此外，由於銅層MTL之底部被膜PF所保護，而可抑制製程S3造成絕緣膜IF2損傷。再者，於第2氣體中除了沉積性氣體尚含有H2氣體，故藉由相對性調整沉積性氣體之流量與H2氣體之流量，可抑制膜PF之過度沉積。
其次，針對其他實施形態之蝕刻銅層之方法來說明。圖7係顯示其他實施形態之蝕刻銅層之方法之流程圖。圖7所示方法M2也可使用電漿處理裝置10來實施。此方法M2在取代方法M1之製程S2而包含製程S20這點上是和方法M1不同。以下，參見圖7與圖8，針對方法M2之複數製程當中之製程S20來說明。此外，就方法M2之製程當中和方法M1對應之製程為同樣製程的說明予以省略。
首先，參見圖8，針對適用方法M2之處理的晶圓W來說明。圖8(a)所示晶圓W係於罩體層(第1層)ML1上設置有第2層ML2。亦即，於第1層ML1與底層BL之間設有第2層ML2。第1層ML1如上述為例如氮化矽或是氧化矽層。第2層ML2為TiN層。此外，圖8(a)所示晶圓W係於絕緣膜IF1正上方設有銅層MTL。但是，銅層MTL下層之絕緣膜之構成亦可和圖4(a)所示構成同樣。
方法M2中係從第1層ML1以及第2層ML2之積層體ML來製作出銅層蝕刻所使用之罩體。此罩體之製作製程S20之前所進行之製程S1係如圖8(a)~(c)所示般和方法M1對應之製程同樣。
方法M2之製程S20包含製程S20a、製程S20b、以及製程S20c。製程S20a係進行第2層ML2之蝕刻。第2層ML2之蝕刻係生成含氯氣體例如從氣體源406所供給之Cl2氣體之電漿，圖8(c)所示晶圓W係暴露於該電漿中。此外，製程S20a中，亦可從氣體源402對處理容器12內供給Ar氣體。此製程S20a中，處理容器12內之壓力、來自高頻電源HFS之高頻電力及其頻率、高頻電源LFS之高頻偏壓電力及其頻率、以及氣體之流量只要可進行中間層IML之蝕刻則可為任意值。此製程S20a中，如圖8(d)所示般，藉由氯離子等氯活性種來蝕刻TiN製第2層ML2，而對第2層ML2轉印罩體MK2之圖案。藉此，從第2層ML2製作出第2罩體部MKP2。 此外，圖8(d)中，以圓所圍繞之「Cl」表示氯活性種。
其次，方法M2中係進行製程S20b。此製程S20b中係藉由電漿清洗處理來去除罩體MK2。於製程S20b之電漿清洗處理中係生成從氣體源404所供給之O2氣體之電漿，使得圖8(d)所示晶圓W暴露於該電漿中。藉由此製程S20b，晶圓W成為圖8(e)所示狀態。此外，製程S20b中之處理容器12內之壓力、來自高頻電源HFS之高頻電力及其頻率、高頻電源LFS之高頻偏壓電力及其頻率、以及氣體之流量只要可去除罩體MK2則可為任意值。
其次，於方法M2中係進行製程S20c。製程S20c中係進行第1層ML1之蝕刻。於製程S20c之第1層之蝕刻中係生成氟碳系氣體例如從氣體源407所供給之C4F8氣體之電漿，使得圖8(e)所示晶圓W暴露於該電漿中。此處，「氟碳系」一詞表示氟碳以及氟碳氫。此製程S20c中如圖8(f)所示般，藉由氟離子等氟活性種(圖中以圓所圍繞之「F」表示氟活性種)來蝕刻第1層ML1。此外，製程S20c中亦可分別從氣體源404以及氣體源402對處理容器12內供給O2氣體、Ar氣體。此製程S20c中，處理容器12內之壓力、來自高頻電源HFS之高頻電力及其頻率、高頻電源LFS之高頻偏壓電力及其頻率、以及氣體之流量只要可進行第1層ML1之蝕刻則可為任意值。藉由此製程S20c，則第2罩體部MKP2之圖案會轉印至第1層ML1。藉此，製作出從第1層ML1所形成之第1罩體部MKP1，而製作出包含第1罩體部MKP1以及第2罩體部MKP2之罩體MK1。
構成第2層ML2之TiN係因氯而被蝕刻，但氯會腐蝕銅層MTL。方法M2中，由於在第2層ML2與銅層MTL之間介設有不會因為氯而實質 受到腐蝕之氮化矽或是氧化矽製第1層ML1，而可防止因第2層ML2之使用氯之蝕刻而造成銅層MTL被腐蝕。此外，構成第2層ML2之TiN對於氫離子實質上不會受到蝕刻。從而，具有由第2層ML2所形成之罩體部MPK2的罩體MK1對銅層MTL之蝕刻具有優異耐性，可維持直到銅層MTL之蝕刻終點。亦即，使用第1氣體之銅層MTL之蝕刻可對於罩體MK1選擇性蝕刻銅層MTL。從而，依據使用罩體MK1之銅層MTL之蝕刻，可提高從銅層MTL所形成之銅配線側面之垂直性。
此外，方法M2中，於第2層ML2之蝕刻後且第1層ML1之蝕刻前係去除罩體MK2。可防止銅層MTL蝕刻用罩體MK1形成後殘留基於碳之沉積物。
以下，針對使用上述各種實施形態之方法的實驗例來說明。
(實驗例1以及比較實驗例1)
實驗例1中，使用電漿處理裝置10來實施方法M1。實驗例1中，晶圓W係使用圖4(a)所示晶圓W。此晶圓W中，第2絕緣膜IF2為5nm厚之SiC層，銅層MTL具有35nm厚度，罩體層ML1為10nm厚之SiN層，底層BL為80nm之非晶質碳層，中間層IML為13.5nm厚之SOG膜，阻劑罩體RM為從ArF阻劑所製作之阻劑罩體。
圖9係表示實驗例1之條件的表1。實驗例1中，如表1所示般，使得製程S3以及製程S4交互反覆進行10個循環。另一方面，於比較實驗例1中，對於和實驗例1為同樣的晶圓W係使用電漿處理裝置10進行處理。具體而言，比較實驗例1之條件在不進行製程S4而是使得製程S3連續進行100秒這點上係和實驗例1之條件不同。此外，表1中，「HF」為高頻電源HFS所產生之頻率40MHz之高頻電力的功率，「LF」為高頻電源LFS所產生之頻率3MHz之高頻偏壓電力的功率。
取得實驗例1以及比較實驗例1之處理後晶圓W的截面SEM照片，觀察從銅層MTL所形成之銅配線截面之狀態。圖10(a)係以線圖顯示實驗例1處理後於SEM照片所觀察到晶圓W截面之狀態，圖10(b)係以線圖顯示比較實驗例1之處理後於SEM照片所觀察到晶圓W截面之狀態。如圖10(b)所示般，適用了比較實驗例1之處理、亦即適用了在未進行製程S4之情況下而蝕刻銅層MTL之處理的晶圓W中，罩體MK1之厚度大幅減少， 罩體MK1之角部被削除了。此外，於適用比較實驗例1之處理的晶圓W中，從銅層MTL所形成之銅配線側面會大幅傾斜。再者，適用了比較實驗例1之處理的晶圓W中，絕緣膜IF2也受到蝕刻。另一方面，如圖10(a)所示般，適用實驗例1之處理的晶圓W係維持了罩體MK1之厚度，此外，罩體MK1角部之削減少。此外，適用實驗例1之處理的晶圓W，從銅層MTL所形成之銅配線側面為大致垂直之面。再者，進行了實驗例1之處理的晶圓W，絕緣膜IF2之損傷被大致抑制了。
(實驗例2)
實驗例2中係使用電漿處理裝置10來實施方法M2。實驗例2中，晶圓W係使用圖8(a)所示晶圓W。此晶圓W中，絕緣膜IF1具有40nm厚度，銅層MTL具有35nm厚度，第1層ML1為10nm厚之SiN層，第2層ML2為厚度20nm之TiN層，底層BL為80nm之非晶質碳層，中間層IML為13.5nm厚之SOG膜，阻劑罩體RM為從ArF阻劑所製作之阻劑罩體。圖11為表示實驗例2之條件的表2。實驗例2中，如表1所示般，製程S3以及製程S4係交互反覆進行了6個循環。此外，表2之表記方法和表1之表記方法同樣。
取得實驗例2處理後晶圓W之截面的TEM照片，觀察從銅層MTL所形成之銅配線之截面狀態。圖12係以線圖表示實驗例2之處理後於SEM照片所觀察到晶圓W截面之狀態。如圖12所示般，適用實驗例2之處理的晶圓W係維持了罩體MK1之厚度。此外，銅配線側面相對於水平面所成角度θ之測定值為89.76度，確認了依據方法M2，從銅層MTL所形成之銅配線側面成為大致垂直面。再者，進行了實驗例2之處理的晶圓W，絕緣膜IF1之損傷被大致抑制了。
以上，針對各種實施形態做了說明，但不限定於上述實施形態而可構成各種變形態樣。例如，於方法M1以及方法M2之實施所使用之電漿處理裝置並不限定於上述電漿處理裝置10。於方法M1以及方法M2之實施上，亦可使用對於上部電極供給電漿生成用之高頻電力、而對下部電極供給高頻偏壓電力之類型的電漿處理裝置。此外，除了平行平板型電漿處理裝置以外，亦可將感應耦合型電漿處理裝置或是使用微波作為電漿源之電漿處理裝置來用在方法M1以及方法M2之實施上。
S1‧‧‧製作罩體MK2
S1a‧‧‧阻劑罩體之製作
S1b‧‧‧中間層之蝕刻
S1c‧‧‧底層之蝕刻
S2‧‧‧製作罩體MK1
S2a‧‧‧罩體層之蝕刻
S2b‧‧‧電漿清洗
S3‧‧‧使用第1氣體之電漿之銅層之蝕刻
S4‧‧‧使用第2氣體之電漿之被處理體之處理
S5‧‧‧是否反覆進行了既定循環數？
S6‧‧‧使用第1氣體之電漿之銅層之蝕刻
S7‧‧‧電漿清洗

Claims (4)

  1. 一種蝕刻被處理體之銅層之方法，係於該銅層上設置具有轉印於該銅層之圖案的罩體；該方法包含下述製程：使用含氫氣體之第1氣體的電漿來蝕刻該銅層之製程；以及使用含有氫氣體以及對該被處理體具有沉積性之氣體之第2氣體的電漿來對該被處理體進行處理之製程；使用該第1氣體的電漿來蝕刻該銅層之該製程與使用該第2氣體的電漿來對該被處理體進行處理之該製程係交互地反覆進行。
  2. 如申請專利範圍第1項之蝕刻被處理體之銅層之方法，係進一步包含：將由設置於該銅層上之氮化矽或是氧化矽製之第1層與設置於該第1層上之TiN製第2層所構成之積層體加以蝕刻來製作該罩體之製程；形成該罩體之該圖案之製程包含有：使用含氯氣體之電漿來蝕刻該第2層之製程；以及使用氟碳系氣體之電漿來蝕刻該第1層之製程。
  3. 如申請專利範圍第2項之蝕刻被處理體之銅層之方法，其中於該罩體之該第2層上設有含碳之其他罩體；形成該罩體之該製程進一步包含有：於使用該含氯氣體之電漿來蝕刻該第2層之該製程與使用該氟碳系氣體之電漿來蝕刻該第1層之該製程之間，使得該其他罩體暴露於含氧氣體之電漿中來去除該其他罩體之製程。
  4. 如申請專利範圍第1至3項中任一項之蝕刻被處理體之銅層之方法，其中具有沉積性之該氣體為甲烷氣體。
TW102137852A 2012-10-22 2013-10-21 Method of etching the copper layer TWI603395B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012232968A JP2014086500A (ja) 2012-10-22 2012-10-22 銅層をエッチングする方法、及びマスク

Publications (2)

Publication Number Publication Date
TW201436025A TW201436025A (zh) 2014-09-16
TWI603395B true TWI603395B (zh) 2017-10-21

Family

ID=50484395

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102137852A TWI603395B (zh) 2012-10-22 2013-10-21 Method of etching the copper layer

Country Status (4)

Country Link
US (1) US9208997B2 (zh)
JP (1) JP2014086500A (zh)
KR (1) KR102127175B1 (zh)
TW (1) TWI603395B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079797A (ja) * 2013-10-15 2015-04-23 東京エレクトロン株式会社 銅層をエッチングする方法
JP2015115402A (ja) * 2013-12-10 2015-06-22 キヤノン株式会社 導電体パターンの形成方法および半導体装置の製造方法
CN105097439B (zh) * 2014-05-23 2017-10-27 中国科学院上海微***与信息技术研究所 一种微米铜图形控制硅纳米线精确定位生长的方法
US9570320B2 (en) * 2014-10-09 2017-02-14 Lam Research Corporation Method to etch copper barrier film
JP6504827B2 (ja) * 2015-01-16 2019-04-24 東京エレクトロン株式会社 エッチング方法
US9978639B2 (en) 2015-10-27 2018-05-22 Applied Materials, Inc. Methods for reducing copper overhang in a feature of a substrate
US9978563B2 (en) * 2016-01-27 2018-05-22 Tokyo Electron Limited Plasma treatment method to meet line edge roughness and other integration objectives
JP6745199B2 (ja) * 2016-06-10 2020-08-26 東京エレクトロン株式会社 銅層をエッチングする方法
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
JP6883495B2 (ja) * 2017-09-04 2021-06-09 東京エレクトロン株式会社 エッチング方法
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
US11987876B2 (en) 2018-03-19 2024-05-21 Lam Research Corporation Chamfer-less via integration scheme
JP2020009840A (ja) * 2018-07-04 2020-01-16 東京エレクトロン株式会社 エッチング方法及び基板処理装置
US11437238B2 (en) * 2018-07-09 2022-09-06 Applied Materials, Inc. Patterning scheme to improve EUV resist and hard mask selectivity
JP7210266B2 (ja) * 2018-12-21 2023-01-23 株式会社アルバック ドライエッチング方法、ドライエッチング装置
JP7220603B2 (ja) * 2019-03-20 2023-02-10 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP2022536631A (ja) * 2019-06-04 2022-08-18 ラム リサーチ コーポレーション パターニングにおける反応性イオンエッチングのための重合保護層
WO2020263757A1 (en) 2019-06-27 2020-12-30 Lam Research Corporation Alternating etch and passivation process
CN114223050A (zh) 2019-08-01 2022-03-22 应用材料公司 图案化金属氧化物光刻胶的剂量减量
TW202212012A (zh) * 2020-06-15 2022-04-01 美商蘭姆研究公司 在腔室清潔中的錫氧化物的移除
US11557487B2 (en) * 2021-06-04 2023-01-17 Tokyo Electron Limited Etching metal during processing of a semiconductor structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW402761B (en) * 1997-08-13 2000-08-21 Applied Materials Inc Method of etching copper for semiconductor devices
TW200731389A (en) * 2006-02-10 2007-08-16 United Microelectronics Corp Cleaning agent and method of removing residue left after plasma process
TW200933744A (en) * 2007-11-21 2009-08-01 Lam Res Corp Method of controlling etch microloading for a tungsten-containing layer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008140A (en) * 1997-08-13 1999-12-28 Applied Materials, Inc. Copper etch using HCI and HBr chemistry
KR100454257B1 (ko) * 2001-06-30 2004-10-26 주식회사 하이닉스반도체 구리를 사용한 대머신 금속배선 형성 방법
WO2003038153A1 (en) * 2001-10-31 2003-05-08 Nagraj Kulkarni Process for low temperature, dry etching, and dry planarization of copper
KR100606544B1 (ko) * 2004-12-22 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW402761B (en) * 1997-08-13 2000-08-21 Applied Materials Inc Method of etching copper for semiconductor devices
TW200731389A (en) * 2006-02-10 2007-08-16 United Microelectronics Corp Cleaning agent and method of removing residue left after plasma process
TW200933744A (en) * 2007-11-21 2009-08-01 Lam Res Corp Method of controlling etch microloading for a tungsten-containing layer

Also Published As

Publication number Publication date
KR102127175B1 (ko) 2020-06-26
US9208997B2 (en) 2015-12-08
KR20140051090A (ko) 2014-04-30
TW201436025A (zh) 2014-09-16
US20140110373A1 (en) 2014-04-24
JP2014086500A (ja) 2014-05-12

Similar Documents

Publication Publication Date Title
TWI603395B (zh) Method of etching the copper layer
US10770346B2 (en) Selective cobalt removal for bottom up gapfill
US10049891B1 (en) Selective in situ cobalt residue removal
US8993352B2 (en) Plasma processing method and plasma processing apparatus
US10916442B2 (en) Etching method
KR102364434B1 (ko) 에칭 방법
KR102340222B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US9396992B2 (en) Method of using a barrier-seed tool for forming fine-pitched metal interconnects
JP2017063186A (ja) タングステンおよび他の金属の原子層エッチング
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US9257301B2 (en) Method of etching silicon oxide film
TWI571930B (zh) 電漿處理方法及電漿處理裝置
KR20180083264A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TWI606509B (zh) 金屬層之蝕刻方法
US9418863B2 (en) Method for etching etching target layer
KR102056751B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
EP2863416B1 (en) Method for etching copper layer
JP2007273866A (ja) エッチング方法、プラズマ処理装置、記憶媒体
US9653321B2 (en) Plasma processing method
TW202133261A (zh) 基板處理方法及電漿處理裝置
JP2019036612A (ja) プラズマ処理方法及びプラズマ処理装置
US20220246443A1 (en) Substrate processing method and substrate processing apparatus
US10256112B1 (en) Selective tungsten removal