TWI597597B - 用於有效能源耗用之積體電路裝置、處理器及方法 - Google Patents

用於有效能源耗用之積體電路裝置、處理器及方法 Download PDF

Info

Publication number
TWI597597B
TWI597597B TW101147198A TW101147198A TWI597597B TW I597597 B TWI597597 B TW I597597B TW 101147198 A TW101147198 A TW 101147198A TW 101147198 A TW101147198 A TW 101147198A TW I597597 B TWI597597 B TW I597597B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
circuit device
power
power management
current
Prior art date
Application number
TW101147198A
Other languages
English (en)
Other versions
TW201337529A (zh
Inventor
雷恩 威爾斯
桑吉夫 傑哈吉爾達
英德 索迪
傑瑞米 雪羅
史蒂芬 剛勒
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201337529A publication Critical patent/TW201337529A/zh
Application granted granted Critical
Publication of TWI597597B publication Critical patent/TWI597597B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Description

用於有效能源耗用之積體電路裝置、處理器及方法 發明領域
本發明之實施例係有關於積體電路中的能源效率與能源節約，以及在其上執行的代碼，及更明確言之，係有關於但非排它地各個電源管理參數的運行時間可規劃性。
發明背景
半導體製程與邏輯設計上的進展已經許可存在積體電路元件上的邏輯數量增加。結果，電腦系統組態已經從一個系統有單個或多數積體電路演進至多重硬體執行緒、多重核心、多重裝置、及/或個別積體電路上的完整系統。此外，隨著積體電路密度的成長，運算系統(從嵌入式系統至伺服器)的能源需要也擴大。此外，軟體無效率及其硬體需求也造成運算裝置的功耗增加。實際上，有些研究指出運算裝置耗用一個國家諸如美國整個的電源供應量的頗大百分比例。結果，迫切需要有與積體電路相聯結的能 源效率及能源節約。此等需求將隨著伺服器、桌上型電腦、筆記型電腦、超薄筆電、平板電腦、行動電路、處理器、嵌入式系統等的愈來愈普及(從含括於典型電腦、汽車、及電視至生物技術)而增加。
至於一般背景，控制微處理器及其它積體電路裝置的功耗的重要性日增，特別隨著行動裝置的用量加大尤為如此。有些管理處理器的功耗之先前技術已經不足以提供由積體電路裝置諸如處理器所仰賴的各種電源管理參數的動態設定方案。熱設計電源(TDP)參數除外，缺乏各種電源管理參數的動態設定方案不僅減低了實際上實現的節電，同時也限制了原始設備製造商(OEM)設計產品的能力，OEM可能暫時地操作超出由處理器製造商諸如美國加州聖塔卡拉的英特爾公司(Intel Corporation)所確立的規格之外。
依據本發明之一個實施例，係特地提出一種積體電路裝置包含至少一個運算引擎；及耦接至該至少一個運算引擎之一控制單元，該控制單元係在基本輸出入系統(BIOS)的執行已經完成後，動態地控制針對該積體電路裝置的至少一個電源管理參數之一能源有效操作設定。
100‧‧‧電子裝置
110‧‧‧機殼
112‧‧‧頂表面
114‧‧‧側表面
120‧‧‧顯示單元
130‧‧‧觸控螢幕顯示器
140‧‧‧輸入裝置
142‧‧‧鍵盤
144‧‧‧觸控墊
150‧‧‧電源鈕
1601-2‧‧‧揚聲器
170‧‧‧連接器
200、210、310、320、400‧‧‧處理器
205‧‧‧PCI-e埠
220、370、372‧‧‧記憶體
230、380‧‧‧晶片組
240‧‧‧顯示裝置
250‧‧‧周邊裝置
330‧‧‧點對點(P-P)互連體
340、342‧‧‧整合記憶體控制器(IMC)
350-356、382、384‧‧‧P-P電路
360‧‧‧P-P介面
386、390、392‧‧‧介面
395‧‧‧第一匯流排
400、700、7401-740P、810、8201-820P、900‧‧‧積體電路裝置、處理器
405‧‧‧第一運算引擎
4101-410N‧‧‧處理器核心
420、440、460‧‧‧電源層
430‧‧‧系統代理者(SA)、控制單元
435‧‧‧記憶體介面
445‧‧‧晶片上記憶體架構
450-453‧‧‧特定機器暫存器(MSR)、軟體可存取儲存元件
4551-455M‧‧‧晶片上記憶體
470‧‧‧圖形邏輯
480‧‧‧值(Iccmax)
481‧‧‧CURRENT_LIMIT_LOCK位元
482‧‧‧CURRENT_LIMIT位元
485‧‧‧值(LOAD_LINE)
490‧‧‧Max_Ratio
495‧‧‧OVER_CLOCKING_EXTRA_VOLTAGE位元
500‧‧‧電源控制單元(PCU)
510‧‧‧微控制器
520‧‧‧P-碼、韌體
530‧‧‧硬體狀態機
600‧‧‧電流估計單元
610‧‧‧參數
620‧‧‧估計電流(Iest)
630‧‧‧電流限制單元
640‧‧‧電流極限
650‧‧‧儲存元件
710‧‧‧封裝體
720‧‧‧基體
730‧‧‧控制器
800‧‧‧電路板
910、920‧‧‧刀鋒伺服器
1000-1050、1100-1150、1200、1210、1220‧‧‧方塊
1160‧‧‧電壓計算電路
1170‧‧‧LOAD_LINE
1180‧‧‧Vneed
1190‧‧‧電壓請求
藉由參考後文詳細說明部分及附圖其係用以例示說明本發明之實施例，將最佳地瞭解本發明。
圖1為使用具有動態電源管理監視用於效能調整 的一積體電路裝置體現的一電子裝置之方塊圖實例。
圖2為在圖1之電子裝置或其它電子裝置內部體現的系統架構之第一方塊圖實例。
圖3為在圖1之電子裝置或其它電子裝置內部體現的系統架構之第二方塊圖實例。
圖4A為具有電流監視成為具有整合圖形及系統代理者的單核心或多核心處理器的該已封裝積體電路裝置之第一方塊圖實例。
圖4B-4D為適用以儲存不同電源管理參數的不同軟體可存取暫存器之具體實施例。
圖5為在圖4A之處理器的系統代理器單元內部體現的電源控制單元(PCU)之方塊圖實例。
圖6為依據本發明之一實施例電流估計與運算以調整圖4A之處理器的操作頻率之一具體實施例。
圖7為具有活動監視成為具有支援電源管理監視的該等處理器中之至少一者的一已封裝多處理器單元的該已封裝積體電路裝置之第二方塊圖實例。
圖8為具有在一電路板上體現電源管理監視的該已封裝積體電路裝置之第三方塊圖實例。
圖9為具有在與其它刀鋒伺服器通訊的一刀鋒伺服器內部體現的電源管理監視之一積體電路裝置之一方塊圖實例。
圖10為針對一最大電流(Iccmax)電源管理參數的動態監視與施加之由該積體電路進行的操作之流程圖實 例。
圖11A為針對在一電壓調節器與該處理器間的負載線電壓降之動態補償之由該積體電路進行的操作之流程圖實例。
圖11B為依據本發明之一實施例在運行時間期間一電壓請求之調整的具體實施例。
圖12為針對一最大比的動態監視與施加以控制該處理器的超頻之由該積體電路進行的操作之流程圖實例。
詳細說明
於此處某些本發明之實施例係有關於仰賴在使用積體電路體現的一電子裝置之運行時間期間，換言之，在基本輸出入系統(BIOS)已經完成而作業系統(OS)控制電子裝置時的電源管理，動態地監視與調整參數之一種積體電路裝置。此等電源管理參數可包括但非僅限於或囿限於(1)一參數(Iccmax)表示於某個作業模式中由該積體電路裝置所能使用的最大電流位準；(2)一參數考慮如藉該電子裝置內部邏輯所偵測的負載線阻抗(Load_Line)的動態變化；及(3)一參數(Max_Ratio)設定超頻狀況選擇性地伴隨有額外電壓的施加。透過遵循針對一處理器的此等動態可調式電源管理參數，例如可實現節電。
此處也描述動態地調整電源管理參數之相對應方法及體現此等積體電路裝置的一種電子裝置。
於後文詳細說明部分中，某些術語係用以描述本發明之某些特徵。舉例言之，「積體電路裝置」一詞大致上係指任何積體電路或積體電路集合，該等積體電路係適用以在運行時間期間，使用一或多個可動態地調整的電源管理參數以控制其效能，及因而控制其電源之使用。該等電源管理參數(例如最大電流位準、最大超頻比等)係透過軟體可存取的儲存元件諸如特定機器暫存器(MSR)之使用而予設定。舉例言之，最大電流位準可透過PP0_CURRENT_CONFIG及PP1_CURRENT_CONFIG暫存器的使用而予設定，容後詳述。積體電路裝置之實例可包括但非僅限於或囿限於處理器(例如單-或多-核心微處理器、數位信號處理器(DSP)、或任何特用處理器諸如網路處理器、共處理器、圖形處理器、嵌入式處理器)、微處理器、特定應用積體電路(ASIC)、記憶體控制器、輸入/輸出(I/O)控制器等。
此外，「邏輯」一詞組成硬體及/或軟體。至於硬體，邏輯可包括處理電路(例如控制器、處理器、特定應用積體電路等)、半導體記憶體、綜合型邏輯等。至於軟體，邏輯可包括一或多個軟體模組，諸如呈可執行應用程式形式的可執行代碼、應用程式規劃介面(API)、次常式、函式、程序、目的方法/體現、小應用程式、伺服小程式、常式、來源碼、目的碼、韌體、分享存庫/動態負載存庫、或一或多個指令。
預期涵蓋此等軟體模組可儲存於任何型別的合 宜非過渡儲存媒體或過渡電腦可讀取傳輸媒體。非過渡儲存媒體之實例包括但非僅限於或囿限於可規劃電路；半導體記憶體諸如依電性記憶體諸如隨機存取記憶體「RAM」，或非依電性記憶體諸如唯讀記憶體、電源備用RAM、快閃記憶體、相變記憶體等；硬碟機；光碟機；或用以接納可攜式記憶體裝置的任何連接器，諸如通用串列匯流排「USB」快閃裝置。過渡儲存媒體之實例可包括但非僅限於或囿限於電氣、光學、聲學或其它形式的傳播信號，諸如載波、紅外線信號、及數位信號。
「互連體」一詞係廣義地定義為資訊的邏輯或實體通訊路徑。此種互連體可運用任何通訊媒體諸如有線實體媒體(例如匯流排、一或多個電線、線跡、纜線等)或無線媒體(例如空氣組合無線傳訊技術)建立。
最後，如此處使用「或」與「及/或」等詞須解譯為包含或表示任一者或任一項組合。因此「A、B或C」及「A、B及/或C」等詞表示下列中之任一者：：A；B；C；A及B；A及C；B及C；A、B及C。此項定義的例外將只出現在當元件、功能、步驟或動作的組合以某種方式本質上地彼此互斥時。
I.系統架構
現在參考圖1，顯示電子裝置100之一方塊圖實例，該電子裝置100係體現為具有一或多個積體電路裝置具有運行時間可調式電源管理參數。此處，電子裝置100例如係實現為筆記型個人電腦。但也預期涵蓋電子裝置100可為 桌上型電腦、電視機、可攜式裝置、或嵌入式應用。「可攜式裝置」可包括但非僅限於或囿限於小區式電話、任何可攜式電腦包括平板電腦、網際網路協定(IP)裝置、數位相機、個人數位助理器(PDA)、視訊遊戲控制台、可攜式音樂播放器、或數位攝影機。「嵌入式應用」之實例典型地包括微控制器、數位信號處理器(DSP)、單晶片系統、小筆電(NetPC)、機上盒、網路中樞器、廣域網路(WAN)交換器、或可從事後文教示之功能及操作的任何其它系統。
如後文說明將顯然易知，此處描述的方法、電子裝置及系統之實施例(無論述及硬體、韌體、軟體或其組合)對「綠能科技」未來具有關鍵重要性，諸如對涵蓋美國經濟一大部分的產品的節能及能效具有關鍵重要性。
如圖1所示，電子裝置100包括一機殼110及一顯示單元120。依據本發明之此一實施例，顯示單元120包括內建於顯示單元120的一液晶顯示器(LCD)130。依據本發明之一個實施例，顯示單元120可旋轉式耦接機殼110，因而在機殼110頂表面112暴露出的開放位置與機殼110頂表面112被覆蓋的閉合位置間旋轉。依據本發明之另一個實施例，顯示單元120可整合入機殼110內部。
仍然參考圖1，機殼110可組配成箱形殼體。依據本發明之一個實施例，一輸入裝置140係設置於機殼110頂表面112上。如圖所示，輸入裝置140可體現為一鍵盤142及/或一觸控墊144。雖然於圖中未顯示，但輸入裝置140可為整合於機殼110的觸控螢幕顯示器130，或若電子裝置100為 電視則輸入裝置140可為搖控器。
其它特徵包括用以開關電子裝置的電源鈕150，及設置於機殼110之頂表面112上的揚聲器1601及1602。於機殼110之側表面114上設有一連接器170用以下載或上傳資訊(及/或連接電源)。依據一個實施例，連接器170乃通用串列匯流排(USB)連接器，但可使用其它型別的連接器。
至於一選擇性特徵，電子裝置100的另一個側表面可設有支援高畫質多媒體介面(HDMI)標準的HDMI端子、DVI端子或RGB端子(圖中未顯示)。HDMI端子及DVI端子係用以接收或輸出數位視訊信號給外部裝置。
現在參考圖2，顯示在圖1的電子裝置100內部體現的系統架構之第一方塊圖實例。此處，電子裝置100包含一或多個處理器200及210。處理器210係以虛線顯示作為選擇性的結構，原因在於電子裝置100可裝配有單一處理器，容後詳述。任何額外處理器諸如處理器210可具有與處理器200相同的或相異的架構，或可為具有處理功能的元件，諸如加速器、可現場程式規劃閘陣列(FPGA)、DSP等。
此處，處理器200包括一整合記憶體控制器(圖中未顯示)，如此，係耦接至記憶體220(例如非依電性或依電性記憶體，諸如隨機存取記憶體(RAM))。又復，處理器200係耦接至晶片組230(例如平台控制器中樞器(PCH))，其可適用以控制處理器200及210與記憶體220間之互動，及結合與顯示裝置240(例如整合型LCD)及周邊裝置250(例如圖1之輸入裝置140、有線或無線數據機等)間之通訊功能。當 然，預期處理器200可適用於圖形控制器(圖中未顯示)，使得顯示裝置240可透過周邊組件互連體快速(PCI-e)埠205而耦接至處理器200。
現在參考圖3，顯示在圖1的電子裝置100內部體現的系統架構之第二方塊圖實例。此處，電子裝置100為點對點互連系統，及包括透過點對點(P-P)互連體330而耦接的第一處理器310及第二處理器320。如圖所示，處理器310及/或320可為圖2之處理器200及/或210的某個版本，或另外，處理器310及/或320可為處理器以外的元件，諸如加速器或FPGA。
第一處理器310可進一步包括一整合記憶體控制器340及P-P電路350及352。同理，第二處理器320可包括IMC 342及P-P電路354及356。處理器310及320可透過點對點(P-P)介面360使用P-P電路352及354交換資料。如圖3進一步顯示，IMC 340及IMC 342耦接處理器310及320至其個別的記憶體，亦即記憶體370及記憶體372，其可為附接至個別處理器310及320的主記憶體的一部分。
處理器310及320各自透過介面390及32使用P-P電路350、382、356及384而與晶片組380交換資料。晶片組380可透過一介面386而耦接至一第一匯流排395。於一個實施例中，第一匯流排395可為周邊組件互連體快速(PCI-e)匯流排或其它第三代I/O互連體匯流排，但本發明之範圍並非受如此所限。
參考圖4A，顯示支援動態電源管理參數調整方 案的一積體電路裝置400之第一方塊圖實例。此處，積體電路裝置400組成多核心處理器200，其被劃分成包括多個電源層420、440及460。電源層440包含一第一運算引擎405包括多個(N2)處理器核心4101-410N。但預期涵蓋第一運算引擎405可包括單一處理器核心4101及/或具有處理器核心以外的功能的元件。
此處，一控制單元430於此處稱作為「系統代理者」(SA)係在第一電源層420上體現。控制單元430係負責用以調整施加至電源層440及460的頻率及電壓。此外，系統代理者430係負責調整電源管理參數，容後詳述。
如圖4A進一步顯示，第二電源層440包括處理器核心4101-410N及耦接其上的晶片上記憶體架構445。晶片上記憶體架構445包括數個軟體可存取儲存元件450(例如特定機器暫存器(MSR)及數個晶片上記憶體4551-455M(M1)。晶片上記憶體4551-455M可為最末層級快取記憶體(LLC)，各自係相對應於處理器核心4101-410N中之一者(M=N)。
此處，MSR 450為晶片上儲存元件，其係經規劃以儲存表示可由SA 430存取用於積體電路裝置400的電源管理的極限、阻抗、乘數、或其它資訊。如圖所示，MSR 450可在第二電源層440上體現。但預期涵蓋MSR 450可在電源層420或460上體現，諸如在系統代理者430內部的電源控制單元(PCU)之一部分。
如圖所示，第一MSR 451可包括一值(Iccmax) 480，其對系統代理者430提供以針對一特定電源層的最大量瞬時電流，如圖4B所示。更明確言之，當CURRENT_LIMIT_LOCK位元481未經設定時，CURRENT_LIMIT位元482可在運行時間期間經調整以表示可由圖4A的處理器400實現的最大電流極限，其將調整其操作條件以符合新極限。此種變化可能係由於針對電子裝置的電力輸送的變化，諸如增加另一個裝置(例如通用串列匯流排(USB)或火線(Firewire))要求裝置電力傳輸資源的重新配置。
如圖4C所示，第二MSR 452可包括一值485，該值485給系統代理者430提供以針對一電源(例如電壓調節器)與一運算引擎(例如第一運算引擎405)間的一互連體(負載線)的阻抗。此值(LOAD_LINE)485因藉電子裝置100偵測得的操作變異可動態地改變。此等變異之實例可包括例如電源的改變(例如從交流(AC)電源切換成直流(DC)電源或反之亦然)，電子裝置100操作狀態的改變(例如從正常操作態改成休眠態)，正在處理中的有源執行緒之數目的改變等。LOAD_LINE 485連同由系統代理者430亦即韌體(P-碼)所使用的已知供應電流，係用以調整供給第二電源層420的電壓量(及間接供給運算引擎405)以抵消由來自處理器400與其電源間的該互連體之阻抗所造成的一電壓降。該阻抗可在運行時間改變，且處理器將調整其操作條件以含括該新值。
如圖4D所示，第三MSR 453係適用以儲存 Max_Ratio 490，該Max_Ratio 490給PCU 500(容後詳述)提供以用於過頻的一最大比。更明確言之，當條件被視為滿意地超過保證的TDP頻率時，Max_Ratio 490係用作為一參考時鐘頻率的新乘數以給處理器核心4101-410N中之至少一者提供增高的時鐘頻率。由於過頻乃運算引擎以比較其由製造商所設計的或所載明的時鐘速率(每秒更大時鐘週期)更高的時鐘速率操作之過程，故第三MSR 453係進一步適用以藉由設定OVER_CLOCKING_EXTRA_VOLTAGE位元495，表示應答增高的操作頻率而欲增加的額外電壓量。處理器400依據Max_Ratio 490而更新其電壓及頻率表。
回頭參考圖4A，第三電源層460包括第二運算引擎亦即圖形邏輯470。第三電源層460的控制係與第二層440的控制相同。第三電源層460係與第二電源層440獨立地控制。舉例言之，第二電源層440的Iccmax可與第三電源層460的Iccmax相異。因此，MSR 450可包括針對在不同電源層上體現的各成分之額外電源管理限制。
依據本發明之一個實施例，電源管理參數的調整係藉系統代理者430內部的特定邏輯管理，亦即電源控制單元(PCU)500。PCU 500乃硬體與韌體的混成體，乃管理與積體電路裝置400相聯結的全部電源管理的一有效控制器。當然，替代PCU 500，可透過積體電路裝置400內部的一嵌入式控制器、一非在晶粒上控制器(例如在相同多晶片封裝體內部、在相同電路板上等的控制器)、或其它型別的邏輯而達成電源管理。
II.積體電路裝置的電源管理
現在參考圖5，顯示系統代理者430具有PCU 500的特徵結構之一個實施例。PCU 500包括一微控制器510，該微控制器510跑韌體520(P-碼)用以控制致力於在電源層440及460上執行操作的各項電源管理參數的調整。換言之，依據本發明之一個實施例，P-碼520當執行時係適用以監視用以估計且管理電流的使用，及若屬適宜，用以許可或排除此種電流位準的操作成分。此項電流調整有效地調整由在電源層440上體現的處理器核心4101-410N中之一或多者的操作頻率及電源使用。
PCU 500進一步包括硬體狀態機530，其控制電源層440及460的頻率(及電壓)。
如圖4A及5所示，依據本發明之一個實施例，處理器核心4101-410N各自係相聯結被分派的電源參數。基於需要的電流工作位準，PCU 500係適用以控制處理器核心4101-410N，基於估計的電流及預定的電流極限，而許可或排除此種電流的使用。如此有效地控制處理器核心4101、...、及/或410N的操作頻率。此項控制係基於如圖6陳述的參數執行。
現在參考圖6，顯示由圖5之PCU 500所執行的用以控制圖4A之積體電路裝置400的效能之電流估計及運算之一具體實施例。此處，圖4A及5的PCU 500在運行時間期間可能需要基於藉電子裝置偵測得的操作變化而變更最大電流使用。此種變更需求例如可藉比較最大電流臨界值與 使用參數求出的估計電流而決定。此等參數可包括但非僅限於或囿限於下列中之任一者或全部：頻率、電壓、溫度、電源病毒(例如100% app比乃積體電路裝置400的最高電源位準)、核心數目、參考洩漏、及/或洩漏規度。
更明確言之，PCU 500的電流估計單元600主動地或被動地監視用以估計由積體電路裝置所利用的電流量的參數610。舉例言之，依據本發明之一個實施例，藉感測器測量的或含在特定機器暫存器(MSR)內部的數值係輸入電流估計單元600。
依據本發明之此一實施例，如圖6之例示說明，電流估計單元600在參數610上執行算術運算以產生估計電流(Iest)620。此處估計電流係藉PCU 500運算，及更明確言之P-碼520運算為下列各者的函數：(i)頻率，(ii)電壓為頻率的函數，(iii)積體電路裝置的電流溫度，(iv)電源病毒，(v)積體電路裝置400內部的處理器核心數目，及或許參考洩漏及洩漏規度參數(圖中未顯示)等。當然，預期涵蓋Iest 620可藉P-碼520以外的邏輯運算且提供為P-碼520的輸入。
無論如何，估計電流(Iest)620係輸入電流限制單元630。電流限制單元630係適用以比較Iest 620與一電流極限640，可藉P-碼520從MSR存取。至於具體實施例，一儲存元件650可適用以儲存表示最大電流之一值。舉例言之，PP0_CURRENT_CONFIG MSR可適用以針對在電源層440內部由處理器核心4101、...、及/或410N所利用的電源軌而識別一最大瞬時電流(Iccmax)。如圖4B所示，Iccmax係藉 PP0_CURRENT_CONFIG MSR的位元[12：0]表示。同理，另一個MSR(PP1_CURRENT_CONFIG)可適用以針對由電源層460內部的所利用的電源軌而識別一最大電流(Iccmax)。
其後，在運行時間期間，電流限制單元630比較估計的電流與Iccmax以決定估計電流是否等於或降至低於Iccmax。若估計電流係為等於或降至低於Iccmax，則提示的電流使用可予維持，且許可相對應於此種電流使用位準的操作頻率。但若估計電流係大於Iccmax，則PCU 500減少電流，其減低一特定運算引擎，諸如圖4A之處理器核心4101-410N中之一者的操作頻率及相對應電壓(P-態)。當然，預期涵蓋此等運算可基於具有短時窗的平均、中數或最惡劣情況瞬時電流使用等進行。
現在參考圖7，顯示一種積體電路裝置700作為具有處理器中之至少一者支援電源管理參數調整方案的一已封裝多處理器單元之第二方塊圖實例。此處已封裝積體電路裝置700包括部分地或全部地封裝一基體720的封裝體710。基體720包含一控制器730，其係適用以基於施加至已封裝積體電路裝置700及/或基體720上的複數積體電路裝置7401-740P(P2)的電流限制而監視及限制電流的使用。因此，控制器730執行依據圖4A顯示的積體電路(晶粒)架構所體現的前述PCU之操作。
現在參考圖8，顯示在電路板800上體現的已封裝積體電路裝置之第三方塊圖實例。此處，一已封裝積體電路裝置810係安裝在電路板800上，且適用以作為在運行時 間期間的一電源管理控制器。舉例言之，積體電路裝置810可適用以有效地監視與限制積體電路裝置810或電路板800上其它積體電路裝置8201-820P(P2)的不同部分。因此，控制器810執行依據圖4A顯示的積體電路(晶粒)架構所體現的前述PCU之操作。
參考圖9，顯示使用刀鋒伺服器910體現的用於監視活性的使用積體電路裝置900體現的電子裝置之方塊圖實例。此處，已封裝的積體電路裝置900係適用作為控制器以監視及限制刀鋒伺服器910以外的一或多個不同刀鋒伺服器920的頻率及電壓位準。因此控制器900執行依據圖4A顯示的積積體電路(晶粒)架構體現的PCU之前述操作。
現在參考圖10，顯示在積體電路裝置內部藉韌體操作用以動態地監視與調整電源管理參數用於電源保留之流程圖實例。首先在運行時間期間，韌體基於複數個決定性參數而決定估計電流位準(方塊1000)。舉例言之，至於本發明之具體實施例，估計電流位準可使用電壓、頻率、溫度、電源病毒、及核心數目計算。當然，預期估計電流位準可藉韌體以外的邏輯決定及/或可使用不同的估計方案包括額外參數及/或部分所列舉的參數。無論如何，針對該積體電路裝置的估計電流位準可定期地、隨機地、或應答在運行時間期間觸發事件計算。
在該積體電路裝置之運行時間期間，或許應答圖4A之積體電路裝置400或圖1之電子裝置100的條件改變，從標示的儲存元件諸如軟體可存取暫存器獲得Iccmax(方塊 1010)。此一Iccmax取決於積體電路的電源層(或基體或電路板上的面積)而異。舉例言之，處理器電源層的Iccmax可得自PP0_CURRENT_CONFIG MSR，而圖形電源層的Iccmax可得自PP1_CURRENT_CONFIG MSR，於該處此等MSR可儲存不同的Iccmax值。Iccmax可在運行時間期間藉電子裝置調整，且將由韌體重新取樣及考慮。
其後，估計電流位準與Iccmax作比較(方塊1020)。當Iccmax係與估計電流位準的安培相聯結時，該電流位準可由積體電路支援(方塊1030及1040)。如此，此時無需作電流調整，及積體電路裝置可於其既有操作頻率操作。否則電流減低而有效地減低積體電路的操作頻率(方塊1030及1050)。
參考圖11，顯示在積體電路裝置內部藉韌體操作用以動態地監視與調整電源管理參數，諸如該積體電路裝置與一電源(例如電壓調節器)間的負載線之估計阻抗相對應的參數之流程圖實例。此一參數於後文稱作為「LOAD_LINE」可用以將電源電壓從電源動態地變更至積體電路裝置以更準確地考慮透過負載線實現的電壓損耗。此種準確度致能電源保留，原因在於最惡劣情況負載線阻抗無需用於計算從電源施加至積體電路裝置的電壓量。
首先，依據本發明之一個實施例，計算負載線阻抗(方塊1100)。例如，至於本發明之具體實施例，此一阻抗可藉電子裝置內部的電路運算(例如施加一恆定電流，量測在該負載線各端的電壓)。一旦決定此阻抗，表示估計的負 載線阻抗之一值(LOAD_LINE)係儲存於可存取暫存器(方塊1110)。舉例言之，處理器電源層的LOAD_LINE可儲存於一特定儲存元件內部(例如PRIMARY_PLANE_LLR_CONFIG_CONTROL MSR的位元[7：0])。例如，LOAD_LINE可表示0至10毫歐姆(mΩ)間任一處的阻抗。同理，圖形電源層的LOAD_LINE可儲存於另一個軟體可存取儲存元件(例如SECONDARY_PLANE_LLR_CONFIG_CONTROL MSR的位元[7：0])其表示0至10毫歐姆(mΩ)間任一處的阻抗。
其次，如圖所示，應答在運行時間期間之一事件(例如動作、接收的傳訊、經過的時間等)，該事件可能週期性地或隨機地出現，韌體存取LOAD_LINE(方塊1120及1130)。其後，如方塊1140所示，LOAD_LINE係用以決定由積體電路裝置(例如圖4A的處理器400)與其電源間之負載線所造成的電壓降之量。結果，韌體使用此一資訊，組合供給處理器的已知電流，從該電源請求額外電壓匹配負載線沿線的電壓降(方塊1150)。如此避免最惡劣情況電壓損耗的使用，通常造成傳輸比較所需的更高的電壓至處理器。
一般而言，處理器讀取負載線阻抗(LOAD_LINE)且使用LOAD_LINE以計算在該負載線上的電壓降。其後，請求的電壓量補償計算得的電壓降。
如圖11B所示，PCU 500的電流估計單元600主動地或被動地監視參數610，用以藉該積體電路裝置利用以估計電流量。舉例言之，依據本發明之一個實施例，此等值(藉 感測器量測或含於MSR內部)係輸入電流估計單元600。
依據本發明之此一實施例，如圖11B之例示說明，電流估計單元600在參數610上執行算術操作以產生估計電流(Iest)620，如前文描述。估計電流(Iest)620輸入一電壓計算電路1160，其係從該電子裝置取處理器需要的電壓(Vneed)1180、估計電流(Iest)620及LOAD_LINE 1170以產生一電壓請求1190。此處，負載線阻抗係在運行時間被讀取且重新調整電壓請求。
現在參考圖12，顯示藉韌體在積體電路裝置內部操作用以動態地監視與調整電源管理參數，亦即仰賴設定積體電路裝置的操作頻率之最大比之流程圖實例。更明確言之，該最大比係用以設定一過頻狀況。
一般而言，針對運行時間過頻，韌體(例如P-代碼)取樣過頻組態包括最大比值及額外電壓(方塊1200)。其後，韌體調整電壓/頻率表且限於考慮一新過頻範圍(方塊1210)。然後韌體更新目標比值/電壓以在新過頻頻率運轉處理器(方塊1220)。
更明確言之，當情況許可時，韌體取樣圖4D的Max_Ratio 490且使用此比值作為一參考時鐘頻率的乘數。如此使得藉提高處理器核心4101-410N中之至少一者的操作頻率超過已確立的熱設計電源(TDP)頻率，及超過由積體電路裝置的製造商所載明的最大加速頻率而過頻。此外，韌體取樣圖4D的OVER_CLOCKING_EXTRA_VOLTAGE位元405且更新其電壓與頻率表以考慮增高的電壓與頻率。
雖然已經就數個實施例描述本發明，但本發明不應囿限於只有所描述的該等實施例，反而可以落入於隨附之申請專利範圍的精髓及範圍內的修正及變化實施。如此，詳細說明部分須視為例示說明性而非限制性。
100‧‧‧電子裝置
110‧‧‧機殼
112‧‧‧頂表面
114‧‧‧側表面
120‧‧‧顯示單元
130‧‧‧觸控螢幕顯示器
140‧‧‧輸入裝置
142‧‧‧鍵盤
144‧‧‧觸控墊
150‧‧‧電源鈕
1601-2‧‧‧揚聲器
170‧‧‧連接器

Claims (17)

  1. 一種積體電路裝置，其包含：至少一個運算引擎；用以儲存電源管理參數為表示在至少一個運算引擎和一電源之間的負載線阻抗的一值之一特定機器暫存器，其中表示在至少一個運算引擎和一電源之間的負載線阻抗的該值為操作變化；及耦接至該至少一個運算引擎之一控制單元，該控制單元動態地控制針對該積體電路裝置的至少一個電源管理參數之能源有效操作設定，其中該至少一個電源管理參數包括用以表示與具有該電源的一互連體相聯結的負載線阻抗之變化的該值，且該控制單元用以向該電源請求電力來補償負載線阻抗中的該變化。
  2. 如申請專利範圍第1項之積體電路裝置，其中該至少一個電源管理參數包括用以表示對於該積體電路裝置之一第一部分為許可的一電流位準之一值，當該第一部分之一估計電流係超過該電流位準時，則該控制單元係用以有效地減低該積體電路裝置之一操作頻率。
  3. 如申請專利範圍的2項之積體電路裝置，其進一步包含：用以儲存一電流位準許可值的一特定機器暫存器。
  4. 如申請專利範圍第2項中任一項之積體電路裝置，其中該至少一個運算引擎係為至少一個處理器核心或為一圖形邏輯。
  5. 如申請專利範圍第4項之積體電路裝置，其中該積體電路裝置之該控制單元係位在一第一電源層上，及該至少一個電源管理參數係指向針對該積體電路裝置之一第二電源層許可的該電流位準，該第二電源層係包括該至少一個處理器核心。
  6. 如申請專利範圍第2項中任一項之積體電路裝置，其中該積體電路裝置之該控制單元係藉分析該至少一個運算引擎之一操作頻率、供給該至少一個運算引擎之一電壓、該至少一個運算引擎之一溫度、一電源病毒、及由該積體電路裝置所利用的核心數目中之至少四者來決定該估計電流。
  7. 如申請專利範圍第1項中任一項之積體電路裝置，其進一步包含用以提供一參考時鐘之一時鐘來源。
  8. 如申請專利範圍第7項之積體電路裝置，其中該至少一個電源管理參數包括表示施加至該參考時鐘用以使得該至少一個運算引擎過頻之一乘數的一值。
  9. 如申請專利範圍第8項之積體電路裝置，其中該至少一個電源管理參數進一步包括表示在過頻期間供給該至少一個運算引擎之一額外電壓的一值。
  10. 如申請專利範圍的1項之積體電路裝置，其進一步包含：該控制單元用以在基本輸出入系統(BIOS)的執行已經完成後，動態地控制針對該積體電路裝置的至少一個電源管理參數之能源有效操作設定。
  11. 一種電子裝置，其包含：一機殼；以及與該機殼實現之積體電路裝置，該積體電路裝置包含：用以執行作業系統軟體以控制該電子裝置之操作的至少一個運算引擎；用以儲存電源管理參數為表示對於該積體電路裝置之一第一部分為許可的一電流位準之一值的一特定機器暫存器；以及耦接至該至少一個運算引擎之一控制單元，該控制單元用以在該作業系統軟體之運行時間期間，動態地控制針對一積體電路裝置的至少一個電源管理參數之能源有效操作設定，其中該至少一個電源管理參數包括用以表示對於一積體電路裝置之一第一部分為許可的一電流位準之一值，該控制單元用以在該第一部分之一估計電流係超過該電流位準時，有效地減低該積體電路裝置之一操作頻率，且該控制單元藉分析頻率、電壓、溫度、電源病毒、及由該積體電路裝置所利用的核心的數目中之至少四者來決定該估計電流。
  12. 如申請專利範圍第11項之電子裝置，其中該運行時間係在基本輸出入系統(BIOS)軟體已經完成載入之後，且將由該至少一個運算引擎執行。
  13. 一種用於一電子裝置中的有效能源耗用之方法，該方法包含下列步驟： 運行一作業系統以控制以一積體電路裝置體現的該電子裝置之操作；在該作業系統的運行時間期間，動態地控制針對該積體電路裝置的至少一個電源管理參數之操作設定，其中該至少一個電源管理參數包括表示因該電子裝置之操作變化所致之負載線阻抗中的一變化的一值；以及使用該負載線阻抗從一電源請求電力來調整從該電源所請求的一電壓量替。
  14. 如申請專利範圍第13項之方法，其中該至少一個電源管理參數包括表示針對該積體電路裝置之一第一部分許可之一電流位準的一值。
  15. 如申請專利範圍第14項之方法，其進一步包含下列步驟：當針對該第一部分之一估計電流係超過該電流位準時，則減低該積體電路裝置之一操作頻率。
  16. 如申請專利範圍第13項中任一項之方法，其中該至少一個電源管理參數包括表示施加至該參考時鐘用以使得該至少一個運算引擎過頻之一乘數的一值。
  17. 如申請專利範圍第16項之方法，其中該至少一個電源管理參數進一步包括表示在過頻期間供給該至少一個運算引擎之一額外電壓的一值。
TW101147198A 2011-12-22 2012-12-13 用於有效能源耗用之積體電路裝置、處理器及方法 TWI597597B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/335,635 US9563254B2 (en) 2011-12-22 2011-12-22 System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time

Publications (2)

Publication Number Publication Date
TW201337529A TW201337529A (zh) 2013-09-16
TWI597597B true TWI597597B (zh) 2017-09-01

Family

ID=46653750

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101147198A TWI597597B (zh) 2011-12-22 2012-12-13 用於有效能源耗用之積體電路裝置、處理器及方法

Country Status (4)

Country Link
US (1) US9563254B2 (zh)
CN (1) CN104011626B (zh)
TW (1) TWI597597B (zh)
WO (1) WO2013095943A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120095607A1 (en) * 2011-12-22 2012-04-19 Wells Ryan D Method, Apparatus, and System for Energy Efficiency and Energy Conservation Through Dynamic Management of Memory and Input/Output Subsystems
US8782466B2 (en) * 2012-02-03 2014-07-15 Hewlett-Packard Development Company, L.P. Multiple processing elements
US9360909B2 (en) * 2012-04-19 2016-06-07 Intel Corporation System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
US8984313B2 (en) 2012-08-31 2015-03-17 Intel Corporation Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator
US9235665B2 (en) * 2012-10-10 2016-01-12 Sandisk Technologies Inc. System, method and apparatus for handling power limit restrictions in flash memory devices
US9075556B2 (en) * 2012-12-21 2015-07-07 Intel Corporation Controlling configurable peak performance limits of a processor
CN105528203B (zh) * 2014-10-23 2019-04-12 深圳富泰宏精密工业有限公司 Cpu使用控制***及方法
US9558848B2 (en) 2014-11-04 2017-01-31 Microsoft Technology Licensing, Llc Testing storage device power circuitry
US9652026B2 (en) * 2014-12-21 2017-05-16 Qualcomm Incorporated System and method for peak dynamic power management in a portable computing device
EP3304714A4 (en) * 2015-06-05 2018-06-20 Endura Technologies LLC Dynamic frequency scaling based on supply current monitoring
CN105068872B (zh) 2015-07-28 2018-11-23 深圳市万普拉斯科技有限公司 运算单元的控制方法和***
US20170168541A1 (en) * 2015-12-15 2017-06-15 Intel Corporation Processor core energy management
US10095302B2 (en) * 2016-08-29 2018-10-09 Intel Corporation Method and apparatus for automatic adaptive voltage control
US10895903B2 (en) * 2018-06-02 2021-01-19 Apple Inc. Package power zone for limiting power consumption even when individual consumers do not exceed individual limits
TWI704497B (zh) * 2018-06-05 2020-09-11 宏碁股份有限公司 電子裝置及其效能調整方法
KR20220159029A (ko) 2021-05-25 2022-12-02 삼성전자주식회사 동적 전력 모니터 및 주파수 컨트롤러를 포함하는 시스템-온-칩 및 이의 동작 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
US5493684A (en) 1994-04-06 1996-02-20 Advanced Micro Devices Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility
US20050192788A1 (en) * 2004-02-27 2005-09-01 Hobson Louis B. Simulating processor performance states
KR101108397B1 (ko) * 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
JP4701936B2 (ja) * 2005-09-09 2011-06-15 ソニー株式会社 情報処理装置、情報処理方法及びそのプログラム
US7966137B2 (en) * 2005-10-03 2011-06-21 Wirescan As Line resonance analysis system
US8214662B2 (en) 2007-04-09 2012-07-03 Panasonic Corporation Multiprocessor control unit, control method performed by the same, and integrated circuit
KR20090084255A (ko) 2008-01-31 2009-08-05 엘지전자 주식회사 멀티-코어 프로세서의 전원제어장치 및 방법
US8402290B2 (en) 2008-10-31 2013-03-19 Intel Corporation Power management for multiple processor cores
US8700939B2 (en) * 2009-04-30 2014-04-15 Dell Products L.P. Methods and systems for providing indirect voltage detection in a power supply
CN102549521A (zh) 2009-10-07 2012-07-04 住友电气工业株式会社 电源管理***、电源管理设备、网络管理设备、信息处理设备、程序、电源管理方法和信息处理方法
US8359436B2 (en) 2009-12-18 2013-01-22 Intel Corporation Core snoop handling during performance state and power state transitions in a distributed caching agent
TW201135434A (en) 2010-04-06 2011-10-16 Hon Hai Prec Ind Co Ltd System for power source management and portable electronic device using the same
TWM412423U (en) 2010-08-13 2011-09-21 Micro Star Int Co Ltd Computer motherboard for reducing power consumption during sleep mode

Also Published As

Publication number Publication date
CN104011626A (zh) 2014-08-27
US9563254B2 (en) 2017-02-07
CN104011626B (zh) 2018-02-16
WO2013095943A1 (en) 2013-06-27
TW201337529A (zh) 2013-09-16
US20120216058A1 (en) 2012-08-23

Similar Documents

Publication Publication Date Title
TWI597597B (zh) 用於有效能源耗用之積體電路裝置、處理器及方法
US10963028B2 (en) System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
TWI374356B (en) An integrated circuit apparatus,a method for dynamically reducing power in an integrated circuit,a processor with dynamic power reduction,and a computer system
US10908660B2 (en) Determining thermal margins in a multi-die processor
US9671854B2 (en) Controlling configurable peak performance limits of a processor
US8949635B2 (en) Integrated circuit performance improvement across a range of operating conditions and physical constraints
US9753516B2 (en) Method, apparatus, and system for energy efficiency and energy conservation by mitigating performance variations between integrated circuit devices
JP2009522688A (ja) 独立周波数及び／又は電圧で集積回路の構成要素を動作させるシステムならびに方法
US20140189376A1 (en) Total platform power control
US10761579B2 (en) Supercapacitor-based power supply protection for multi-node systems
US11922172B2 (en) Configurable reduced memory startup
EP4184287A1 (en) Role detection for usb-based charging
EP4227768A1 (en) Role detection for usb-based charging
US20210004066A1 (en) Method and Apparatus for Improving Power Management to Extend Battery Cycle Life and System Operating Temperature Range
US11847009B1 (en) Power control for improving foreground application performance in an information handling system
US20230280809A1 (en) Method and apparatus to control power supply rails during platform low power events for enhanced usb-c user experience