TWI596626B - 扼流器及其所適用之電磁干擾濾波器 - Google Patents

Description

扼流器及其所適用之電磁干擾濾波器

本案係關於一種扼流器，尤指一種可應用於接收雙輸入電源之濾波器中，以解決電磁干擾之扼流器及其所適用之電磁干擾濾波器。

隨著科技的進步與發展，各種類型之電器係非常普遍且使用亦頻繁，而運用電器不免會使用到電源，才能使電器正常運作。然而當電器需使用交流電源來進行運作時，可能會因為電源的供應、高頻變壓器或是其他元件之寄生電容或是雜散電容的運作等原因，使得由交流電源所供應的電流中，夾帶著雜訊電流，這即是電磁干擾(Electromagnetic Interference；EMI)現象。

一般而言，使用交流電源會產生的雜訊包含差模雜訊(differential mode noise)以及共模雜訊(common mode noise)，而電磁干擾濾波器可作為電源抗電磁輻射的第一道防線，電磁干擾濾波器主要由扼流器(choke)和電容器(capacitor)所組成，其中扼流器係為感性元件，用以抑制雜訊產生，且一般皆由至少一繞組、一磁芯組以及供繞組纏繞之一繞線架所構成。

雖然電磁干擾濾波器確實可藉由扼流器抑制雜訊產生，然而當具有一階濾波功能之電磁干擾濾波器的電路架構為具有兩路的濾波 電路，以對應接收雙輸入(dual-input)電源，亦即雙組電源時，為了使接收雙組電源之電磁干擾濾波器可抑制雜訊產生，習知作法僅能設置兩個獨立的扼流器於電磁干擾濾波器中，使每一扼流器與其中一路的濾波電路連接，以藉由每一扼流器來抑制所對應的濾波電路所接收之電源的雜訊。

如此一來，將使得電磁干擾濾波器因需設置兩個獨立的扼流器而導致生產成本提高，且需較多空間來容納兩個獨立的扼流器。此外，當電磁干擾濾波器之兩輸入端所接收的雙組電源的電壓值不同時，將可能導致由每一路濾波電路之正端流入扼流器的電流不等於經扼流器而流出每一路濾波電路之負端的電流，使扼流器為不平衡狀態而產生飽和，導致扼流器上的阻抗變得極小，如此一來，流過扼流器的電流便會變得非常大，使得扼流器以及電磁干擾濾波器內部的其他元件會瞬間燒毀或是無法正常運作。

本案之主目的為提供一種扼流器及其所適用之電磁干擾濾波器，其中扼流器具有四個繞組，且直接纏繞於同一磁芯組上。此外，當扼流器應用於可接收雙組電源之電磁干擾濾波器中時，扼流器之四組繞組中的兩組繞組係分別連接於電磁干擾濾波器之第一路濾波電路之正路徑及負路徑上，而扼流器之四組繞組中的另兩組繞組則分別連接於電磁干擾濾波器之第二路濾波電路之正路徑及負路徑上，俾解決習知可接收雙組電源之電磁干擾濾波器因需設置兩個獨立的扼流器而導致生產成本提高，以及習知接收雙組電源之電磁干擾濾波器在雙組電源的電壓值不同時，電磁干擾濾波器內之扼流器係產生飽和情況，導致扼流器以及電磁干擾濾波器 內部的其他元件會瞬間燒毀或是無法正常運作等缺失。

為達上述目的，本案之較佳實施態樣為提供一種扼流器，其應用於抑制電磁干擾之電磁干擾濾波器中。電磁干擾濾波器係具有接收第一輸入電源之第一路濾波電路以及接收第二輸入電源之第二路濾波電路。扼流器包含磁芯組及四組繞組，其中磁芯組包括第一磁芯及第二磁芯。第一繞組及第二繞組係各自直接纏繞於第一磁芯上。第三繞組及第四繞組係各自直接纏繞於第二磁芯上。第一繞組係串聯連接於第一路濾波電路之第一正路徑上，第二繞組係串聯連接於第二路濾波電路之第二正路徑上，第三繞組係串聯連接於第一路濾波電路之第一負路徑上，第四繞組係串聯連接於第二路濾波電路一第二負路徑上。

為達上述目的，本案又提供一較佳實施態樣為一種電磁干擾濾波器，接收第一輸入電源以及第二輸入電源。電磁干擾濾波器係包含第一路濾波電路、第二路濾波電路及第一扼流器。第一路濾波電路用以抑制第一輸入電源之電磁干擾，且具有第一正路徑以及第一負路徑。第二路濾波電路用以抑制第二輸入電源之電磁干擾，且具有第二正路徑以及第二負路徑。第一扼流器包含：第一磁芯組，包括第一磁芯及第二磁芯；第一繞組及第二繞組，係各自直接纏繞於第一磁芯上；第三繞組及第四繞組，係各自直接纏繞於第二磁芯上。其中，第一繞組係串聯連接第一正路徑上，第二繞組係串聯連接第二正路徑上，第三繞組係串聯連接於第一負路徑上，第四繞組係串聯連接於第二負路徑上。

為達上述目的，本案再提供一較佳實施態樣為一種扼流器，其應用於抑制電磁干擾之電磁干擾濾波器中。電磁干擾濾波器係具有 接收第一輸入電源之第一路濾波電路以及接收第二輸入電源之第二路濾波電路。扼流器包含：第一磁芯組，包括第一磁芯及第二磁芯；第一繞組及第二繞組，係各自直接纏繞於第一磁芯上；第三繞組及第四繞組，係各自直接纏繞於第二磁芯上；第二磁芯組，包括第三磁芯以及第四磁芯；第五繞組及第六繞組，係各自直接纏繞於第三磁芯上；第七繞組及第八繞組，係各自直接纏繞於第四磁芯上。其中，第一繞組及第五繞組係串聯連接，且第一繞組及該第五繞組係與第一路濾波電路之第一正路徑連接，第二繞組及第六繞組係串聯連接，且第二繞組及第六繞組係與第二路濾波電路之第二正路徑連接，第三繞組及第七繞組係串聯連接，且第三繞組及第七繞組係與第一路濾波電路之第一負路徑連接，第四繞組及第八繞組係串聯連接，且第四繞組及第八繞組係與第二路濾波電路之第二負路徑連接。

1‧‧‧電磁干擾濾波器

2‧‧‧第一路濾波電路

20、30‧‧‧瞬態電壓抑制電路

3‧‧‧第二路濾波電路

4‧‧‧第一扼流器

40、60‧‧‧第一磁芯組

400、600‧‧‧第一磁芯

401、601‧‧‧第二磁芯

41、62‧‧‧第一繞組

42、63‧‧‧第二繞組

43、64‧‧‧第三繞組

44、65‧‧‧第四繞組

5‧‧‧第二扼流器

50、61‧‧‧第二磁芯組

51、66‧‧‧第五繞組

52、67‧‧‧第六繞組

53、68‧‧‧第七繞組

54、69‧‧‧第八繞組

6‧‧‧扼流器

610‧‧‧第三磁芯

611‧‧‧第四磁芯

T₁至T₈、T₁’至T₈’‧‧‧獨立接腳

T₉’至T₁₂’‧‧‧共用接腳

T₉₀’、T₉₁’、T₁₀₀’、T₁₀₁’、T₁₁₀’、T₁₁₁’、T₁₂₀’、T₁₂₁’‧‧‧子接腳

P₁‧‧‧第一正路徑

P₂‧‧‧第一負路徑

P₃‧‧‧第二正路徑

P₄‧‧‧第二負路徑

V₁‧‧‧第一輸入電源

V₂‧‧‧第二輸入電源

T_in1‧‧‧第一正輸入端

T_in2‧‧‧第一負輸入端

T_in3‧‧‧第二正輸入端

T_in4‧‧‧第二負輸入端

T_out1‧‧‧第一正輸出端

T_out2‧‧‧第一負輸出端

T_out3‧‧‧第二正輸出端

T_out4‧‧‧第二負輸出端

C₁至C₁₂‧‧‧第一至第十二濾波電容

C₁₃至C₁₄‧‧‧第一至第二跨接電容

G‧‧‧共接端

D‧‧‧瞬態電壓抑制器

第1圖：其係為本案較佳實施例之電磁干擾濾波器的電路結構示意圖。

第2A圖：其係為第1圖所示之扼流器之組合結構立體示意圖。

第2B圖：其係為第2A圖所示之扼流器之分解結構立體示意圖。

第2C圖：其係為第2A圖所示之扼流器於部分元件組合時之立體示意圖。

第3圖：其係為本案第1圖所示之電磁干擾濾波器的另一變化例的電路結構示意圖。

第4A圖：其係為本案另一較佳實施例之扼流器之組合結構立體示 意圖。

第4B圖係：其為第4A圖所示之扼流器之分解結構立體示意圖。

第4C圖：其係為第4B圖所示之扼流器於部分元件組合時之立體示意圖。

第5圖：其係為第4A圖所示之扼流器取代第1圖所示之第一扼流器以及第二扼流器而應用於第1圖所示之電磁干擾濾波器時之電磁干擾濾波器的部分電路結構示意圖。

體現本案特徵與優點的一些典型實施例將在後段的說明中詳細敘述。應理解的是本案能夠在不同的態樣上具有各種的變化，其皆不脫離本案的範圍，且其中的說明及圖示在本質上係當作說明之用，而非架構於限制本案。

請參閱第1圖及第2A至2C圖，其中，第1圖係為本案較佳實施例之電磁干擾濾波器的電路結構示意圖，第2A圖係為第1圖所示之扼流器之組合結構立體示意圖，第2B圖係為第2A圖所示之扼流器之分解結構立體示意圖，第2C圖係為第2A圖所示之扼流器於部分元件組合時之立體示意圖。本案較佳實施例之電磁干擾濾波器1係接收一第一輸入電源V₁以及一第二輸入電源V₂，並濾除第一輸入電源V₁以及第二輸入電源V₂中之電磁干擾，以將濾除電磁干擾後之第一輸入電源V₁以及第二輸入電源V₂提供給連接於電磁干擾濾波器1之輸出端之至少一電源轉換電路(未圖示)，電磁干擾濾波器1包含一第一路濾波電路2、一第二路濾波電路3以及一第一扼流器4。其中第一路濾波電路2係接收第一輸入電源V₁，且抑制第 一輸入電源V₁之電磁干擾，並包含一第一正路徑(正端電能傳輸路徑)P₁以及第一負路徑(負端電能傳輸路徑)P₂，第一濾波電路2係藉由第一正路徑P₁之一第一正輸入端T_in1以及第一負路徑P₂之一第一負輸入端T_in2接收第一輸入電源V₁，並藉由第一正路徑P₁及第一負路徑P₂傳送第一輸入電源V₁。第二路濾波電路3係接收第二輸入電源V₂，且抑制第二輸入電源V₂之電磁干擾，並包含一第二正路徑P₃以及一第二負路徑P₄，第二濾波電路3係藉由第二正路徑P₃之一第二正輸入端T_in3以及第二負路徑P₄之一第二負輸入端T_in4接收第二輸入電源V₂，並藉由第二正路徑P₃及第二負路徑P₄傳送第二輸入電源V₂。

第一扼流器4包含一第一磁芯組40、一第一繞組41、一第二繞組42、一第三繞組43以及一第四繞組44。第一磁芯組40係可為UU型磁芯組，但不以此為限，該第一磁芯組40係包含第一磁芯400以及第二磁芯401。第一繞組41及第二繞組42係相互分離地直接纏繞於第一磁芯400上，第三繞組43以及第四繞組44係相互分離地直接纏繞於第二磁芯401上。此外，第一繞組41係串聯連接於第一路濾波電路2之第一正路徑P₁上，第二繞組42係串聯連接於第二路濾波電路3之第二正路徑P₃上，第三繞組43係串聯連接於第一路濾波電路2之第一負路徑P₂上，第四繞組44係串聯連接於第二路濾波電路3之第二負路徑P₄上，因此第一繞組41實際上係接收第一輸入電源V₁之正電壓，第二繞組42實際上係接收第二輸入電源V₂之正電壓，第三繞組43實際上係接收第一輸入電源V₁之負電壓，第四繞組44實際上係接收第二輸入電源V₂之負電壓。

於一些實施例中，第一扼流器4之第一繞組41、第二繞組42、第 三繞組43以及第四繞組44(可為但不限於)由銅片纏繞所構成，因此可提升第一繞組41至第四繞組44的耐壓度、耐流度及散熱效率，進而使第一扼流器4可運用於需輸出大電流或高功率之應用，其中銅片以具有絕緣層為較佳，可替換地，銅片亦可與貼附之絕緣片或絕緣膠帶一同纏繞。此外，由於本案實施例之第一扼流器4係將第一繞組41、第二繞組42、第三繞組43以及第四繞組44分別直接纏繞於第一磁芯組40之第一磁芯400以及第二磁芯401上，如此一來，無須如習知扼流器需具有繞線架以纏繞繞組，因此本案之第一扼流器4不但可因節省繞線架而降低生產之成本，同時，可當第一扼流器4運用於輸出大電流或高功率之應用時，可避免繞線架因不耐高電壓或耐高電流而導致燒毀的情況發生。

於本實施例中，第一扼流器4更具有複數個獨立接腳，例如第2A至2C圖所示之八個獨立接腳T₁~T₈，其中兩個獨立接腳T₁、T₂係分別與第一繞組41之兩出線端連接，兩個獨立接腳T₃、T₄係分別與第二繞組42之兩出線端連接，兩個獨立接腳T₅、T₆係分別與第三繞組43之兩出線端連接，兩個獨立接腳T₇、T₈係分別與第四繞組44之兩出線端連接。

請再參閱第1圖，於本實施例中，電磁干擾濾波器1更具有至少一個第一濾波電容C₁、至少一個第二濾波電容C₂、至少一個第三濾波電容C₃以及至少一個第四濾波電容C₄，例如第1圖所示，電磁干擾濾波器1可具有四個第一濾波電容C₁、四個第二濾波電容C₂、四個第三濾波電容C₃以及四個第四濾波電容C₄。每一第一濾波電容C₁之一端係連接於第一正路徑P₁且位於第一繞組41以及第一正輸入端T_in1之間，每一第一濾波電容C₁之另一端係連接於一共接端G ，例如接地點(ground)。每一第二濾波電容C₂之一端係連接於第一負路徑P₂且位於第三繞組43以及第一負輸入端T_in2之間，每一第二濾波電容C₂之另一端係連接於共接端G。每一第三濾波電容C₃之一端係連接於第二正路徑P₃且位於第二繞組42以及第二正輸入端T_in3之間，每一第三濾波電容C₃之另一端係連接於共接端G。每一第四濾波電容C₄之一端係連接於第二負路徑P₄且位於第四繞組44以及第二負輸入端T_in4之間，每一第四濾波電容C₄之另一端係連接於共接端G。第一濾波電容C₁至第四濾波電容C₄係用以濾波。

此外，電磁干擾濾波器1更具有一第五濾波電容C₅以及一第六濾波電容C₆。第五濾波電容C₅之一端係連接於第一正路徑P₁且位於第一正輸入端T_in1以及第一繞組41之間，第五濾波電容C₅之另一端係連接於第一負路徑P₂上且位於第一負輸入端T_in2以及第三繞組43之間。第六濾波電容C₆之一端係連接於第二正路徑P₃且位於第二正輸入端T_in3以及第二繞組42之間，第六濾波電容C₆之另一端係連接於第二負路徑P₄且位於第二負輸入端T_in4以及第四繞組44之間。第五濾波電容C₅以及第六濾波電容C₆係用以濾波。

再者，如第1圖所示，本案之電磁干擾濾波器1更具有結構完全相同於第一扼流器4之一第二扼流器5，換言之，第二扼流器5包含具有兩個磁芯之一第二磁芯組50、一第五繞組51、一第六繞組52、一第七繞組53以及一第八繞組54，其中第五繞組51及第六繞組52係同於第一繞組41以及第二繞組42而相互分離地纏繞於磁芯組50之其中之一磁芯上，第七繞組53以及第八繞組54係同於第三繞組43及第四繞組44而相互分離地纏繞於磁芯組50之另一磁芯上。第五繞組51係連接第一正路徑P₁上而與第一繞組41串聯連接，且 連接於第一繞組41以及第一正路徑P₁之一第一正輸出端T_out1之間。第六繞組52係連接第二正路徑P₃上而與第二繞組42串聯連接，且連接於第二繞組42以及第二正路徑P₃之一第二正輸出端T_out3之間。第七繞組53係連接於第一負路徑P₂而與第三繞組43串聯連接，且連接於第三繞組43以及第一負路徑P₂之一第一負輸出端T_out2之間。第八繞組54係連接於第二負路徑P₄上而與第四繞組44串聯連接，且連接於第四繞組44以及第二負路徑P4之一第二負輸出端T_out4之間。第二扼流器5的結構係相同於第一扼流器4，故第二扼流器5之細部結構於此不再贅述。本案之電磁干擾濾波器1藉由第一扼流器4及第二扼流器5構成具兩階濾波功能的濾波器。

於其它實施例中，電磁干擾濾波器1更具有一第七濾波電容C₇以及一第八濾波電容C₈。第七濾波電容C₇之一端係連接於第一正路徑P₁且位於第一繞組41以及第五繞組51之間，第七濾波電容C₇之另一端係連接於第一負路徑P₂且位於該第三繞組43以及第七繞組53之間。第八濾波電容C₈之一端係連接於第二正路徑P₃且位於第二繞組42以及第六繞組52之間，第八濾波電容C₈之另一端係連接於第二負路徑P₄且位於第四繞組44以及第八繞組54之間。第七濾波電容C₇及第八濾波電容C₈係用以濾波。

另外，電磁干擾濾波器1亦可具有一第九濾波電容C₉、一第十濾波電容C₁₀、第十一濾波電容C₁₁以及第十二濾波電容C₁₂。第九濾波電容C₉之一端係連接於第一正路徑P₁且位於第一繞組41以及第五繞組51之間，第九濾波電容C₉之另一端係連接於共接端G。第十濾波電容C₁₀之一端係連接於第一負路徑P₂且位於第三繞組43以及第七繞組53之間，第十濾波電容C₁₀之另一端係連接於共接端G 。第十一濾波電容C₁₁之一端係連接於第二正路徑P₃且位於第二繞組42以及第六繞組52之間，第十一濾波電容C₁₁之另一端係連接於共接端G。第十二濾波電容C₁₂之一端係連接於第二負路徑P₄且位於第四繞組44以及第八繞組54之間，第十二濾波電容C₁₂之另一端係連接於共接端G。第九濾波電容C₉至第十二濾波電容C₁₂係用以濾波。

由上可知，由於本案之第一扼流器4係將第一繞組41至第四繞組44各自直接纏繞於單一第一磁芯組40之第一磁芯400以及第二磁芯401上，因此本案可接收第一輸入電源V₁及第二輸入電源V₂之電磁干擾濾波器1便可僅使用單一組的扼流器4，以藉由扼流器4中分別連接於第一路濾波電路2之第一正路徑P₁及第一負路徑P₂之第一繞組41與第三繞組43、分別連接於第二路濾波電路3之第二正路徑P₃及第二負路徑P₄之第二繞組42以及第四繞組44來濾除雜訊，因此相較於習知接收雙組電源且為一階濾波功能之電磁干擾濾波器需使用兩組獨立的扼流器來濾除雜訊，本案之電磁干擾濾波器1實因使用單一組的扼流器1而比使用兩組獨立的扼流器減少了一組磁芯組，故可降低電磁干擾濾波器1之生產成本。

此外，由於本案之扼流器4係將第一繞組41至第四繞組44直接纏繞於第一磁芯組40上，以藉由第一繞組41至第四繞組4來接收第一輸入電源V₁以及第二輸入電源V₂，藉此在第一輸入電源V₁以及第二輸入電源V₂之間係不平衡而產生電壓值差異的情況下，可使由電磁干擾濾波器1之正端流入單一第一磁芯組40之電能實際上為第一輸入電源V₁以及第二輸入電源V₂的總和，而經由單一第一磁芯組40流出電磁干擾濾波器1之負端的電能亦為第一輸入電源 ₁以及第二輸入電源V₂的總和，亦即流入單一第一磁芯組40之電能等於流出單一第一磁芯組40之電能，如此一來，可避免第一磁芯組40在第一輸入電源V₁以及第二輸入電源V₂不平衡而產生電壓值差異時發生飽和的情況，進而解決第一扼流器4以及電磁干擾濾波器1內部的其他元件會瞬間燒毀或是無法正常運作的問題。

於一些實施例中，如第3圖所示，第一負路徑P₂之第一負輸出端T_out2以及第二負路徑P₄之第二負輸出端T_out4更可以連接而形成短路狀態，此時第一路濾波電路2以及第二路濾波電路3並非為相互獨立絕緣之電路，因此當例如第一路濾波電路2所接收之第一輸入電源V₁的電壓不足時，第二路濾波電路3所接收之第二輸入電源V₂的電壓可分享給第一路濾波電路2使用，反之，當例如第二路濾波電路3所接收之第二輸入電源V₂的電壓不足時，第一路濾波電路2所接收之第一輸入電源V₁的電壓可分享給第二路濾波電路3使用。

此外，當第一輸入電源V₁的電壓值與第二輸入電源V₂的電壓值不平衡而產生差異情況時，為了加強此狀態下的濾波效果，於其它實施例中，如第1圖及第3圖所示，電磁干擾濾波器1更可具有一第一跨接電容C₁₃及第二跨接電容C₁₄，其中第一跨接電容C₁₃係跨接於第一路濾波電路2之第一正路徑P₁以及第二路濾波電路3之第二正路徑P₃之間，亦即第一跨接電容C₁₃的兩端係分別與第一正路徑P₁及第二正路徑P₃連接，第二跨接電容C₁₄係跨接於第一路濾波電路2之第一負路徑P₂以及第二路濾波電路3之第二負路徑P₄之間，亦即第二跨接電容C₁₄的兩端係分別與第一負路徑P₂及第二負路徑P₄連接。

於上述該些實施例中，第一濾波電容C₁至第四濾波電容C₄、第九濾波電容C₉至第十二濾波電容C₁₂係與第一扼流器4及/或第二扼流器5相互作用而濾除共模雜訊，例如濾除頻率為30MHZ~50MHZ之雜訊，至於第五電容C₅至第八電容C₈、第一跨接電容C₁₃及第二跨接電容C₁₄係用以濾除差模雜訊，例如150K~10MHZ之雜訊，因此第五電容C₅至第八電容C₈、第一跨接電容C₁₃及第二跨接電容C₁₄的電容值係相對大於第一濾波電容C₁至第四濾波電容C₄、第九濾波電容C₉至第十二濾波電容C₁₂的電容值。

於一些實施例中，如第1及3圖所示，第一路濾波電路2以及第二路濾波電路3更各自具有一瞬態電壓抑制電路20、30，瞬態電壓抑制電路20係連接於第一正路徑P₁以及第一負路徑P₂之間，且與第一正輸出端T_out1及第一負輸出端T_out2相鄰連接，瞬態電壓抑制電路30係連接於第二正路徑P₃以及第二負路徑P₄之間，且與第二正輸出端T_out3及第二負輸出端T_out4相鄰連接。此外，瞬態電壓抑制電路20、30係分別由兩個串聯連接之瞬態電壓抑制器(Transient Voltage Suppressor；TVS)D所構成，用以抑制突波，亦即當第一輸入電源V₁及第二輸入電源V₂係穩定地輸入電磁干擾濾波器1時，瞬態電壓抑制電路20、30對電磁干擾濾波器1呈現高阻抗狀態，然而當第一輸入電源V₁及第二輸入電源V₂之電壓瞬間升高而出現突波時，由於電壓急速增加，因此使得瞬態電壓抑制電路20、30之阻抗值迅速下降，並形成一短路狀態，進而提供一低阻抗路徑，藉此突波電壓之電流可被導離而不影響電磁干擾濾波器1，並達到保護電磁干擾濾波器1之功效。

請參閱第4A至4C圖，其中第4A圖係為本案另一較佳實施例之扼流 器之組合結構立體示意圖，第4B圖係為第4A圖所示之扼流器之分解結構立體示意圖，第4C圖係為第4B圖所示之扼流器於部分元件組合時之立體示意圖。本實施例之扼流器6係包含第一磁芯組60、第二磁芯組61、第一繞組62、第二繞組63、第三繞組64、第四繞組65、第五繞組66、第六繞組67、第七繞組68以及第八繞組69，其中第一磁芯組60及第二磁芯組61係分別可為UU型磁芯組，但不以此為限，且第一磁芯組60係包含第一磁芯600以及第二磁芯601，第二磁芯組61係包含第三磁芯610及第四磁芯611。第一繞組62及第二繞組63係相互分離地直接纏繞於第一磁芯600上，第三繞組64以及第四繞組65係相互分離地直接纏繞於第二磁芯601上，第五繞組66及第六繞組67係相互分離地直接纏繞於第三磁芯610上，第七繞組68及第八繞組69係相互分離地直接纏繞於第四磁芯611上。

此外，本實施例之扼流器6更具有複數個獨立接腳，例如第4A至4C圖所示之八個獨立接腳T₁’至T₈’，以及複數個共用接腳，例如第4A、4C圖所示之四個共用接腳T₉’至T₁₂’，其中獨立接腳T₁’係與第一繞組62之一出線端連接，獨立接腳T₂’係與第二繞組63之一出線端連接，獨立接腳T₃’係與第三繞組64之一出線端連接，獨立接腳T₄’係與第四繞組65之一出線端連接，獨立接腳T₅’係與第五繞組66之一出線端連接，獨立接腳T₆’係與第六繞組67之一出線端連接，獨立接腳T₇’係與第七繞組68之一出線端連接，獨立接腳T₈’係與第八繞組69之一出線端連接，共用接腳T₉’係與第一繞組62之另一出線端以及第五繞組66之另一出線端連接，共用接腳T₁₀’係與第二繞組63之另一出線端以及第六繞組67 之另一出線端連接，共用接腳T₁₁’係與第三繞組64之另一出線端以及第七繞組68之另一出線端連接，共用接腳T₁₂’係與第四繞組65之另一出線端以及第八繞組69之另一出線端連接。

於上述實施例中，共用接腳T₉’係由可相互連接之兩子接腳T₉₀’及T₉₁’所構成，共用接腳T₁₀’係由可相互連接之兩子接腳T₁₀₀’及T₁₀₁’所構成，共用接腳T₁₁’係由可相互連接之兩子接腳T₁₁₀’及T₁₁₁’所構成，共用接腳T₁₂’係由可相互連接之兩子接腳T₁₂₀’及T₁₂₁’所構成，其中子接腳T₉₀’及T₉₁’係分別與第一繞組62之另一出線端以及第五繞組66之另一出線端連接，子接腳T₁₀₀’及T₁₀₁’係分別與第二繞組63之另一出線端以及第六繞組67之另一出線端連接，子接腳T₁₁₀’及T₁₁₁’係分別與第三繞組64之另一出線端以及第七繞組68之另一出線端連接，子接腳T₁₂₀’及T₁₂₁’係分別與第四繞組65之另一出線端以及第八繞組69之另一出線端連接。

以下將以第5圖做進一步說明。當以第4A圖所示之扼流器取代第1圖所示之第一扼流器以及第二扼流器而應用於第1圖所示之電磁干擾濾波器時，由於第5圖所示之電磁干擾濾波器實際上係相似於第1圖所示之電磁干擾濾波器的電路結構，故僅以標示相同符號來代表元件之結構與功能相同，不再贅述第5圖之電磁干擾濾波器的電路元件。請參閱第5圖並配合第4A至4C圖，其中第5圖係為第4A圖所示之扼流器取代第1圖所示之第一扼流器以及第二扼流器而應用於第1圖所示之電磁干擾濾波器時之電磁干擾濾波器的部分電路結構示意圖。當本實施例之扼流器6應用於第1圖所示之電磁干擾濾波器1而取代第一扼流器4以及第二扼流器5，亦構 成如第5圖所示之電磁干擾濾波器1時，此時第一繞組62及第五繞組66係串聯連接，且第一繞組62與第五繞組66係與第一路濾波電路2之第一正路徑P₁連接，第二繞組63及第六繞組67係串聯連接，且第二繞組63及第六繞組67係與第二路濾波電路2之第二正路徑P₃連接，第三繞組64及第七繞組68係串聯連接，且第三繞組64及第七繞組68係與第一路濾波電路2之第一負路徑P₂連接，第四繞組65及第八繞組69係串聯連接，且第四繞組65及第八繞組69係與第二路濾波電路3之第二負路徑P₄連接。

由於本實施例之扼流器6係由兩組磁芯組60、61及八組繞組，亦即第一繞組62至第八繞組69直接組合構成，且將第一繞組62至第四繞組65纏繞於第一磁芯組60上，將第五繞組66至第八繞組69纏繞於第二磁芯組61上，因此當扼流器6應用於電磁干擾濾波器1內時，即可使電磁干擾濾波器1構成具有兩階濾波功能之濾波器，亦即與第1圖所示之第一扼流器4及第二扼流器5可使電磁干擾濾波器1構成具兩階濾波功能之濾波器的效果相同，而由於本實施例的扼流器6為單一的獨立元件，因此在安裝設置及整理上係相較於使用兩個獨立元件之第一扼流器4及第二扼流器5更為方便。此外，相較於第1圖所示之第一扼流器4以及第二扼流器5分別具有八個獨立接腳，亦即接腳總和為十六個，由於本案之扼流器6僅具有八個獨立接腳及四個共同接腳，亦即接腳總和為十二個，因此本實施例之扼流器6在安裝設置上同樣更為方便。

綜上所述，本案提供一種扼流器及其所適用之電磁干擾濾波器，其中扼流器係將第一繞組至第四繞組直接纏繞於單一磁芯組上，且當應用於接收雙組電源之電磁干擾濾波器中時，扼流器之第一 繞組至第四繞組係分別連接於電磁干擾濾波器內不同的電能傳輸路徑上來接收第一輸入電源以及第二輸入電源，因此相較於習知接收雙組電源的電磁干擾濾波器需使用兩組獨立的扼流器來濾除雜訊，本案之電磁干擾濾波器不但可因僅使用具有一組磁芯組的單一組扼流器來降低生產成本，且當電磁干擾濾波器所接收之第一輸入電源以及第二輸入電源之間發生不平衡而具有電壓值差異時，扼流器之磁芯組亦可避免發生飽和的情況，進而使扼流器以及電磁干擾濾波器內部的其他元件不會因磁芯組飽和而產生燒毀或是無法正常運作的情況。

本案得由熟習此技術之人士任施匠思而為諸般修飾，然皆不脫如附申請專利範圍所欲保護者。

1‧‧‧電磁干擾濾波器

2‧‧‧第一路濾波電路

20、30‧‧‧瞬態電壓抑制電路

3‧‧‧第二路濾波電路

4‧‧‧第一扼流器

40‧‧‧第一磁芯組

41‧‧‧第一繞組

42‧‧‧第二繞組

43‧‧‧第三繞組

44‧‧‧第四繞組

5‧‧‧第二扼流器

50‧‧‧第二磁芯組

51‧‧‧第五繞組

52‧‧‧第六繞組

53‧‧‧第七繞組

54‧‧‧第八繞組

P₁‧‧‧第一正路徑

P₂‧‧‧第一負路徑

P₃‧‧‧第二正路徑

P₄‧‧‧第二負路徑

V₁‧‧‧第一輸入電源

V₂‧‧‧第二輸入電源

T_in1‧‧‧第一正輸入端

T_in2‧‧‧第一負輸入端

T_in3‧‧‧第二正輸入端

T_in4‧‧‧第二負輸入端

T_out1‧‧‧第一正輸出端

T_out2‧‧‧第一負輸出端

T_out3‧‧‧第二正輸出端

T_out4‧‧‧第二負輸出端

T₁至T₈‧‧‧獨立接腳

C₁至C₁₂‧‧‧第一至第十二濾波電容

C₁₃至C₁₄‧‧‧第一至第二跨接電容

G‧‧‧共接端

D‧‧‧瞬態電壓抑制器

Claims (20)

1. 一種扼流器，應用於抑制電磁干擾之一電磁干擾濾波器中，其中該電磁干擾濾波器係具有接收一第一輸入電源之一第一路濾波電路以及接收一第二輸入電源之一第二路濾波電路，該扼流器包含：一磁芯組，包括一第一磁芯及一第二磁芯；一第一繞組及一第二繞組，係各自直接纏繞於該第一磁芯上；以及一第三繞組及一第四繞組，係各自直接纏繞於該第二磁芯上；其中，該第一繞組係串聯連接於該第一路濾波電路之一第一正路徑上，該第二繞組係串聯連接於該第二路濾波電路之一第二正路徑上，該第三繞組係串聯連接於該第一路濾波電路之一第一負路徑上，該第四繞組係串聯連接於該第二路濾波電路一第二負路徑上。
2. 如申請專利範圍第1項所述之扼流器，其中該第一濾波電路之該第一正路徑以及該第一負路徑係接收及傳送該第一輸入電源，該第二濾波電路之該第二正路徑以及該第二負路徑係接收及傳送該第二輸入電源。
3. 如申請專利範圍第1項所述之扼流器，其中該磁芯組係為UU型磁芯組。
4. 如申請專利範圍第1項所述之扼流器，其中該第一繞組、該第二 繞組、該第三繞組以及該第四繞組係分別由一銅片所構成，其中該銅片具有一絕緣層，或該銅片與一絕緣片或一絕緣膠帶一同纏繞。
5. 如申請專利範圍第1項所述之扼流器，其更包含八個獨立接腳，其中該第一繞組、該第二繞組、該第三繞組及該第四繞組各自的兩出線端係分別連接該八個獨立接腳中所對應的兩個該獨立接腳。
6. 一種電磁干擾濾波器，接收一第一輸入電源以及一第二輸入電源，該電磁干擾濾波器包含：一第一路濾波電路，用以抑制該第一輸入電源之電磁干擾，且具有一第一正路徑以及一第一負路徑；一第二路濾波電路，用以抑制該第二輸入電源之電磁干擾，且具有一第二正路徑以及一第二負路徑；以及一第一扼流器，包含：一第一磁芯組，包括一第一磁芯及一第二磁芯；一第一繞組及一第二繞組，係各自直接纏繞於該第一磁芯上；以及一第三繞組及一第四繞組，係各自直接纏繞於該第二磁芯上；其中，該第一繞組係串聯連接該第一正路徑上，該第二繞組係串聯連接該第二正路徑上，該第三繞組係串聯連接於該第一負路徑上，該第四繞組係串聯連接於該第二負路徑上。
7. 如申請專利範圍第6項所述之電磁干擾濾波器，其中該第一路濾波電路係藉由該第一正路徑之一第一正輸入端以及該第一負路徑之一第一負輸入端接收該第一輸入電源，該第二路濾波電路係藉 由該第二正路徑之一第二正輸入端以及該第二負路徑之一第二負輸入端接收該第二輸入電源。
8. 如申請專利範圍第7項所述之電磁干擾濾波器，其更包括：至少一第一濾波電容，該第一濾波電容之一端係連接於該第一正路徑且位於該第一繞組以及該第一正輸入端之間，該第一濾波電容之另一端係連接於一共接端；至少一第二濾波電容，該第二濾波電容之一端係連接於該第一負路徑且位於該第三繞組以及該第一負輸入端之間，該第二濾波電容之另一端係連接於該共接端；至少一第三濾波電容，該第三濾波電容之一端係連接於該第二正路徑且位於該第二繞組以及該第二正輸入端之間，該第三濾波電容之另一端係連接於該共接端；以及至少一第四濾波電容，該第四濾波電容之一端係連接於該第二負路徑且位於該第四繞組以及該第二負輸入端之間，該第四濾波電容之另一端係連接於該共接端。
9. 如申請專利範圍第7項所述之電磁干擾濾波器，其更包括：一第五濾波電容，該第五濾波電容之一端係連接於該第一正路徑且位於該第一正輸入端以及該第一繞組之間，該第五濾波電容之另一端係連接於第一負路徑且位於該第一負輸入端以及該第三繞組之間；以及一第六濾波電容，該第六濾波電容之一端係連接於該第二正路徑且位於該第二正輸入端以及該第二繞組之間，該第六濾波電容之另一端係連接於該第二負路徑且位於該第二負輸入端以及該第四繞組之間。
10. 如申請專利範圍第6項所述之電磁干擾濾波器，其更包括一第二 扼流器，該第二扼流器包含：一第二磁芯組，包含兩磁芯；一第五繞組及一第六繞組，係各自直接纏繞於該第二磁芯組之其中之一該磁芯上；以及一第七繞組及一第八繞組，係各自直接纏繞於該第二磁芯組之另一該磁芯上；其中，該第五繞組係串聯連接於該第一正路徑上，該第六繞組係串聯連接於該第二正路徑上，該第七繞組係串聯連接於該第一負路徑上，該第八繞組係串聯連接於該第二負路徑上。
11. 如申請專利範圍第10項所述之電磁干擾濾波器，其中該第五繞組係連接於該第一繞組以及該第一正路徑之一第一正輸出端之間，該第六繞組係連接於該第二繞組以及該第二正路徑之一第二正輸出端之間，該第七繞組係連接於該第三繞組以及該第一負路徑之一第一負輸出端之間，該第八繞組係連接於該第四繞組以及該第二負路徑之一第二負輸出端之間。
12. 如申請專利範圍第10項所述之電磁干擾濾波器，其更包括：一第七濾波電容，該第七濾波電容之一端係連接於該第一正路徑且位於該第一繞組以及該第五繞組之間，該第七濾波電容之另一端係連接於該第一負路徑且位於該第三繞組以及該第七繞組之間；以及一第八濾波電容，該第八濾波電容之一端係連接於該第二正路徑且位於該二繞組以及該第六繞組之間，該第八濾波電容之另一端係連接於該第二負路徑且位於該第四繞組以及該第八繞組之間。
13. 如申請專利範圍第10項所述之電磁干擾濾波器，其更包括： 一第九濾波電容，該第九濾波電容之一端係連接於該第一正路徑且位於該第一繞組以及該五繞組之間，該第九濾波電容之另一端係連接於一共接端；一第十濾波電容，該第十濾波電容之一端係連接於該第一負路徑且位於該第三繞組以及該七繞組之間，該第十濾波電容之另一端係連接於該共接端；一第十一濾波電容，該第十一濾波電容之一端係連接於該第二正路徑且位於該第二繞組以及該第六繞組之間，該第十一濾波電容之另一端係連接於該共接端；以及一第十二濾波電容，該第十二濾波電容之一端係連接於該第二負路徑且位於該第四繞組以及該第八繞組之間，該第十二濾波電容之另一端係連接於該共接端。
14. 如申請專利範圍第6項所述之電磁干擾濾波器，其中該第一負路徑係連接於該第二負路徑。
15. 如申請專利範圍第6項所述之電磁干擾濾波器，其更包括：一第一跨接電容，跨接於該第一正路徑以及該第二正路徑之間；以及一第二跨接電容，跨接於該第一負路徑以及該第二負路徑之間。
16. 如申請專利範圍第6項所述之電磁干擾濾波器，其中該第一路濾波電路以及該第二路濾波電路更各自具有一瞬態電壓抑制電路，其中該第一路濾波電路之該瞬態電壓抑制器係連接於該第一正路徑以及該第一負路徑之間，該第二路濾波電路之該瞬態電壓抑制器係連接於該第二正路徑以及該第二負路徑之間。
17. 如申請專利範圍第16項所述之電磁干擾濾波器，其中每一該瞬態 電壓抑制電路係由串聯連接之兩個瞬態電壓抑制器構成。
18. 一種扼流器，應用於抑制電磁干擾之一電磁干擾濾波器中，其中該電磁干擾濾波器係具有接收一第一輸入電源之一第一路濾波電路以及接收一第二輸入電源之一第二路濾波電路，該扼流器包含：一第一磁芯組，包括一第一磁芯及一第二磁芯；一第一繞組及一第二繞組，係各自直接纏繞於該第一磁芯上；一第三繞組及一第四繞組，係各自直接纏繞於該第二磁芯上；一第二磁芯組，包括一第三磁芯以及一第四磁芯；一第五繞組及一第六繞組，係各自直接纏繞於該第三磁芯上；以及一第七繞組及一第八繞組，係各自直接纏繞於該第四磁芯上；其中，該第一繞組及該第五繞組係串聯連接，且該第一繞組及該第五繞組係與該第一路濾波電路之一第一正路徑連接，該第二繞組及該第六繞組係串聯連接，且該第二繞組及該第六繞組係與該第二路濾波電路之一第二正路徑連接，該第三繞組及該第七繞組係串聯連接，且該第三繞組及該第七繞組係與該第一路濾波電路之一第一負路徑連接，該第四繞組及該第八繞組係串聯連接，且該第四繞組及該第八繞組係與該第二路濾波電路之一第二負路徑連接。
19. 如申請專利範圍第18項所述之扼流器，其更包括四個共同接腳，其中該第一繞組之一端以及該第五繞組之一端、該第二繞組之一 端以及該第六繞組之一端、該第三繞組之一端以及該第七繞組之一端、該第四繞組之一端以及該第八繞組之一端係連接於四個該共同接腳之其中之一對應該共同接腳。
20. 如申請專利範圍第19項所述之扼流器，其更包括八個獨立接腳，其中該第一繞組之另一端、該第二繞組之另一端、該第三繞組之另一端、該第四繞組之另一端、該第五繞組之另一端、該第六繞組之另一端、該第七繞組之另一端以及該第八繞組之另一端係分別連接該八個獨立接腳之其中之一對應該獨立接腳。