TWI596354B - 具有植入式同軸孔連接器的晶片測試架構、電路架構及其組裝方法 - Google Patents

Description

具有植入式同軸孔連接器的晶片測試架構、電路架構及其組裝方法

本發明係關於一種測試架構及其方法，特別是關於一種具有植入式同軸孔連接器的晶片測試架構及其組裝方法。

隨著電子產品朝向精密化與多功能化發展，在電子產品內的積體電路之晶片結構趨於複雜，而且該晶片結構的操作頻率也大幅提高，以用於更高頻率波段的電子產品領域。其中用於測試該晶片的晶片測試裝置必須具有測試高頻信號的能力，特別是該晶片測試裝置的印刷電板之負載板需要製作通孔的時需要增加複雜的微影、蝕刻程序，導致生產成本提高，其中該通孔用以連接儀器設備進行各種訊號的分析以及測量，以確認該晶片的功能是否正常。因此需要提出一種新式的測試架構，以解決上述之問題。

本發明之一目的在於提供一種具有植入式同軸孔連接器的晶片測試架構、電路架構及其組裝方法，藉由同軸孔連接器將測試訊號以最短路徑由電路板的一表面傳送至另一表面，以減少測試訊號的功率耗損 以及避免雜訊干擾，並且以簡化習知技術中印刷電板之負載板製作同軸通孔的繁雜步驟，以降低晶片測試架構的生產成本。

為達成上述目的，本發明之一實施例中具有植入式同軸孔連接器的晶片測試架構，包括：一晶片；一腳座，設有複數腳位，以供該晶片電性插接，該些腳位用以傳遞該晶片的測試訊號；一電路板，電性連接該腳座，用以傳送來自該些腳位的該測試訊號，該電路板之中設有至少一通孔，該通孔相對應於該腳座的至少一腳位，並且該通孔的內壁面設有一導電層；以及一同軸孔連接器，包括一纜線區段以及一接頭，該纜線區段係***於該通孔中並且該纜線區段的外表面與該導電層形成電性接觸，使該測試訊號由該纜線區段沿著一傳遞方向傳送至該接頭，以使該測試訊號由該電路板的第一表面傳送至第二表面，該通孔的兩端分別連接該第一表面以及該第二表面。

在一實施例之具有植入式同軸孔連接器的晶片測試架構，其中該導電層係以電鍍法形成於該通孔的內壁面。

在一實施例之具有植入式同軸孔連接器的晶片測試架構，其中該纜線區段係為同軸纜線區段。

在一實施例之具有植入式同軸孔連接器的晶片測試架構，其中該纜線區段包括：一導線，電性連接該腳座的至少一腳位，用以傳送該測試訊號；一絕緣部，用以包覆該導線，並且該絕緣部的一外表面沿著半徑方向係與該導線等距離；以及一接地屏蔽部，形成於該絕緣部的該外表面上，以與該導線互相絕緣，以控制該測試訊號在該纜線區段的阻抗值。

在一實施例之具有植入式同軸孔連接器的晶片測試架構，其 中該纜線區段係將該導線、該絕緣部以及該接地屏蔽部結合之後，並且將結合的該導線、該絕緣部以及該接地屏蔽部之結構植入於該電路板的該通孔中。

在一實施例之具有植入式同軸孔連接器的晶片測試架構，其中該纜線區段的該導線係為實心導線。

在一實施例之具有植入式同軸孔連接器的晶片測試架構，其中該電路板的該第一表面與該第二表面係為該電路板的上、下兩個相對異側之表面。

在一實施例之具有植入式同軸孔連接器的晶片測試架構，其中該通孔的內壁面之該導電層係延伸至該電路板的第一表面以及第二表面上形成一導電部，以控制該纜線區段的阻抗值。

在一實施例之具有植入式同軸孔連接器的晶片測試架構，其中該同軸孔連接器係以焊錫或是黏著劑固接於電路板上。

本發明之實施例中，一種電路架構，包括：電路板，用以傳送一測試訊號，該電路板之中設有至少一通孔，該通孔相對應於該腳座的至少一腳位，並且該通孔的內壁面設有一導電層；以及一同軸孔連接器，包括一纜線區段以及一接頭，該纜線區段係***於該通孔中並且該纜線區段的外表面與該導電層形成電性接觸，使該測試訊號由該纜線區段沿著一傳遞方向傳送至該接頭，以使該測試訊號由該電路板的第一表面傳送至第二表面，該通孔的兩端分別連接該第一表面以及該第二表面。

本發明之實施例中具有植入式同軸孔連接器的晶片測試架構之組裝方法，包括下列步驟：將一晶片電性插接於一腳座上，其中該腳 座設有複數腳位，並且該些腳位用以傳遞該晶片的測試訊號；將插接有該晶片的腳座電性連接一電路板，使該電路板傳送來自該些腳位的該測試訊號，其中該電路板之中設有至少一通孔，該通孔相對應於該腳座的至少一腳位，並且該通孔的內壁面設有一導電層；以及將一同軸孔連接器***於該通孔以形成具有植入式同軸孔連接器的電路板，其中該同軸孔連接器包括一纜線區段以及一接頭，該纜線區段係***於該通孔中並且該纜線區段的外表面與該導電層形成電性接觸，使該測試訊號由該纜線區段沿著一傳遞方向傳送至該接頭，以使該測試訊號由該電路板的第一表面傳送至第二表面，該通孔的兩端分別連接該第一表面以及該第二表面。

在一實施例之具有植入式同軸孔連接器的晶片測試架構之組裝方法，其中該導電層係以電鍍法形成於該通孔的內壁面。

在一實施例之具有植入式同軸孔連接器的晶片測試架構之組裝方法，其中該同軸孔連接器的纜線區段之形成方法包括下列步驟：形成一導線，以電性連接該腳座的至少一腳位，用以傳送該測試訊號；形成一絕緣部，用以包覆該導線，並且該絕緣部的一外表面沿著半徑方向係與該導線等距離；以及形成一接地屏蔽部於該絕緣部的該外表面上，以與該導線互相絕緣，以控制該測試訊號在該纜線區段的阻抗值。

在一實施例之具有植入式同軸孔連接器的晶片測試架構之組裝方法，其中該纜線區段係將該導線、該絕緣部以及該接地屏蔽部結合之後，並且將結合的該導線、該絕緣部以及該接地屏蔽部之結構植入於該電路板的該通孔中。

在一實施例之具有植入式同軸孔連接器的晶片測試架構之 組裝方法，其中該纜線區段的該導線係為實心導線。

在一實施例之具有植入式同軸孔連接器的晶片測試架構之組裝方法，其中該電路板的該第一表面與該第二表面係為該電路板的上、下兩個相對異側之表面。

在一實施例之具有植入式同軸孔連接器的晶片測試架構之組裝方法，其中該通孔的內壁面之該導電層係延伸至該電路板的第一表面以及第二表面上形成一導電部，以控制該纜線區段的阻抗值。

在一實施例之具有植入式同軸孔連接器的晶片測試架構之組裝方法，其中該同軸孔連接器係以焊錫或是黏著劑固接於電路板上。

200‧‧‧晶片

202‧‧‧腳座

204‧‧‧電路板

204a‧‧‧第一表面

204b‧‧‧第二表面

205‧‧‧儀器設備

206‧‧‧腳位

207‧‧‧導電部

208‧‧‧同軸孔連接器

210‧‧‧通孔

212‧‧‧內壁面

213‧‧‧導電層

214‧‧‧纜線區段

218‧‧‧接頭

220‧‧‧導線

222‧‧‧絕緣部

224‧‧‧接地屏蔽部

226‧‧‧外表面

R‧‧‧距離

S1‧‧‧測試訊號

S600、S602、S604‧‧‧步驟

TD1‧‧‧傳遞方向

為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹：圖1繪示本發明實施例中具有植入式同軸孔連接器的晶片測試架構之示意圖。

圖2繪示本發明實施例中該通孔與纜線區段結合形成的同軸孔連接器之示意圖。

圖3繪示本發明實施例中同軸孔連接器之剖面示意圖。

圖4繪示本發明實施例中晶片測試架構的電路板之通孔的示意圖。

圖5繪示本發明實施例中纜線區段之示意圖。

圖6繪示本發明實施例中具有植入式同軸孔連接器的晶片測試架構之組裝方法之流程圖。

請參照圖式，其中相同的元件符號代表相同的元件或是相似的元件，本發明的原理是以實施在適當的運算環境中來舉例說明。以下的說明是基於所例示的本發明具體實施例，其不應被視為限制本發明未在此詳述的其它具體實施例。

參考圖1至圖3，圖1繪示本發明實施例中具有植入式同軸孔連接器208的晶片測試架構之示意圖；圖2繪示本發明實施例中該通孔210與纜線區段214結合形成的同軸孔連接器208之示意圖；以及圖3繪示本發明實施例中同軸孔連接器208之剖面示意圖。如圖1所示，該晶片測試架構包括晶片200、腳座202、電路板204以及同軸孔連接器208，以藉由儀器設備205進行各種訊號的分析以及測量，以確認該晶片200的功能是否正常。該晶片200例如具有定功能的積體電路，具有複數針腳(未圖示)，用以產生測試訊號S1；該腳座202具有複數腳位206，該些腳位206相對應電性連接該晶片200的針腳，以供該晶片200電性插接，使該些腳位206傳遞該晶片200的測試訊號S1；在一實施例中，晶片200依據測試需求，傳送不同的測試訊號S1至該腳座202的不同腳位206。電路板204電性連接該腳座202，用以傳送來自該些腳位206的該測試訊號S1，該電路板204之中設有至少一通孔210，該同軸孔210相對應於該腳座202的至少一腳位206，並且該通孔210的內壁面212設有一導電層213。

如圖1以及圖2所示，同軸孔連接器208包括一纜線區段214以及一接頭218，該纜線區段214係***於該通孔210中並且該纜線區段214的外表面215與該導電層213形成電性接觸，使該測試訊號S1由該纜線區段 214沿著一傳遞方向TD1傳送至該接頭218，以使該測試訊號S1由該電路板204的第一表面204a傳送至第二表面204b，該通孔210的兩端分別連接該第一表面204a以及該第二表面204b。接頭218例如螺旋接頭，但不限於此。在一實施例中，該導電層213係以電鍍法形成於該通孔210的內壁面212。在一實施例中，該同軸孔連接器208係以焊錫或是黏著劑固接於電路板204上。本發明之具有植入式同軸孔連接器的晶片測試架構藉由同軸孔連接器208將測試訊號S1以最短路徑由電路板204的一表面傳送至另一表面，以減少測試訊號的功率耗損以及避免雜訊干擾。

如圖1以及圖2所示，該纜線區段214包括導線220、絕緣部222以及接地屏蔽部224。導線220電性連接該腳座220的至少一腳位206，用以傳送該測試訊號S1。絕緣部222用以包覆該導線220，並且該絕緣部222的一外表面226沿著半徑方向係與該導線220形成等距離R。接地屏蔽部224形成於該絕緣部222的該外表面226上，以與該導線220互相絕緣，以控制該測試訊號S在該纜線區段214的阻抗值。在一實施例中，本發明的纜線區段214係為一預定長度的同軸電纜，例如是電路板204的厚度，但不限於此。該纜線區段214的該導線220例如是實心導線，但不限於此，亦可為空心圓柱導體。

參考圖4以及圖5，圖4繪示本發明實施例中晶片測試架構的電路板204之通孔210的示意圖；圖5繪示本發明實施例中纜線區段214之示意圖。該纜線區段214係將該導線220、該絕緣部222以及該接地屏蔽部224結合之後，並且將結合的該導線220、該絕緣部222以及該接地屏蔽部224之結構植入於該電路板204的該通孔210中。由於是將纜線區段214係將該導線220、該絕緣部222以及該接地屏蔽部224結合之後，再嵌入於通孔210中， 以貫通該電路板204，以簡化印刷電板之負載板製作通孔的步驟，有效降低晶片測試架構的生產成本。

如圖1以及圖2所示，該電路板204的該第一表面204a與該第二表面204b係為該電路板204的上、下兩個相對異側之表面。該通孔210的內壁面212之該導電層213係延伸至該電路板204的第一表面204a以及第二表面204b上形成一導電部207，以控制該纜線區段214的阻抗值。

參考圖1、圖2以及圖6，圖6繪示本發明實施例中具有植入式同軸孔連接器208的晶片測試架構之組裝方法之流程圖。

在步驟S600中，將一晶片電性插接於一腳座上。其中該腳座設有複數腳位，並且該些腳位用以傳遞該晶片的測試訊號。

在步驟S602中，將插接有該晶片的腳座電性連接一電路板，使該電路板傳送來自該些腳位的該測試訊號。其中該電路板之中設有至少一通孔，該通孔相對應於該腳座的至少一腳位，並且該通孔的內壁面設有一導電層。在一實施例中，該導電層213係以電鍍法形成於該通孔210的內壁面212。在一實施例中，如圖1以及圖2所示，該電路板204的該第一表面204a與該第二表面204b係為該電路板204的上、下兩個相對異側之表面。該通孔210的內壁面212之該導電層213係延伸至該電路板204的第一表面204a以及第二表面204b上形成一導電部207，以控制該纜線區段214的阻抗值。

在步驟S604中，將一同軸孔連接器***於該同軸孔以形成具有植入式同軸孔連接器的電路板。該同軸孔連接器208的纜線區段214之形成方法包括下列步驟：形成導線220以電性連接該腳座220的至少一腳位 206，用以傳送該測試訊號S1。形成絕緣部222用以包覆該導線220，並且該絕緣部222的一外表面226沿著半徑方向係與該導線220形成等距離R。形成接地屏蔽部224於該絕緣部22的該外表面226上，以與該導線220互相絕緣，以控制該測試訊號S在該纜線區段214的阻抗值。執行步驟S604時，該纜線區段214係將該導線220、該絕緣部222以及該接地屏蔽部224結合之後，並且將結合的該導線220、該絕緣部222以及該接地屏蔽部224之結構植入於該電路板204的該通孔210中。在一實施例中，該同軸孔連接器208係以焊錫或是黏著劑固接於電路板204上。

綜上所述，本發明之具有植入式同軸孔連接器的晶片測試架構、電路架構及其組裝方法，藉由同軸孔連接器將測試訊號以最短路徑由電路板的一表面傳送至另一表面，以減少測試訊號的功率耗損以及避免雜訊干擾，並且以簡化印刷電板之負載板製作通孔的步驟，以降低晶片測試架構的生產成本。

雖然本發明已用較佳實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

204‧‧‧電路板

204a‧‧‧第一表面

204b‧‧‧第二表面

207‧‧‧導電部

208‧‧‧同軸孔連接器

210‧‧‧通孔

212‧‧‧內壁面

213‧‧‧導電層

214‧‧‧纜線區段

218‧‧‧接頭

220‧‧‧導線

222‧‧‧絕緣部

224‧‧‧接地屏蔽部

226‧‧‧外表面

S1‧‧‧測試訊號

TD1‧‧‧傳遞方向

Claims (26)

1. 一種具有植入式同軸孔連接器的晶片測試架構，包括：一晶片；一腳座，設有複數腳位，以供該晶片電性插接，該些腳位用以傳遞該晶片的測試訊號；一電路板，電性連接該腳座，用以傳送來自該些腳位的該測試訊號，該電路板之中設有至少一通孔，該通孔相對應於該腳座的至少一腳位，並且該通孔的內壁面設有一導電層；以及一同軸孔連接器，包括一纜線區段以及一接頭，該纜線區段係***於該通孔中並且該纜線區段的外表面與該導電層在該通孔的該內壁面上形成同軸的連續電性接觸，使該測試訊號由該纜線區段沿著一傳遞方向傳送至該接頭，以使該測試訊號由該電路板的第一表面傳送至第二表面，該通孔的兩端分別連接該第一表面以及該第二表面。
2. 如申請專利範圍第1項所述之具有植入式同軸孔連接器的晶片測試架構，其中該導電層係以電鍍法形成於該通孔的內壁面。
3. 如申請專利範圍第1項所述之具有植入式同軸孔連接器的晶片測試架構，其中該纜線區段係為同軸纜線區段。
4. 如申請專利範圍第1項所述之具有植入式同軸孔連接器的晶片測試架構，其中該纜線區段包括：一導線，電性連接該腳座的至少一腳位，用以傳送該測試訊號；一絕緣部，用以包覆該導線，並且該絕緣部的一外表面沿著半徑方向係與該導線等距離；以及 一接地屏蔽部，形成於該絕緣部的該外表面上，以與該導線互相絕緣，並且該接地屏蔽部與該導電層在該通孔的該內壁面上形成同軸的連續電性接觸，以控制該測試訊號在該纜線區段的阻抗值。
5. 如申請專利範圍第4項所述之具有植入式同軸孔連接器的晶片測試架構，其中該纜線區段係將該導線、該絕緣部以及該接地屏蔽部結合之後，並且將結合的該導線、該絕緣部以及該接地屏蔽部之結構植入於該電路板的該通孔中。
6. 如申請專利範圍第4項所述之具有植入式同軸孔連接器的晶片測試架構，其中該纜線區段的該導線係為實心導線。
7. 如申請專利範圍第1項所述之具有植入式同軸孔連接器的晶片測試架構，其中該電路板的該第一表面與該第二表面係為該電路板的上、下兩個相對異側之表面。
8. 如申請專利範圍第1項所述之具有植入式同軸孔連接器的晶片測試架構，其中該通孔的內壁面之該導電層係延伸至該電路板的第一表面以及第二表面上形成一導電部，以控制該纜線區段的阻抗值。
9. 如申請專利範圍第1項所述之具有植入式同軸孔連接器的晶片測試架構，其中該同軸孔連接器係以焊錫或是黏著劑固接於電路板上。
10. 一種電路架構，包括：電路板，用以傳送一測試訊號，該電路板之中設有至少一通孔，該通孔相對應於一腳座的至少一腳位，並且該通孔的內壁面設有一導電層；以及一同軸孔連接器，包括一纜線區段以及一接頭，該纜線區段係***於 該通孔中並且該纜線區段的外表面與該導電層在該通孔的該內壁面上形成同軸的連續電性接觸，使該測試訊號由該纜線區段沿著一傳遞方向傳送至該接頭，以使該測試訊號由該電路板的第一表面傳送至第二表面，該通孔的兩端分別連接該第一表面以及該第二表面。
11. 如申請專利範圍第10項所述之電路架構，其中該導電層係以電鍍法形成於該通孔的內壁面。
12. 如申請專利範圍第10項所述之電路架構，其中該纜線區段係為同軸纜線區段。
13. 如申請專利範圍第10項所述之電路架構，其中該纜線區段包括：一導線，電性連接該腳座的至少一腳位，用以傳送該測試訊號；一絕緣部，用以包覆該導線，並且該絕緣部的一外表面沿著半徑方向係與該導線等距離；以及一接地屏蔽部，形成於該絕緣部的該外表面上，以與該導線互相絕緣，並且該接地屏蔽部與該導電層在該通孔的該內壁面上形成連續的電性接觸，以控制該測試訊號在該纜線區段的阻抗值。
14. 如申請專利範圍第13項所述之電路架構，其中該纜線區段係將該導線、該絕緣部以及該接地屏蔽部結合之後，並且將結合的該導線、該絕緣部以及該接地屏蔽部之結構植入於該電路板的該通孔中。
15. 如申請專利範圍第13項所述之電路架構，其中該纜線區段的該導線係為實心導線。
16. 如申請專利範圍第10項所述之電路架構，其中該電路板的該第一表面與該第二表面係為該電路板的上、下兩個相對異側之表面。
17. 如申請專利範圍第10項所述之電路架構，其中該通孔的內壁面之該導電層係延伸至該電路板的第一表面以及第二表面上形成一導電部，以控制該纜線區段的阻抗值。
18. 如申請專利範圍第10項所述之電路架構，其中該同軸孔連接器係以焊錫或是黏著劑固接於電路板上。
19. 一種具有植入式同軸孔連接器的晶片測試架構之組裝方法，包括下列步驟：將一晶片電性插接於一腳座上，其中該腳座設有複數腳位，並且該些腳位用以傳遞該晶片的測試訊號；將插接有該晶片的腳座電性連接一電路板，使該電路板傳送來自該些腳位的該測試訊號，其中該電路板之中設有至少一通孔，該通孔相對應於該腳座的至少一腳位，並且該通孔的內壁面設有一導電層；以及將一同軸孔連接器***於該通孔以形成具有植入式同軸孔連接器的電路板，其中該同軸孔連接器包括一纜線區段以及一接頭，該纜線區段係***於該通孔中並且該纜線區段的外表面與該導電層在該通孔的該內壁面上形成同軸的連續電性接觸，使該測試訊號由該纜線區段沿著一傳遞方向傳送至該接頭，以使該測試訊號由該電路板的第一表面傳送至第二表面，該通孔的兩端分別連接該第一表面以及該第二表面。
20. 如申請專利範圍第19項所述之具有植入式同軸孔連接器的晶片測試架構之組裝方法，其中該導電層係以電鍍法形成於該通孔的內壁面。
21. 如申請專利範圍第19項所述之具有植入式同軸孔連接器的晶片測試架構之組裝方法，其中該同軸孔連接器的纜線區段之形成方法包括下列 步驟：形成一導線，以電性連接該腳座的至少一腳位，用以傳送該測試訊號；形成一絕緣部，用以包覆該導線，並且該絕緣部的一外表面沿著半徑方向係與該導線等距離；以及形成一接地屏蔽部於該絕緣部的該外表面上，並且該接地屏蔽部與該導電層在該通孔的該內壁面上形成同軸的連續電性接觸，以與該導線互相絕緣，以控制該測試訊號在該纜線區段的阻抗值。
22. 如申請專利範圍第21項所述之具有植入式同軸孔連接器的晶片測試架構之組裝方法，其中該纜線區段係將該導線、該絕緣部以及該接地屏蔽部結合之後，並且將結合的該導線、該絕緣部以及該接地屏蔽部之結構植入於該電路板的該通孔中。
23. 如申請專利範圍第21項所述之具有植入式同軸孔連接器的晶片測試架構之組裝方法，其中該纜線區段的該導線係為實心導線。
24. 如申請專利範圍第19項所述之具有植入式同軸孔連接器的晶片測試架構之組裝方法，其中該電路板的該第一表面與該第二表面係為該電路板的上、下兩個相對異側之表面。
25. 如申請專利範圍第19項所述之具有植入式同軸孔連接器的晶片測試架構之組裝方法，其中該通孔的內壁面之該導電層係延伸至該電路板的第一表面以及第二表面上形成一導電部，以控制該纜線區段的阻抗值。
26. 如申請專利範圍第19項所述之具有植入式同軸孔連接器的晶片測試架構之組裝方法，其中該同軸孔連接器係以焊錫或是黏著劑固接於電路板上。