TWI591728B - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TWI591728B
TWI591728B TW105128277A TW105128277A TWI591728B TW I591728 B TWI591728 B TW I591728B TW 105128277 A TW105128277 A TW 105128277A TW 105128277 A TW105128277 A TW 105128277A TW I591728 B TWI591728 B TW I591728B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
doped
substrate
trench
layer
Prior art date
Application number
TW105128277A
Other languages
English (en)
Other versions
TW201715612A (zh
Inventor
林加明
林瑋耿
張簡旭珂
林俊澤
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201715612A publication Critical patent/TW201715612A/zh
Application granted granted Critical
Publication of TWI591728B publication Critical patent/TWI591728B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7847—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate using a memorization technique, e.g. re-crystallization under strain, bonding on a substrate having a thermal expansion coefficient different from the one of the region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Description

半導體結構及其形成方法
本發明實施例係有關於一種半導體結構及其形成方法，特別是指一種具有應用於平坦化製程之停止層的半導體結構及其形成方法。
半導體裝置應用於眾多的電子產品，諸如：電腦、通訊、消費性電子產品、汽車等。半導體裝置包含積體電路於半導體晶圓上，其形成方式係藉由沉積各態樣的材料薄膜於半導體晶圓上，接著圖案化材料薄膜以形成積體電路。積體電路中最常見的主動元件為電晶體，其包含平面式場效電晶體(例如：金屬氧化物半導體)及立體的鰭式場效電晶體(FinFET)。
在積體電路中，溝渠隔離結構常用於分隔並絕緣半導體裝置中的兩個主動區域。溝渠隔離結構的典型形成方式為：凹陷基板；填滿介電材料於其中；以及對其進行平坦化製程。然而，精確的控制平坦化深度及適當地維持溝渠隔離結構與鄰近結構間的穩定度仍是一項挑戰。
本揭露內容之一態樣，提供一種半導體結構，包含基板、溝渠、介電層與停止層。基板包含具有第一熱膨脹係數的主動區域，而溝渠位於此些主動區域之間。介電層位於此溝渠之中，且具有第二熱膨脹係數。停止層緊鄰於介電層，且具有第三熱膨脹係數。其中，第一熱膨脹係數、第二熱膨脹係數與第三熱膨脹係數互不相同。
本揭露內容之另一態樣，提供一種半導體結構，包含基板與絕緣層。此基板具有溝渠於由基板所支撐之鰭片之間，而此絕緣層係位於溝渠之中，且其中一部分的絕緣層係摻雜一元素。其中，摻雜元素之部分的絕緣層與鰭片之間具有一結構應力。
本揭露內容之另一態樣，提供一種製造半導體結構之方法，包含下列步驟：形成溝渠於由基板所支撐的鰭片之間；沉積隔離層於溝渠之中；摻雜元素至一部分的絕緣層之中，以形成經摻雜之絕緣區域；對經摻雜之絕緣區域進行回火製程；以及平坦化經回火製程的經摻雜之絕緣區域，並根據一沿著經回火製程的經摻雜之絕緣區域的平坦化深度之預定的元素的濃度分佈輪廓，測量經回火製程的經摻雜之絕緣區域的平坦化深度。
100‧‧‧基板
102‧‧‧溝渠
110‧‧‧鰭片結構
130‧‧‧硬遮罩
200‧‧‧介電層
220‧‧‧經摻雜之介電層
300‧‧‧閘極結構
340‧‧‧主動區域
1000‧‧‧方法
1002‧‧‧步驟
1004‧‧‧步驟
1006‧‧‧步驟
1008‧‧‧步驟
1010‧‧‧步驟
1012‧‧‧步驟
1014‧‧‧步驟
2000‧‧‧方法
2002‧‧‧步驟
2004‧‧‧步驟
2006‧‧‧步驟
2008‧‧‧步驟
2010‧‧‧步驟
2012‧‧‧步驟
500‧‧‧基板
502‧‧‧溝渠
530‧‧‧硬遮罩
600‧‧‧介電層
620‧‧‧經摻雜之介電層
700‧‧‧閘極結構
740‧‧‧主動區域
A-A‧‧‧線A-A
B-B‧‧‧線B-B
本揭露可經由下列之實施方式以及配合對應的圖式被充分地瞭解。
第1圖係繪示依據本發明之一些實施例，一製造鰭式場效電晶體之方法的示意流程圖；第2A圖至第2G圖係繪示依據本發明之一些實施例，一製造鰭式場效電晶體於製程中各階段之示意結構圖；第3圖係繪示依據本發明之一些實施例，一製造平面式效電晶體之方法的示意流程圖；第4A圖至第4E圖係繪示依據本發明之一些實施例，一製造平面式場效電晶體於製程中各階段之示意結構圖；第5A圖係繪示根據本發明之一些實施例，沿著第2D圖中線A-A之外來元素的濃度分佈輪廓圖；以及第5B圖係繪示根據本發明之一些實施例，沿著第4C圖中線B-B之外來元素的濃度分佈輪廓圖。
以下揭示內容提供許多不同實施例或實例，以用於實施所提供標的之不同特徵結構。下文描述元件及排列之特定實例以簡化本發明實施例。當然，此等實例僅為示例且並不意欲為限制性。舉例而言，以下描述中在第二特徵結構上方或第二特徵結構上形成第一特徵結構可包含以直接接觸形成第一特徵結構及第二特徵結構的實施例，且亦可包含可在第一特徵結構與第二特徵結構之間形成額外特徵結構以使得第一特徵結構及第二特徵結構可不直接接觸的實施例。另外，本發明實施例可在各種實例中重複元件符號及 /或字母。此重複係出於簡明性及清晰之目的，且本身並不指示所論述之各實施例及/或配置之間的關係。
進一步地，為了便於描述，本文可使用空間相對性術語(諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者)來描述圖式中所說明之一個部件或特徵結構與另一部件(或多個部件)或特徵結構(或多個特徵結構)之關係。除了諸圖所描繪之定向外，空間相對性術語意欲包含在使用或操作中的裝置之不同定向。設備可經其他方式定向(旋轉90度或處於其他定向)且因此可同樣地解讀本文所使用之空間相對性描述詞。
隨著電晶體尺寸的縮減，有關形成電晶體的各種特徵的尺寸也跟著縮減。其中一個特徵就是形成於主動區域之間，用以提供隔離效果的溝渠隔離結構。一般而言，當特徵尺寸縮減時，由於溝渠隔離結構的開孔變小，而其深度無變化，其深寬比將變大。用來回火(anneal)具有低深寬比之溝渠隔離結構以去除其雜質的技術，無法適當用於回火先進且具有高深寬比之溝渠隔離結構。
舉例來說，在形成溝渠隔離結構於鰭式場效電晶體中的鰭片之間後，接續進行於溝渠隔離結構的回火製程，可能對扁薄的鰭片造成結構應力，進而形成缺陷於鰭片之中，例如：鰭片彎曲或破裂。更詳細地說，於回火製程中，溝渠隔離結構的收縮可能對鰭片造成拉伸或壓縮應力，而產生缺陷於半導體結構之中。其中，應力的型態取決於不同鄰近結構的材料組合。此外，於平坦化製程(例如：蝕刻或化 學機械研磨)中，藉由調整傳統蝕刻參數(例如：蝕刻時間)來精確控制蝕刻深度是非常困難的。
為了解決有關高深寬比之溝渠隔離結構的製程所產生的問題，一種避免產生上述之缺陷的替代方案係改變溝渠隔離結構的材料特性(例如：熱膨脹係數)。一般而言，用於基板及鰭片的矽，其熱膨脹係數約為2.5/K，而用於介電層的氧化矽，其熱膨脹係數約為0.5E-6/K。如此大的熱膨脹係數差異，在回火製程時，將產生巨大的結構應力於半導體結構之中。相反的，在本揭露內容中，藉由摻雜外來元素(一種或多種)於溝渠隔離結構，以調變其熱膨脹係數，因而能降低或消除結構應力，以維持半導體結構的結構穩定度。此外，摻雜至溝渠隔離結構的外來元素，其濃度具有一高斯分布(Gaussian distribution)，其可由能量散佈分析儀(EDX)的地圖模式(mapping)來探測及分析。此外，藉由重複地調整摻雜的參數及測量外來元素的濃度分佈，可形成一種預定的濃度分佈輪廓(concentration profile)。接著，在平坦化製程中，根據此預先決定的濃度分佈輪廓及所測得外來元素的濃度，可提供停止訊號及平坦化深度。值得注意的是，預定的濃度輪廓及平坦化製程中所測得的外來元素濃度，係沿著外來元素摻雜之溝渠隔離結構的平坦化深度的方向，即垂直於溝渠隔離結構的上表面。由於平坦化製程係藉由停止訊號或達到預定的平坦化深度停止於外來元素摻雜之溝渠隔離結構，摻雜外來元素之溝渠隔離結構係用作停止層。
值得注意的是，上述之缺陷問題及精確控制平坦化製程的平坦化深度非侷限於立體的鰭式場效電晶體，尚可用於平面式的場效電晶體及其他半導體裝置，例如但不侷限於；管狀場效電晶體、金氧半場效應電晶體、薄膜電晶體、雙互補金屬氧化物(bipolar complementary metal oxide semiconductor)裝置的基極(base)或射極(emitter)。此外，溝渠隔離結構指的是位於半導體結構中，兩個主動區域間的結構，非侷限於淺溝渠隔離(STI)。此處，根據一些實施例，兩種態樣的半導體結構係用以闡明本揭露內容。有關立體鰭式場效電晶體的方法與製程摘要於第1圖，且詳細描述於第2A圖至第2G圖。另一方面，有關平面式場效電晶體的方法與製程摘要於第3圖，且詳細描述於第4A圖至第4E圖。
請參照第1圖，其係根據本發明之一實施例，一種製造鰭式場效電晶體之方法的流程圖。此流程圖僅繪示完整製造過程中的一相關部分。可於第1圖所示的步驟進行前、進行期間與進行後提供額外的步驟，且如下所述的一些步驟於添加額外的實施例於本方法時，可被取代、刪除或變動。步驟/製程的順序可進行自由交換。
如第1圖所示，提供一種控制鰭式場效電晶體之鰭片彎曲或破裂的方法1000。在步驟1002中，提供基板。在步驟1004中，形成溝渠於由基板所支撐的鰭片之間。在步驟1006中，沉積介電層於溝渠之中。在步驟1008中，摻雜外來元素至介電層之中。在步驟1010中，進行回火製 程。在步驟1012中，對基板進行平坦化製程以暴露鰭片，並測量平坦化深度。在步驟1014中，形成閘極結構。
請參照第1圖及第2A圖，方法1000起始於步驟1002，其係提供基板100。基板100可包含主體矽基板(bulk silicon substrate)。或者，基板100可能包含基本半導體(例如：晶體結構之矽或鍺)或化合物半導體，例如：鍺化矽、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦和/或其任意之組合。基板100亦可包含絕緣層覆矽(silicon-on-insulator，SOI)基板。一般來說，SOI基板包含一層具有半導體材料(例如：矽、鍺、鍺化矽、絕緣層覆鍺化矽或其任意之組合)的層。可藉由氧離子植入矽晶隔離法(SIMOX)、晶圓貼合(bonding)和/或其他適合的方法來製造絕緣層覆矽(SOI)基板。也可使用其他種類的基板，例如：多層基板、梯度基板(gradient substrate)或混合式方向基板(hybrid orientation substrate)。在本實施例中，基板100係主體係基板，即鰭片(將於後詳述)係直接連結基板100。
請參照第1圖及第2B圖，方法1000進行至步驟1004，其係形成溝渠102於由基板100所支撐的鰭片結構110之間。為了形成溝渠102及鰭片結構110，先形成硬遮罩130並接著進行蝕刻製程以去除一部分未由硬遮罩所覆蓋及保護的基板100。因此，鰭片結構110形成於兩個溝渠102之間。可透過適當的製程，例如但不侷限於：化學氣相沉積、電漿輔助化學氣相沉積、低壓化學氣相沉積、 形成氧化矽再將其氮化或蝕刻製程，沉積並形成硬遮罩130。此外，硬遮罩層可為任意適合的材料，例如：二氧化鈦(TiO2)、氧化鉭(TaO)、氮化矽(SiN)、二氧化矽(SiO2)、碳化矽(SiC)、氮碳化矽(SiCN)或其組合。在硬遮罩層形成之後，以適合的微影蝕刻製程形成圖案於硬遮罩層上。在此圖案中，一部分位於基板上之硬遮罩層係保留並配置用以形成鰭片結構110，而其他位於部分基板100上之硬遮罩層則除掉以形成溝渠102。在形成硬遮罩130之後，進行蝕刻製程以去除一部分未由硬遮罩130所覆蓋及保護的基板100，因而，鰭片結構110形成於硬遮罩130及基板100之間。
在其他實施例中，相較於使用硬遮罩130，可能直接形成光阻層(未繪示)於基板100之上。接著進行微影蝕刻製程，以形成圖案畫之光阻層(未繪示)。接著，藉由適當之製程，蝕刻光阻層及基板100已形成鰭片結構110。在一些實施例中，基板100及鰭片結構110係由相同材料所製成。在一些實施例中，基板100及鰭片結構110係整合形成，使得基板100及鰭片結構110之間無間隔。
請參照第1圖及第2C圖，方法1000進行至步驟1006，其係沉積介電層200於溝渠102之中。如第2C圖所示，介電層200係沉積於溝渠102之中，且配置用以分隔兩個鰭片結構110。介電層200用作絕緣層或隔離層，且包含任何適合之絕緣材料，例如但不侷限於：氧化矽、氮化矽、氮氧化矽、氟化物摻雜之矽酸鹽玻璃(fluoride-doped silicate glass)、低介電常數材料或其組合。此處所稱之低介電常數材料係指其介電常數(K)低於3.9(二氧化矽之K值)。介電層200也可能包含具流動性的材料，例如但不侷限於：矽酸酯、矽氧烷、methyl SilsesQuioxane(MSQ)、hydrogen SisesQuioxane(HSQ)、MSQ/HSQ,perhydrosilazane(TCPS)、perhy-dro-polysilazane(PSZ)、四乙基矽氧烷(TEOS)或silyl-amine，例如：trisilylamine(TSA)。此外，可藉由任何適合的製程，例如但不侷限於：化學氣相沉積、大氣壓化學氣相沉積(APCVD)、低壓化學氣相沉積(LPCVD)、電漿輔助化學氣相沉積(PECVD)、有機金屬化學氣相沉積(MOCVD)、流動化學氣相沉積(FCVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、化學溶液沉積、濺鍍或其組合。
值得注意的是，不同的介電層200表面形貌可能會影響後續離子植入的製程及經摻雜之介電層的形貌輪廓，其將於後詳述之。在本實施例中，介電層200覆蓋鰭片結構110的側壁及硬遮罩130的上表面。在另一實施例中，可部分移除介電層200以暴露鰭片結構110。在又另一實施例中，介電層200具有與鰭片結構110相同之高度。在又另一實施例中，可部分沉積介電層200於基板100之上方，使得介電層200之上表面低於鰭片結構110之上表面。
請參照第1圖及第2D圖，方法1000進行至步驟1008，其係摻雜外來元素至介電層200中。如第2D圖 所示，摻雜外來元素至一部分的介電層200中，以形成經摻雜之介電層220。值得注意的是，經摻雜之介電層220於平坦化製程中用作停止層，其將於後詳述之。可藉由任何適合的製程，例如但不侷限於：離子植入法、電漿摻雜、雷射摻雜或其組合，摻雜介電層200。在本實施例中，介電層200係藉由離子植入的方式摻雜。此外，外來元素可為任何適合的元素，例如：介金屬或非金屬元素(例如：但不侷限於：硼、碳、氮、磷、鍺或其組合)。值得注意的是，外來元素可為單一元素，或不同元素之組合。此外，摻雜至介電層200的外來元素不應增加介電層200的導電度。因為介電層200係配置用以隔離不同的導電特徵或主動區域，故增加介電層200的導電度可能增加漏電流或寄生電容，進而降低半導體結構的性能。如上所述，摻雜至介電層200的外來元素，於回火製程中，能降低介電層200與鰭片結構110間的結構應力，其將於後詳述之。
此外，可藉由調整離子植入的參數(例如但不侷限於：離子種類、植入時間、植入角度或植入能量)，控制經摻雜之介電層220的位置及厚度。藉由適當設定此些參數，可形成經摻雜之介電層220於預定之位置，且具有預定之厚度。此外，可藉由多次不同種類離子的離子植入製程，得到理想的摻雜結構，其具有特別的性質、位置及厚度。在本實施例中，經摻雜之介電層220係形成於介電層200之中，且緊鄰鰭片結構110之上部，其中，經摻雜之介電層220具有與硬遮罩130相同高度之上表面。在另一實施例 中，經摻雜之介電層220係形成於介電層200之中，且緊鄰鰭片結構110之下部，其中，經摻雜之介電層220的上表面低於硬遮罩130的上表面。在又另一實施例中，經摻雜之介電層220係緊鄰鰭片結構110之中部。在又另一實施例中，經摻雜之介電層220可取代整個介電層200。
值得注意的是，透過離子植入法，外來元素於經摻雜之介電層220中會形成高斯分佈(Gaussian distribution)。因此，藉由調整摻雜參數，可形成預定之外來元素的濃度分佈輪廓。此外，可藉由重複調整摻雜參數及測量外來元素的濃度，進一步修正預定之外來元素的濃度分佈輪廓。根據預定的濃度分佈輪廓，於後續平坦化製程中所測得的外來元素濃度，可提供停止訊號及有關平坦化深度的訊息，其將於後詳述之。
請參照第1圖及第2D圖，方法1000進行至步驟1010，其係進行回火製程。通常知識者可明瞭，回火製程係用以釋放介電層200的結構應力，並自介電層200中驅逐掉雜質。也就是說，前者係重新排列原子的位置，以彌補或消除材料中的缺陷，而後者係藉由擴散至外部的方式，去除非理想的元素。特別地，形成介電層200的沉積製程可能造成多個缺陷，其需於後續製程前去除之。然而，於介電層200的回火製程中，介電層200會收縮並造成結構應力於鄰近之結構(即鰭片結構110)，進而造成鰭片結構110的彎曲或破裂。相反地，在本揭露內容中，經摻雜之介電層220可具有接近鰭片結構110之熱膨脹係數。因此，於回火 製程中，可避免鰭片結構110的缺陷(例如：鰭片彎曲或破裂)。舉例來說，於回火製程中，經摻雜之介電層220施加於鰭片結構110之壓力介於0.15GPa至-0.2GPa之間，其中，正值代表拉伸應力，而負值代表壓縮應力。更詳細地說，經摻雜之介電層220施加於鰭片結構110之拉伸應力介於0.01GPa至0.15GPa之間，而施加的壓縮應力介於0.01GPa至0.2GPa之間。在一些實施例中，回火製程及離子植入製程係分開進行。在其他實施例中，回火製程可為多次回火製程，且伴隨/不伴隨蒸氣或各種類的氣體。在其他實施例中，回火製程及前述之離子植入製程係同時進行。在一些實施例中，於後續之平坦化製程之後，可進行額外的回火製程。
請參照第1圖及第2E圖至第2F圖，方法1000進行至步驟1012，其係進行平坦化製程及測量平坦化深度。如第2E圖所示，藉由適當之製程，例如但不侷限於：濕蝕刻、乾蝕刻或化學機介研磨，去除第2D圖中之介電層200之上部，以暴露經摻雜之介電層220及硬遮罩130。應了解的是，第2E圖可僅代表全部平坦化製程中的一特定階段。後續的移除製程可能繼續進行以得到理想的結構。舉例來說，如第2F圖所示，去除硬遮罩130及一部分的介電層200以暴露鰭片結構110及經摻雜之介電層220。
此外，於平坦化製程中，可同時利用能量散佈分析儀(EDX)技術來測量經摻雜之介電層220中外來元素的濃度。藉由比較由能量散佈分析儀所測得之外來元素的濃 度與前述之預定的外來元素的濃度分佈輪廓，可測量平坦化深度及獲得停止訊號。舉例來說，第5A圖繪示沿著第2D圖中線A-A的外來元素的濃度分佈輪廓。如第5A圖所示，外來元素的濃度僅出現於經摻雜之介電層220。因此，一但偵測到外來元素的濃度，平坦化製程可停止於經摻雜之介電層220的上表面。因此，經摻雜之介電層220用作停止層，以提供平坦化製程停止訊號。換句話說，藉由適當設定摻雜參數以於預定之位置形成經摻雜之介電層220，平坦化製程得以精確且簡易地停止於經摻雜之介電層220之上表面，此處的外來元素的濃度第一次被偵測到。
此外，藉由比較經摻雜之介電層220中所測得之外來元素的濃度與預定的外來元素的濃度分佈輪廓，可測得平坦化深度，且平坦化製程可停止於經摻雜之介電層220中預定之平坦化深度。此外，可藉由即時的能量散佈分析儀(EDX)裝置，測得外來元素的動態濃度變化，進而推測得平坦化深度的動態變化。值得注意的是，如前述中第2D圖及步驟1008有關外來元素之描述，上述測得的外來元素的濃度與預定的外來元素的濃度分佈輪廓不應侷限於單一特定的外來元素，而是各種類的外來元素或其組合。
請參照第1圖及第2G圖，方法1000進行至步驟1014，其係形成閘極。在暴露鰭片結構110(如第2F圖所示)後，形成閘極結構300及主動區域340。閘極結構300包含閘極介電層(未繪示)及閘極電極(未繪示)，其中，閘極介電層係形成於鰭片結構110之上，而閘極電極則形成於閘 極介電層之上，且未與鰭片結構110直接接觸。閘極介電層可能包含氧化鑭(LaO)、一氧化鋁(AlO)、氧化鋯(ZrO)、氧化鈦(TiO)、氧化鉭(Ta2O5)、氧化釔(Y2O3)、鈦酸鍶(SrTiO3,STO)、鈦酸鋇(BaTiO3，BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、((Ba,Sr)TiO3，BST)、氧化鋁(Al2O3、氮化矽(Si3N4)、氮氧化矽(silicon oxynitrides，SiON)或其他適合的材料。而閘極電極可能包含導電材料，例如：金屬(如：鉭、鈦、鉬、鎢、鉑、鋁、鉿、釕)，金屬矽化物(如：矽化鈦、矽化鈷、矽化鎳、矽化鉭)，金屬氮化物(氮化鈦、氮化鉭)，經摻雜之多晶矽、其他導電材料或其組合。在一些實施例中，閘極介電層和閘極電極係藉由沉積製程(例如：化學氣相沉積)所形成。
請繼續參照第2G圖，形成主動區域340於鰭片結構110之中。主動區域340可能包含源極/汲極(未繪示)於閘極結構300之相反側上。在一些實施例中，摻雜區域為淺摻雜汲極(LDD)區域，且其係由離子植入法所形成。對N型鰭式場效電晶體而言，摻雜區域可能包含N型摻雜質，例如：磷、砷、銻、鉍、硒、碲或其組合。對P型鰭式場效電晶體而言，摻雜區域可能包含P型摻雜質，例如：硼、二氟化硼或其組合。
值得注意的是，於實際應用中，第2G圖的鰭式場效電晶體可能包含多種其他層、結構、特徵等。換句話 說，第2G圖的基本且用作示例的鰭式場效電晶體僅用於闡述。因此，本揭露內容不應侷限於第2G圖所繪示者。
現在，請參照第3圖，其係製造平面式場效電晶體之方法的流程圖。此流程圖僅繪示完整製造過程中的一相關部分。可於第3圖所示的步驟進行前、進行期間與進行後提供額外的步驟，且如下所述的一些步驟於添加額外的實施例於本方法時，可被取代、刪除或變動。步驟/製程的順序可進行自由交換。
如第3圖所示，提供一種控制平面式場效電晶體之淺溝渠隔離(STI)彎曲或破裂的方法2000。在步驟2002中，形成溝渠於基板之中。在步驟2004中，沉積介電層於基板之上。在步驟2006中，摻雜元素至介電層中。在步驟2008中，進行回火製程。在步驟2010中，進行平坦化製程並測量平坦化深度。在步驟2012中，形成閘極結構。
請參照第3圖及第4A圖，方法2000起始於步驟2002，其係形成溝渠502於基板500之中。如第4A圖所示，硬遮罩530係形成於基板500之上，而溝渠502則形成於基板500之中。基板500可能包含矽或與前述第2A圖中基板100類似的材料。藉由沉積硬遮罩層(未繪示)於基板500之上，並以微影蝕刻的方式圖案化之，以形成硬遮罩530。接著，藉由蝕刻製程去除一部分的基板500以形成溝渠502。詳細的製程描述可參考前以描述之第2B圖。
請參照第3圖及第4B圖，方法2000進行至步驟2004，其係沉積介電層於基板500之上。如第4B圖所示，藉由適當的製程(例如但不侷限於：沉積製程)形成介電層600於基板500之上及溝渠502之中。詳細的製程描述及材料可參考前以描述之第2C圖。在本實施例中，一部分位於溝渠502中的介電層600形成淺溝渠隔離(STI)。
請參照第3圖及第4C圖，方法2000進行至步驟2006，其係摻雜一種或多種外來元素至介電層之中。如第4C圖所示，經摻雜之介電層620係形成於一部分位於溝渠502之中的介電層之中。可藉由類似形成前述第2D圖中經摻雜之介電層220的方式(即離子植入法)，形成經摻雜之介電層620。此外，摻雜至介電層600以形成經摻雜之介電層620的外來元素類似於經摻雜之介電層220中的外來元素。值得注意的是，經摻雜之介電層620具有預定的外來元素的濃度分佈輪廓，其與前述之經摻雜之介電層220相似。在本實施例中，一部分位於溝渠502中的介電層600轉變為經摻雜之介電層620。在其他實施例中，經摻雜之介電層620形成於溝渠502的上部、中部或下部。
請參照第3圖及第4C圖，方法2000進行至步驟2008，其係進行回火製程。有關回火製程的詳細說明請參照前以述之第2D圖。由於經摻雜之介電層620與基板500間較小的熱膨脹係數差異，可降低施加於基板上的結構應力，以避免半導體結構中的結構缺陷。在其他實施例中，回火製程可包含多次的回火製程，且伴隨/不伴隨蒸氣或各 種氣體。在其他實施例中，回火製程及前述之離子植入法係同時進行。在其他實施例中，在平坦化製程後，進行額外的回火製程。
請參照第3圖及第4D圖，方法2000進行至步驟2010，其係進行平坦化製程及測量平坦化深度。如第4D圖所示，藉由平坦化製程(例如：化學機械研磨或蝕刻)，去除介電層600及硬遮罩530。此外，第5B圖繪示，於平坦化製程中，藉由即時的能量散佈分析儀(EDX)裝置所測得之沿著第4C圖中線B-B的外來元素的濃度分佈。如前第2E圖至第2F圖所述，藉由測量外來元素的濃度，並將其與預定的外來元素的濃度分佈輪廓做比較，可得到停止訊號並測量平坦化深度。因此，經摻雜之介電層620用作平坦化製程的停止層。
請參照第3圖及第4E圖，方法1000進行至步驟1012，其係形成閘極結構700及主動區域740。主動區域740係形成於基板500之中，而閘極結構700則形成於基板500之上，且位於主動區域740之間。閘極結構700可能包含與第2G圖中閘極結構300類似之材料與結構。此外，形成閘極結構700的方法與形成閘極結構300的方法相似。主動區域740可能包含源極/汲極(未繪示)，且可藉由與先前第2G圖中形成主動區域340相似之方法形成。
值得注意的是，於實際應用中，第4E圖的平面式場效電晶體可能包含多種其他層、結構、特徵等。換句 話說，第4E圖的基本且用作示例的平面式場效電晶體僅用於闡述。因此，本揭露內容不應侷限於第4E圖所繪示者。
如前所述，對於提升半導體結構之效能及穩定性而言，一種降低或消除鰭式場效電晶體中鰭片彎曲或破裂的方法尤其重要。一般而言，於回火製程中，位於由基板所之稱之鰭片之間的介電層會造成不欲有的結構應力。此結構應力可能造成鰭片彎曲或破裂。因此，需要一種方法來降低或消除結構應力，以防止鰭片彎曲或破裂。此外，在前述之平坦化過程中，半導體結構無法提供停止訊號或具有用作停止層的結構，故無法更佳地控制平坦化深度。
根據本發明之一些實施例，一種解決前述有關回火製程時，結構應力所產生的問題的方法係，摻雜外來元素至位於鰭片結構間的介電層，以形成經摻雜之介電層。此經摻雜之介電層具有較接近鰭片結構的熱膨脹係數。因此，能降低或消除施加於鰭片結構上的結構應力，以避免鰭片結構彎曲或破裂。此外，藉由適當調整離子植入的參數，以形成於預定位置的經摻雜之介電層。此形成於預定位置的經摻雜之介電層具有預定的外來元素的濃度分佈輪廓。在平坦化製程中，藉由能量散佈分析儀(EDX)裝置測量外來元素的濃度，並將其與預定的外來元素的濃度分佈輪廓做比較，可得到停止訊號並測量平坦化深度。因此，經摻雜之介電層用作停止層，且能使得平坦化製程精準且簡易地停止於預定的平坦化深度。
上文概述若干實施例之特徵，使得熟習此項技術者可更好地理解本發明實施例之態樣。熟習此項技術者應瞭解，可輕易使用本發明實施例作為設計或修改其他製程及結構的基礎，以便實施本文所介紹之實施例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本發明實施例之精神及範疇，且可在不脫離本發明實施例之精神及範疇的情況下做出對本發明實施例的各種變化、替代及更改。
100‧‧‧基板
110‧‧‧鰭片結構
200‧‧‧介電層
220‧‧‧經摻雜之介電層

Claims (10)

  1. 一種半導體結構，包含：一基板，包含複數個主動區域，其具有一第一熱膨脹係數；一溝渠位於該些主動區域之間；一介電層，位於該溝渠之中，且具有一第二熱膨脹係數；以及一停止層，覆蓋並緊鄰該介電層且連接該些相鄰之主動區域，且具有一第三熱膨脹係數，其中該第一熱膨脹係數、第二熱膨脹係數及第三熱膨脹係數互不相同。
  2. 如請求項1所述之半導體結構，其中該停止層施加一介於0.01GPa至0.15GPa之間的拉伸應力於該主動區域。
  3. 如請求項1所述之半導體結構，其中該停止層包含一元素，其選自一群組，包含硼、碳、氮、磷、鍺及其組合。
  4. 如請求項1所述之半導體結構，其中該停止層係嵌入該介電層之中。
  5. 一種半導體結構，包含：一基板，具有一溝渠於由該基板所支撐之鰭片之間；以及 一絕緣層於該溝渠之中，其中一部分的該絕緣層係摻雜一元素，其中摻雜該元素之該部分的該絕緣層連接該些相鄰之鰭片，且與該些鰭片之間具有一結構應力。
  6. 如請求項5所述之半導體裝置，其中該元素係選自一群組，包含：硼、碳、氮、磷、鍺及其組合。
  7. 如請求項5所述之半導體裝置，其中該結構應力係一介於0.01GPa至0.15GPa之間的拉伸應力。
  8. 如請求項5所述之半導體裝置，其中該結構應力係一介於0.01GPa至0.2GPa之間的壓縮應力。
  9. 一種形成半導體結構之方法，包含：形成一溝渠於由一基板所支撐的鰭片之間；沉積一隔離層於該溝渠之中；摻雜一元素至一部分該隔離層之中，以形成一經摻雜之隔離區域；對該經摻雜之隔離區域進行回火製程；以及平坦化經回火製程的該經摻雜之隔離區域，並根據一沿著經回火製程的該經摻雜之隔離區域之平坦化深度的預定的該元素的濃度分佈輪廓，測量經回火製程的該經摻雜之隔離區域的平坦化深度。
  10. 如請求項9所述之方法，其中該元素係選自一群組，包含硼、碳、氮、磷、鍺及其組合。
TW105128277A 2015-10-20 2016-09-01 半導體結構及其形成方法 TWI591728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562243854P 2015-10-20 2015-10-20
US15/082,399 US9824943B2 (en) 2015-10-20 2016-03-28 Semiconductor structure and method for forming the same

Publications (2)

Publication Number Publication Date
TW201715612A TW201715612A (zh) 2017-05-01
TWI591728B true TWI591728B (zh) 2017-07-11

Family

ID=58523073

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128277A TWI591728B (zh) 2015-10-20 2016-09-01 半導體結構及其形成方法

Country Status (4)

Country Link
US (3) US9824943B2 (zh)
KR (1) KR101860219B1 (zh)
CN (1) CN107068553B (zh)
TW (1) TWI591728B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824943B2 (en) * 2015-10-20 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for forming the same
US10141306B2 (en) * 2017-01-27 2018-11-27 Qualcomm Incorporated Systems, methods, and apparatus for improved finFETs
CN107342227B (zh) * 2017-08-23 2020-07-17 上海华力微电子有限公司 一种鳍式场效应晶体管栅极结构的形成方法
US10347751B2 (en) * 2017-08-30 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned epitaxy layer
CN109119334B (zh) * 2018-08-24 2021-03-23 长江存储科技有限责任公司 半导体结构的表面修正方法以及3d存储器件的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214698B1 (en) * 2000-01-11 2001-04-10 Taiwan Semiconductor Manufacturing Company Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer
JP2005277196A (ja) * 2004-03-25 2005-10-06 Elpida Memory Inc 半導体装置の製造方法
US7655511B2 (en) * 2005-11-03 2010-02-02 International Business Machines Corporation Gate electrode stress control for finFET performance enhancement
CN100483665C (zh) * 2006-02-20 2009-04-29 中芯国际集成电路制造(上海)有限公司 半导体隔离结构及其形成方法
US8691673B2 (en) * 2011-05-25 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure with suppressed STI dishing effect at resistor region
US8731017B2 (en) * 2011-08-12 2014-05-20 Acorn Technologies, Inc. Tensile strained semiconductor photon emission and detection devices and integrated photonics system
US8723236B2 (en) * 2011-10-13 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
TWI517392B (zh) 2012-01-11 2016-01-11 聯華電子股份有限公司 鰭狀場效電晶體結構及其製作方法
US8932918B2 (en) 2012-08-29 2015-01-13 International Business Machines Corporation FinFET with self-aligned punchthrough stopper
TWI536452B (zh) 2012-11-14 2016-06-01 聯華電子股份有限公司 製作介電層與淺溝渠隔離的方法
US9306069B2 (en) 2013-09-11 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure of fin field effect transistor
CN104022037B (zh) 2013-02-28 2016-08-31 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN104253027B (zh) * 2013-06-26 2017-08-25 中芯国际集成电路制造(上海)有限公司 双重图形及其形成方法
US9716174B2 (en) * 2013-07-18 2017-07-25 Globalfoundries Inc. Electrical isolation of FinFET active region by selective oxidation of sacrificial layer
US9786542B2 (en) 2014-01-13 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming semiconductor device having isolation structure
US9337269B2 (en) * 2014-02-11 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Buried-channel FinFET device and method
US9824943B2 (en) * 2015-10-20 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for forming the same

Also Published As

Publication number Publication date
KR101860219B1 (ko) 2018-05-21
US20170110379A1 (en) 2017-04-20
CN107068553B (zh) 2019-12-13
CN107068553A (zh) 2017-08-18
TW201715612A (zh) 2017-05-01
US20180053697A1 (en) 2018-02-22
US20190252273A1 (en) 2019-08-15
US10658252B2 (en) 2020-05-19
KR20170046078A (ko) 2017-04-28
US9824943B2 (en) 2017-11-21
US10269664B2 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
US11145553B2 (en) Nonplanar device and strain-generating channel dielectric
US10103264B2 (en) Channel strain control for nonplanar compound semiconductor devices
TWI591728B (zh) 半導體結構及其形成方法
TWI527237B (zh) 半導體裝置及其製造方法
KR102030241B1 (ko) 반도체 소자 및 그 제조 방법
US11764292B2 (en) Negative-capacitance field effect transistor
US20180308761A1 (en) Contact Structure and Method of Fabricating the Same
TWI623980B (zh) 半導體元件及其製造方法
TWI641148B (zh) 半導體元件及其製造方法
TW201730940A (zh) 半導體元件及其形成方法
US9577074B2 (en) Method for manufacturing finFET
US9515169B2 (en) FinFET and method of manufacturing same
TW201820427A (zh) 半導體元件的製造方法
US20100193847A1 (en) Metal gate transistor with barrier layer
US20190067477A1 (en) Semiconductor structure with doped fin-shaped structures and method of fabricating the same
US9406772B1 (en) Semiconductor structure with a multilayer gate oxide and method of fabricating the same
US12040387B2 (en) Negative-capacitance field effect transistor
US20150235854A1 (en) Method for Manufacturing Semiconductor Device
CN108461482B (zh) 一种半导体器件及其制造方法
CN105097535B (zh) FinFet器件的制造方法