TWI571761B - 印刷電路板之裝配排程最佳化方法 - Google Patents
印刷電路板之裝配排程最佳化方法 Download PDFInfo
- Publication number
- TWI571761B TWI571761B TW105107059A TW105107059A TWI571761B TW I571761 B TWI571761 B TW I571761B TW 105107059 A TW105107059 A TW 105107059A TW 105107059 A TW105107059 A TW 105107059A TW I571761 B TWI571761 B TW I571761B
- Authority
- TW
- Taiwan
- Prior art keywords
- sequence
- model
- printed circuit
- assembly
- circuit board
- Prior art date
Links
Landscapes
- Supply And Installment Of Electrical Components (AREA)
- General Factory Administration (AREA)
Description
本發明是一種裝配排程最佳化方法,特別是指一種印刷電路板之裝配排程最佳化方法。
印刷電路板(Printed Circuit Board,PCB)在二十世紀末開始廣泛地被應用於各種電子裝置上,而伴隨著人們日常生活對於電子產品的依賴程度日漸升高,印刷電路板的質與量之需求更於本世紀開始***性地飛躍成長。
印刷電路板是電子製造業中最核心的零組件,其幾乎掌控著電子裝置的所有運作,故隨著電子裝置愈趨精密,可想見印刷電路板的裝配流程亦越趨複雜。對於動輒數千甚至上萬個元件之印刷電路板而言,元件之裝配流程將大幅影響生產時間。因此,正確而有效率地裝配元件,此乃為印刷電路板製造過程中的關鍵要素。
為了提升印刷電路板的生產效率,許多學者利用各種演算法嘗試優化上述裝配流程,例如文化基因演算法、蛙跳演算法、遺傳演算法、貪婪演算法或是禁忌搜尋法。然而,上述的這些優化方法不僅大多相當耗時,且為了降低
問題的複雜度,經常無視產線實務中的若干變數,例如元件高度、吸取元件之吸嘴的交換時間或移動時間、或是元件外型可能對其他元件之吸取產生影響。這些變數在印刷電路板的裝配流程中都必須加以考慮,否則將使優化結果和產線實務出現衝突而不堪使用。
因此,雖然現有的演算方法能夠分析印刷電路板的裝配流程並且予以優化,但肇因於問題複雜度的限制,導致現有演算方法所做出的優化結果大多偏離實務,非常容易因為現實情況與演算方法的假設並不一致,進而使得整個優化結果無法套用到印刷電路板的裝配產線上。
為克服現存之優化方法無法應用在多頭貼片機上的問題,本發明提出一種印刷電路板之裝配排程最佳化方法,將多頭貼片機的排程過程分為多個階段,先行考慮元件裝配的先天限制,藉以形成可用的型號序列,再設定客觀的值化參數來評估優化結果的優劣,逐步達成裝配排程的最佳化。
依據本發明之一實施方式,提供一種印刷電路板之裝配排程最佳化方法,用於優化一多頭貼片機之一工作程序,多頭貼片機包含並搭載複數載體而計算獲得一搭載次數。且多頭貼片機控制各個載體可拆卸地搭載一取料裝置,每一取料裝置可替換地抓取複數型號之複數元件,且這些取料裝置抓取這些元件而計算獲得一抓取次數。印刷電路板之
裝配排程最佳化方法包含以下步驟:一尺寸定義步驟、一排序步驟、一變異步驟、一值化步驟以及一優化步驟。
尺寸定義步驟為依據各個元件之一尺寸類型定義一型號排序規則。排序步驟為選擇複數之型號,並依據前述型號排序規則隨機排序型號為至少一型號序列。變異步驟為隨機置換型號序列中的型號的排序,據以產生一變異序列。值化步驟為分別統計裝配型號序列以及變異序列所包含的元件所需使用的搭載次數以及抓取次數,以分別對應產生型號序列以及變異序列的取置適應值。優化步驟為比對變異序列與型號序列的取置適應值,據以輸出變異序列或型號序列為一優化序列,並儲存優化序列至多頭貼片機的工作程序。
在上述實施方式中,由於型號排序規則可以依據大小等尺寸類型進行型號的分類,因此載體與取料裝置的使用可以藉由此一機制加以控制,即使有部分元件的尺寸較大,仍可確保排序步驟產生的型號序列能夠被使用。且在求解過程中,型號序列中的型號會隨機變異,而利用搭載次數以及抓取次數的評估,型號序列和變異序列的優劣亦可以得到客觀的初步判斷,藉此找出可能較佳的排程解。
在一實施例中,取置適應值可以被設定為搭載次數以及抓取次數之和的倒數。舉例來說,當一型號序列的搭載次數以及抓取次數皆為2次時,則型號序列的取置適應值為1/4,但取置適應值的形式並非本實施方式所欲限定的。而在上述的設定條件下,可常理推得較大之取置適應值
代表著較少的搭載次數或抓取次數,因此抓取元件的效率也越高。因此,在上述的優化步驟中,可在型號序列以及變異序列中選擇較大的取置適應值做為優化序列。
在一實施例中,排序步驟可以定義一元件高度閾值,並令型號序列中任兩個型號所對應的元件之間的一高度差值小於此高度閾值。其中,排序步驟在型號序列中對於型號的選擇,可以依元件的高度由低至高來執行。
在一實施例中,前述取料裝置可以分為複數種規格,且印刷電路板之裝配排程最佳化方法可另包含一統計步驟,其係依據各個型號對應的元件之數量來統計各個規格之取料裝置的使用次數,並依此使用次數來決定各個取料裝置之一使用比例。此外,裝配排程最佳化方法可再包含一配置選擇步驟,其依據載體的數量以及前述使用比例來決定取料裝置的總數,且任一規格之取料裝置的數量小於等於載體的數量。
印刷電路板之裝配排程最佳化方法可包含一序列擴增步驟,其係設定一擴增上限次數,並重覆執行前述變異步驟以及值化步驟,直到變異序列之數量達到擴增上限次數。
在前述的尺寸定義步驟中,尺寸類型可以為元件的寬度,而尺寸定義步驟可以另外定義一寬度限值,即當任一元件的尺寸類型大於等於寬度限值時,設定此元件的型號在型號序列中對應相鄰之至少兩個載體。亦即,當某一元件屬於尺寸較寬者,相鄰的載體將空出位置,不搭載取料裝
置去抓取其他元件。
在一實施例中,印刷電路板之裝配排程最佳化方法可利用前述優化序列依序選擇各個元件所對應之一裝配位置,並將這些裝配位置連接成為依參考路徑。其後,隨機交換參考路徑上任意二個型號之裝配位置,並再次依序連接通過每一個裝配位置而產生至少另一參考路徑;再者,選擇通過這些裝配位置之最短路徑為一優化路徑,並且依據此優化路徑上的型號之順序來更新前述的優化序列。
藉由前述實施方式,本發明不僅考慮元件高度、寬度等實務限制,據以對型號序列的產生做更精細地控制,並於序列產生之前即依據元件數量配置好需要的取料裝置數量,使元件的抓取效率達到最大。再利用錯置參考路徑中各個裝配位置所對應的型號來產生新的優化序列,嘗試修正優化序列,藉此減少裝配所需的時間。
100‧‧‧裝配排程最佳化方法
S01‧‧‧統計步驟
S02‧‧‧配置選擇步驟
S03‧‧‧尺寸定義步驟
S04‧‧‧排序步驟
S05‧‧‧變異步驟
S06‧‧‧值化步驟
S07‧‧‧序列擴增步驟
S08‧‧‧優化步驟
AN2~AN4‧‧‧規格
H1~H5‧‧‧型號
R1、R3、R4、R5‧‧‧型號
41、43、45、47、49‧‧‧編號
33、35、37、39‧‧‧編號
H‧‧‧載體
C‧‧‧元件
N‧‧‧取料裝置
M‧‧‧多頭貼片機
T‧‧‧型號
S‧‧‧料槽
O‧‧‧優化路徑
R‧‧‧參考路徑
第1圖係繪示多頭貼片機的架構示意圖;第2圖係繪示本發明之印刷電路板之裝配排程最佳化方法的步驟流程圖;第3圖係繪示第2圖之印刷電路板之裝配排程最佳化方法的配置選擇步驟示意圖;第4A圖係繪示第2圖之印刷電路板之裝配排程最佳化方法的參考路徑示意圖;以及
第4B圖係繪示第2圖之印刷電路板之裝配排程最佳化方法的優化路徑示意圖。
請參照第1圖,其係繪示多頭貼片機的架構示意圖。為了易於說明本發明之實施,第1圖簡要介紹多頭貼片機的運作架構。在本實施方式中,多頭貼片機M包含被其控制的複數載體H,且多頭貼片機M搭載這些載體H並計算獲得一搭載次數,而各個載體H可拆卸地搭載一取料裝置N,取料裝置N可以是複數種規格,每一取料裝置N又可替換地抓取複數型號T之複數元件C,且這些取料裝置N抓取這些元件C而計算獲得一抓取次數。各種元件C依據其型號T的不同,被分類放置於不同的料槽S中。由於說明之需要,以下介紹的多種取料裝置N、型號T以及料槽S將會以不同代號表示,不再使用此處的統一標號。
請參照第2圖,其係繪示本發明之印刷電路板之裝配排程最佳化方法100的步驟流程圖。印刷電路板之裝配排程最佳化方法100包含以下步驟:一統計步驟S01、一配置選擇步驟S02、一尺寸定義步驟S03、一排序步驟S04、一變異步驟S05、一值化步驟S06、一序列擴增步驟S07以及一優化步驟S08。
統計步驟S01係依據各種型號之元件的數量統計每種規格之取料裝置的使用次數,並依照使用次數決定各種取料裝置的使用比例。搭配下表一說明取料裝置之使用比
例。
在表一中,不同元件之型號以A至E代表,依據元件之型號不同,對應抓取這些元件的取料裝置亦有複數種規格,例如表一中之A與B皆是使用規格為AN2的取料裝置。因此,依照表一所示,統計步驟S01可得AN2至AN4等取料裝置的使用次數分別為40、30以及175,使用比例為8:6:35。
配置選擇步驟S02係依據前述載體之數量及使用比例決定取料裝置之總數,假設多頭貼片機所控制的載體為8個,則代表每一次最多可以使用這些載體搭載8個取料裝置、兩次為16個,依此類推。
請參照第3圖,其係繪示第2圖之印刷電路板之裝配排程最佳化方法100的配置選擇步驟S02示意圖。假設取料裝置可以被分配於16個放置格中以待取用,而16個放置格經由上述使用比例可大致供3個AN2、2個AN3以及10
個AN4。此等情況下,即使分配10個放置格給編號為AN4之取料裝置,受限於載體數量為8,上述計算所得之10個AN4在裝配過程中無法實踐,使多出的2個放置格形同閒置。因此,在配置選擇步驟S02中,任一規格之取料裝置的數量被設定小於等於載體之數量,此時將AN4之取料裝置降為8個,並將此一取料裝置之位置空出予數量次多的AN2,重複此動作,直到2次搭載中的所有載體完成與取料裝置之對應。
尺寸定義步驟S03係依據各元件之一尺寸類型定義一型號排序規則。排序步驟S04係選擇複數之型號,並依據前述型號排序規則隨機排序這些型號為至少一型號序列。請搭配下表二與表三說明。
在本實施方式中,型號排序規則可以經由定義一寬度限值來實行。尺寸定義步驟S03可定義一段長度做為寬度限值,以15mm為例,則在上表三中,型號排序規則顯示為-1者,表示其最大寬度大於15mm,尺寸類型為大;顯示為1者,表示其最大寬度小於等於15mm,尺寸類型為小。尺寸類型為大者,代表其將占據兩個載體的空間,使相鄰之取料裝置無法抓取其他元件。
在一實施例中,排序步驟S04另包含定義一元件高度閾值,並設定任二型號之元件的一高度差值小於元件高度閾值,且排序步驟S04依據各個元件的高度由低至高來選擇元件之型號。
舉例來說,上表二中的各型號之元件計有0.5mm、1.2mm、1.7mm、2.4mm以及2.6mm等不同高度,而在印刷電路板的裝配過程中,高度較低的元件必須先搭載完成,避免載體於搭載時發生元件碰撞。在此一限制條件下,假設元件高度閾值為2mm,則可知元件的上限
高度為2.5mm。亦即,相較於高度僅有0.5mm的型號R1、R3以及H2,高度為2.6mm的型號H2以及H6將被排序步驟S04忽略,僅隨機排序剩餘的型號為型號序列,如下表四所示例。
表四所示例僅為排序步驟S04所排序之型號序列的一小部分,實際上型號序列可能包含了數十種型號,這些型號又各有不同的數量,排列組合過後,型號序列可能是一串數百或是數千個型號的連續數列。排序步驟S04乃是為了在盡可能短的時間內抓取最多型號的元件,藉以節省時間。
為使說明較易於理解,此處將上表三的料槽預設為依序相鄰排列,假設多頭貼片機所配置的載體數量為8,則表四所對應的元件抓取情況如下表五所示。
搭配表五說明之,在元件高度閾值最低的群組內(即0.5mm至2.4mm),多頭貼片機的8個載體依序對應編號35、37、39、41、43、45、47、49以及33等九個料槽。由此順序可知,隨機產生的型號序列和實際料槽的位置順序並不一致,致使型號序列中所對應的編號43以及37錯置,無法在第一次抓取時一併抓取。此外,由於編號35之料槽所儲放的型號R1為大型元件,即使相鄰的載體移至編號43之料槽,亦無法抓取型號H5之元件。在第二次抓取時,多頭貼片機移動載體,使第五個載體移至第二順位的37號料槽,並抓取型號H5之元件。故在實際的型號序列中,若型號R1被記錄為寬度大於15mm,表示其為大型元件,則裝配排程最佳化方法100將其鄰近的H5刪除,並將空出的載體配置給型號R1之元件。最後,受限於載體數量僅有8個,型號H4之元件將於型號R1全數裝配完畢後,才由下一輪的排序步驟S04列入H4於序列之排程中。舉例來說,假設表一中的元件型號A為R1,因R1之數量有20個,故可知排序步驟S04將重複排入R1至型號序列中20次,而型號H4可能於第21個序列中才會出現。
在多頭貼片機的裝配過程中,除了需要多次移動載體以抓取排程中預定的各種元件,隨著印刷電路板的裝配進度推進,同一載體被分配抓取的元件經常變動,此時必
須更換對應的取料裝置。因此,除了載體往返移動的抓取時間以外,更換取料裝置的時間也影響著裝配效率,再計入元件的尺寸影響,使得多頭貼片機的排程優化極度複雜。
變異步驟S05為隨機置換型號序列中各個型號的排序,據以產生一變異序列,如下表六所示例。
由前述可知,印刷電路板的裝配效率不單受到抓取元件的耗時影響,也受到元件尺寸限制、取料裝置規格差異交互影響。因此,多頭貼片機的排程解乃呈現無窮多組的發散形式。使用唯一的型號序列可以視為隨機抽取一種排程解,但此種做法形同強制令排程解過早收斂,易使排程解陷入區域解(local solution),無法體現求得最佳解之精神。在表六中,變異序列中的型號H2與H5置換、H1與R3置換,此一目的,在於利用現有的型號序列嘗試突變運算,藉以產生其他可用的排程解。
當然,在整個裝配排程最佳化方法100中,上表四所示的型號序列可以是複數個,視優化的程度需求不同,可以利用相異的型號序列作為基礎,各自進行變異步驟S05。
值化步驟S06係分別統計裝配完上述型號序列以及變異序列所包含的元件所需之搭載次數以及抓取次數,並分別求取此二序列的取置適應值。此處所指的搭載次數,係指以目前型號序列狀態之各個載體所搭載的取料裝置,比對下一個型號序列中各個載體預計搭載的取料裝置,並判斷需要替換其他規格之取料裝置的次數。
整體言之,搭載次數以及抓取次數越少者,代表多頭貼片機在執行此一型號序列(或是連續的幾個相異序列)時,不需要頻繁地更換取料裝置、或是往返於多個料槽。
序列擴增步驟S07係重複上述變異步驟S05以及值化步驟S06,藉此產生至少另一變異序列,同時計算另一取置適應值。在序列擴增步驟S06中,重新執行的變異步驟S05可以採用原有的型號序列來完全隨機變異,也可以再次置換現有變異序列中曾變動過型號的位置來產生,如下表七所示。
上表七表示序列擴增步驟S07僅再次置換原始變異序列的變異對象之排序,此意義係將現有排程解予以擴增,藉以找出是否有更佳解。反之,如序列擴增步驟S07依原始的型號序列重新隨機變異,代表放棄目前的排程解,重新搜尋新的型號序列。由於以上兩種選擇的可能變異結果皆極多,故序列擴增步驟可設定一擴增上限次數,在設定的次數內,變異步驟以及值化步驟將連續且反復執行,直到找出足夠多組變異序列及其對應的取置適應值。
表六以及表七分別示例值化步驟S06以及序列擴增步驟S07的執行過程。惟應注意的是,抓取次數的多寡並不直接代表一個序列的優劣,此是因為多頭貼片機的排程會使用不只一個序列,序列之間的套用順序、各個序列中同一個載體所使用的取料裝置的一致性、甚或是同一批元件裝配在印刷電路板的位置座標遠近等因素,皆會影響排程解的實際效率,進而改變最終的優化結果。
優化步驟S08係比對變異序列與型號序列的取置適應值,據以輸出變異序列或型號序列為一優化序列,並
儲存優化序列至多頭貼片機的工作程序中。以前述為例,原始的型號序列以及兩個變異序列的抓取次數分別為2次、3次、4次,但須抓取4次的序列可能與其後的序列有較好的一致性,使得載體需要更換的搭載次數較低,因而具有較好的取置適應值。在本實施方式中,取置適應值可以定義為搭載次數以及抓取次數之和的倒數,亦即搭載次數以及抓取次數越少的型號序列,其取置適應值越大、此型號序列的適應性較佳、生成的排程解具備較好之裝配效益的機率較大。然而,取置適應值的定義也可以是多樣性的,可依據各種參數對於裝配效率之實際影響程度,設定不同的權重值。
第4A圖係繪示第2圖之印刷電路板之裝配排程最佳化方法100的參考路徑R示意圖。第4B圖係繪示第2圖之印刷電路板之裝配排程最佳化方法100的優化路徑示意圖。請一併參照第4A圖以及第4B圖,在一實施例中,裝配排程最佳化方法100可利用前述優化序列內的型號來依序選擇各個元件對應的一裝配位置,並連接這些裝配位置成為一參考路徑R。假設上述各表中取置適應值最佳者為第一個變異序列(抓取次數為3次者),則取其原始的元件之型號,將其依序連成如第4A圖的參考路徑R。
由4A圖中可知,雖然第一個變異序列相對於其他序列具備較好的取置適應值,但在裝配順序上仍可能有優化空間(其餘序列亦然)。因此,第4B圖係隨機交換參考路徑R上任意兩個型號之裝配位置,並連接通過每個裝配位置而產生至少另一參考路徑R。此一步驟可以依據優化精細度
的需要來決定隨機次數,次數越多即代表找到最佳路徑的機會越多。
最後,依據每個裝配位置之間的距離選擇最短路徑,並將這些最短路徑串連以形成一優化路徑O,重新將優化路徑O上的型號依序寫入優化序列中,如下表八所示。
須在此說明的是,由於裝配動作是在每個序列完成抓取階段後才實施,故優化序列的改變僅是為了提升裝配效率,並不會影響初始時多頭貼片機在料槽上的往返移動設定。因此,不論裝配順序如何變動,最初擇優挑選出的序列仍有相對較佳的取置適應值。
由以上揭露的實施方式可知,本發明至少包含以下優點:第一,本發明考慮多頭貼片機在印刷電路板裝配作業時的實務限制,並將此一限制納入排程優化之考量,藉以消除現有排程優化方法未能套用到產線上的缺失。第二,藉由值化每個排程解之間的各種參數,本發明得以客觀而有系統地選擇出具有較高效益的裝配排程,提升產線的裝配效率。第三,本發明捨棄需要大量運算的高複雜度演算方式,改以隨機變異方式創造多個可能的區域解,再個別由較佳的幾個區域解中探詢更佳的優化結果,不僅大幅節省優化時間,且產生的優化結果更加多元全面,可以避免習用演算方
法計算冗長、但其求解結果仍易陷入區域解的缺陷。第四,本發明所採用的優化方法可直觀、直接地與前述的優化路徑結合,進一步縮短多頭貼片機的配置時間。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧裝配排程最佳化方法
S01‧‧‧統計步驟
S02‧‧‧配置選擇步驟
S03‧‧‧尺寸定義步驟
S04‧‧‧排序步驟
S05‧‧‧變異步驟
S06‧‧‧值化步驟
S07‧‧‧序列擴增步驟
S08‧‧‧優化步驟
Claims (10)
- 一種印刷電路板之裝配排程最佳化方法,用於優化一多頭貼片機之一工作程序,該多頭貼片機包含並搭載複數載體而計算獲得一搭載次數,且該多頭貼片機控制各該載體可拆卸地搭載一取料裝置,每一該取料裝置可替換地抓取複數型號之複數元件,且該些取料裝置抓取該些元件而計算獲得一抓取次數,該印刷電路板之裝配排程最佳化方法包含以下步驟:一尺寸定義步驟,依據各該元件之一尺寸類型定義一型號排序規則;一排序步驟,選擇複數之該型號,並依據該型號排序規則隨機排序該些型號為至少一型號序列;一變異步驟,隨機置換該型號序列之該些型號的排序,據以產生一變異序列;一值化步驟,分別統計裝配該型號序列以及該變異序列所包含的該些元件所需之該搭載次數以及該抓取次數,以對應產生該型號序列以及該變異序列之複數取置適應值;以及一優化步驟,比對該變異序列與該型號序列的該些取置適應值,據以輸出該變異序列或該型號序列為一優化序列,並儲存該優化序列至該工作程序。
- 如申請專利範圍第1項所述之印刷電路板之裝配排程最佳化方法,其中該取置適應值為該搭載次數以及該抓取次數之和的倒數。
- 如申請專利範圍第2項所述之印刷電路板之裝配排程最佳化方法,其中該優化步驟選擇該取置適應值最大者作為該優化序列。
- 如申請專利範圍第1項所述之印刷電路板之裝配排程最佳化方法,該排序步驟另包含:定義一元件高度閾值,並設定該型號序列的任二該型號之二該元件的一高度差值小於該元件高度閾值。
- 如申請專利範圍第4項所述之印刷電路板之裝配排程最佳化方法,其中該排序步驟依據該些元件的高度由低至高選擇該些型號。
- 如申請專利範圍第1項所述之印刷電路板之裝配排程最佳化方法,其中各該取料裝置具有一規格,且各該規格與至少一該型號相對應,該印刷電路板之裝配排程最佳化方法另包含:一統計步驟,依據各該型號之該些元件的數量統計各該規格之一使用次數,並依照該使用次數決定各該取料裝置之一使用比例。
- 如申請專利範圍第6項所述之印刷電路板之裝配排程最佳化方法,另包含:一配置選擇步驟,依據該些載體之數量及該使用比例決定該些取料裝置之總數,且任一該規格之該取料裝置的數量小於等於該些載體之數量。
- 如申請專利範圍第1項所述之印刷電路板之裝配排程最佳化方法,另包含:一序列擴增步驟,設定一擴增上限次數,並重覆執行該變異步驟以及該值化步驟直到該變異序列之數量達到該擴增上限次數。
- 如申請專利範圍第1項所述之印刷電路板之裝配排程最佳化方法,其中該些尺寸類型為該些元件之寬度,該尺寸定義步驟另包含:定義一寬度限值,當任一該元件之該尺寸類型大於等於該寬度限值時,設定該任一元件之該型號於該型號序列中對應相鄰之至少二該載體。
- 如申請專利範圍第1項所述之印刷電路板之裝配排程最佳化方法,另包含:利用該優化序列依序選擇各該元件對應之一裝配位置,並連接該些裝配位置成為一參考路徑; 隨機交換該參考路徑上任意二該型號之二該裝配位置,並連接通過每一該裝配位置而產生至少另一該參考路徑;選擇通過該些裝配位置之最短路徑為一優化路徑;以及依據該優化路徑上該些型號的順序更新該優化序列。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105107059A TWI571761B (zh) | 2016-03-08 | 2016-03-08 | 印刷電路板之裝配排程最佳化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105107059A TWI571761B (zh) | 2016-03-08 | 2016-03-08 | 印刷電路板之裝配排程最佳化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI571761B true TWI571761B (zh) | 2017-02-21 |
TW201732658A TW201732658A (zh) | 2017-09-16 |
Family
ID=58608245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105107059A TWI571761B (zh) | 2016-03-08 | 2016-03-08 | 印刷電路板之裝配排程最佳化方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI571761B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113447022A (zh) * | 2020-03-24 | 2021-09-28 | 百德机械股份有限公司 | 工件检测的路径规划方法及其*** |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6694614B2 (en) * | 2000-06-02 | 2004-02-24 | Matsushita Electric Industrial Co., Ltd. | Laser processing method and equipment for printed circuit board |
US6842347B2 (en) * | 2001-04-19 | 2005-01-11 | Via Technologies, Inc. | Data processing system and associated control chip and printed circuit board |
TWI255678B (en) * | 2002-04-18 | 2006-05-21 | Hewlett Packard Co | Optimized conductor routing for multiple components on a printed circuit board |
US7353483B2 (en) * | 2004-02-20 | 2008-04-01 | Matsushita Electric Industrial Co., Ltd. | Element arrangement check device and printed circuit board design device |
TWI315652B (en) * | 2006-09-06 | 2009-10-01 | Inventec Corp | System and method for processing printed circuit board prior to set-up |
TW201223364A (en) * | 2010-11-30 | 2012-06-01 | Inventec Corp | Method for layouting print circuit board |
-
2016
- 2016-03-08 TW TW105107059A patent/TWI571761B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6694614B2 (en) * | 2000-06-02 | 2004-02-24 | Matsushita Electric Industrial Co., Ltd. | Laser processing method and equipment for printed circuit board |
US6842347B2 (en) * | 2001-04-19 | 2005-01-11 | Via Technologies, Inc. | Data processing system and associated control chip and printed circuit board |
TWI255678B (en) * | 2002-04-18 | 2006-05-21 | Hewlett Packard Co | Optimized conductor routing for multiple components on a printed circuit board |
US7353483B2 (en) * | 2004-02-20 | 2008-04-01 | Matsushita Electric Industrial Co., Ltd. | Element arrangement check device and printed circuit board design device |
TWI315652B (en) * | 2006-09-06 | 2009-10-01 | Inventec Corp | System and method for processing printed circuit board prior to set-up |
TW201223364A (en) * | 2010-11-30 | 2012-06-01 | Inventec Corp | Method for layouting print circuit board |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113447022A (zh) * | 2020-03-24 | 2021-09-28 | 百德机械股份有限公司 | 工件检测的路径规划方法及其*** |
Also Published As
Publication number | Publication date |
---|---|
TW201732658A (zh) | 2017-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10785901B2 (en) | Optimization approach for placement heads tasks assignment of beam-type single-gantry surface mounters | |
CN100466896C (zh) | 优化元件安装顺序的方法、使用该方法的装置以及安装器 | |
JP6586645B2 (ja) | 実装基板製造システム | |
JP6739152B2 (ja) | 交換支援装置 | |
JPWO2015132950A1 (ja) | 部品実装機のメンテナンス管理装置およびメンテナンス管理方法 | |
TWI571761B (zh) | 印刷電路板之裝配排程最佳化方法 | |
JP2015528205A (ja) | 実装ラインに対して機械設備ファミリを形成するための方法 | |
JP6950738B2 (ja) | 生産計画生成装置、生産計画生成プログラム及び生産計画生成方法 | |
JP2018500761A (ja) | プリント基板に実装を行うための方法及びシステム、並びに本方法を実施するためのコンピュータプログラム製品 | |
CN109152328B (zh) | 安装基板制造*** | |
CN107079617A (zh) | 电子元件安装机的控制装置及向该控制装置输入数据的数据输入装置 | |
KR101004847B1 (ko) | 부품 장착 장치, 부품 장착 설정 산출 장치, 프로그램 및 부품 장착 설정 산출 방법 | |
CN109688783B (zh) | 为贴装机准备安装套件的方法 | |
US11076521B2 (en) | Production plan creation system and production plan creation method | |
CN114084561A (zh) | 一种拉丝模具智能收发管理*** | |
JP2015207686A (ja) | 部品配置決定方法および部品配置決定装置 | |
Luo et al. | A Tabu search with multiple neighborhoods for an integrated operation optimization in electronic industry | |
Hai-Ming et al. | A heuristic optimization algorithm for multi-head mounter | |
TWI512649B (zh) | 多頭貼片機排程優化方法及系統 | |
ALSSAGER et al. | SIMULATED ANNEALING ALGORITHM USING ITERATIVE COMPONENT SCHEDULING APPROACH FOR CHIP SHOOTER MACHINES. | |
CN1913494A (zh) | 一种基于光网络业务流量生成业务路由的方法 | |
Li | Optimization study of multiple gantry surface mount machines | |
CN112988765B (zh) | 冰箱保鲜模型数据更新方法、设备及存储介质 | |
KR20190102646A (ko) | 다중 pcb를 제작하는 복수 실장기 라인에서의 최적 생산 계획 방법 | |
CN108764618B (zh) | 一种解决移动瓶颈法不可行解问题的解环方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |