TWI568183B

TWI568183B - 開關掃描電路與方法

Info

Publication number: TWI568183B
Application number: TW104137898A
Authority: TW
Inventors: 周世文
Original assignee: 新唐科技股份有限公司
Priority date: 2015-11-17
Filing date: 2015-11-17
Publication date: 2017-01-21
Also published as: US20170141792A1; TW201720059A; CN106712777B; CN106712777A

Description

開關掃描電路與方法

本揭示內容係有關於一種掃描電路與方法，特別是有關於一種判斷開關狀態的開關掃描電路與方法。

隨著科技進步，電子裝置在人類生活中扮演越來越重要的角色，當使用者要操控電子裝置或與其互動時，包含多個按鍵(Button)的鍵板(Keypad)乃是常用的重要輸入工具。

一般來說，鍵板中的按鍵會分別連接一開關，並使用開關電路來判斷開關之狀態為閉合或關斷，以偵測鍵板中受到使用者按壓的按鍵，傳統上有兩種用於判斷鍵板輸入的開關電路。第一種是通用輸入/輸出按鍵矩陣(General Purpose Input Output Key Matrix)電路，將按鍵以矩陣排列，且每行與每列均接至一個晶片的通用輸入/輸出(GPIO)接腳，此種做法雖可支援多按鍵(Composite Key)輸入，但需要耗費大量輸入/輸出接腳，並增加處理晶片的面積。另一種方法是類比轉數位按鍵(ADC Key)電路，將多個開關按鍵並聯耦接，利用一個接腳來偵測分壓值，並判斷被按壓的開關按鍵，此作法雖僅需一支接腳，但並不支援多按鍵輸入，且因使用類比技術造成較高的封裝成本，對大部分的應用來說並不適合。

因此，亟需一種低硬體實作成本且使用較少接腳的開關掃描電路與方法，以成本低廉的方式判斷與按鍵相連的開關狀態。

本揭示內容之一態樣為一種開關掃描電路，包含晶片以及N個開關單元。晶片包含N個接腳和處理單元。接腳的操作模式包含輸出模式和輸入模式。處理單元根據時脈信號輪流將一接腳設定為輸入接腳，且將其他接腳設定為輸出接腳，以掃描信號提供不同的電壓至輸出接腳，並根據輸入接腳之電壓值判斷按鍵開關之狀態。每一開關單元包含一電源電阻以及M個開關以及M個電阻，電源電阻設置於電源與接腳中第一接腳間，該些電阻之一端電性連接至第一接腳，其另一端分別電性連接至開關之一端，開關之另一端則分別連接至非第一接腳的其他接腳，且按鍵開關包含上述之開關。

本揭示內容之另一態樣為一種開關掃描電路，包含晶片、第一開關單元、第二開關單元以及第三開關單元。晶片包含處理單元、第一接腳、第二接腳與第三接腳，處理單元電性連接至上述接腳。第一開關單元包含第一電阻、第一開關與第二開關，第一電阻設置於第一接腳與電源間，第一開關與第二電阻串聯耦接後設置於第一接腳與第二接腳間，第二開關與第三電阻串聯耦接後設置於第一接腳與第三接腳之間。第二開關單元包含第四電阻、第三開關與第四開關，第四電阻設置於第二接腳與電源間，第三開關與第五電阻串聯耦接後設置於第二接腳與第一接腳間，第四開關與第六電阻串聯耦接後設置於第二接腳與第三接腳之間。第三開關單元包含第七電阻、第五開關與第六開關，第七電阻設置於第三接腳與電源間，第五開關與第八電阻串聯耦接後設置於第三接腳與第一接腳間，第六開關與第九電阻串聯耦接後設置於第三接腳與第二接腳之間。處理單元用以根據時脈信號輪流將該些接腳之一者設定為輸入接腳，且將其他接腳設定為輸出接腳，以掃描信號提供不同的電壓至輸出接腳，並根據輸入接腳之電壓值判斷該些開關之狀態。

本揭示內容之又一態樣為一種開關掃描方法，包含以下步驟：根據一時脈信號將多個接腳之一者設定為輸入接腳，且將其他接腳設定為輸出接腳；以掃描信號提供低電位至被掃描之輸出接腳並提供高電位至其他輸出接腳，且被掃描之輸出接腳為輸出接腳中之一者；根據輸入接腳之電壓值判斷第一開關之狀態，第一開關為多開關中設置於輸入接腳與被掃描輸出接腳間者。

本揭示內容所描述之開關掃描電路與方法以有限的接腳和低廉的硬體成本，實現多按鍵輸入之功能。

100、200‧‧‧開關掃描電路

110、210‧‧‧晶片

120、220‧‧‧處理單元

130、230‧‧‧時脈產生單元

140、240‧‧‧輸出入介面單元

141、142、143‧‧‧接腳

150、250‧‧‧電壓比較器

160、260‧‧‧暫存器

170‧‧‧第一開關單元

171‧‧‧第二開關單元

172‧‧‧第三開關單元

241、242、24n、24N、24m、24M‧‧‧接腳

270‧‧‧開關單元

300‧‧‧開關掃描方法

R、R1、R2、R3、R4、R5、R6、R7、R8、R9‧‧‧電阻

R_P‧‧‧電源電阻

SW1、SW2、SW3、SW4、SW5、SW6、SWm、SWM‧‧‧開關

S310、S320、S330、S340、S350、S360‧‧‧步驟

S331、S332、S333、S334、S335、S336、S337、S338‧‧‧步驟

Vcc‧‧‧電源

第1A~1D圖為根據本揭示內容之一實施例所繪示之開關掃描電路之示意圖；第2A、2B圖為根據本揭示內容之另一實施例所繪示之開關掃描電路之示意圖；以及第3A、3B圖為根據本揭示內容之再一實施例所繪示之開關掃描方法之流程圖。

為了使本揭示內容之敘述更加詳盡與完備，可參照所附之圖式及以下所述各種實施例，圖式中相同之號碼代表相同或相似之元件。另一方面，眾所週知的元件與步驟並未描述於實施例中，以避免對本揭示內容造成不必要的限制。此外，圖式僅以說明為目的，並未依照原尺寸作圖。

本揭示內容揭示一種開關掃描電路，用以判斷多個連接按鍵的開關之狀態，以偵測使用者所按壓的按鍵，並根據使用者所按壓之按鍵做出相應地操作。本揭示內容之開關掃描電路之一實施例如第1A~1D圖所示，開關掃描電路100包含晶片110、第一開關單元170、第二開關單元171以及第三開關單元172。晶片110包含處理單元120、第一接腳141、第二接腳142與第三接腳143，處理單元120電性連接至上述接腳141~接腳143。第一開關單元170包含第一電阻R1、第一開關SW1與第二開關SW2，第一電阻R1設置於第一接腳141與電源Vcc間，第一開關SW1與第二電阻R2串聯耦接後設置於第一接腳141與第二接腳142間，第二開關SW2與第三電阻R3串聯耦接後設置於第一接腳141與第三接腳143之間。第二開關單元171包含第四電阻R4、第三開關SW3與第四開關SW4，第四電阻R4設置於第二接腳142與電源Vcc間，第三開關SW3與第五電阻R5串聯耦接後設置於第二接腳142與第一接腳141間，第四開關SW4與第六電阻R6串聯耦接後設置於第二接腳142與第三接腳143之間。第三開關單元172包含第七電阻R7、第五開關SW5與第六開關SW6，第七電阻R7設置於第三接腳143與電源Vcc間，第五開關SW5與第八電阻R8串聯耦接後設置於第三接腳143與第一接腳141間，第六開關SW6與第九電阻R9串聯耦接後設置於第三接腳143與第二接腳142之間。處理單元120用以根據時脈產生單元130產生的時脈信號，透過輸出入介面單元140輪流將該些接腳141~接腳143之一者設定為輸入接腳，且將其他接腳設定為輸出接腳，以掃描信號提供不同的電壓至輸出接腳，並根據輸入接腳之電壓值判斷該些開關SW1~開關SW6之狀態。

具體而言，處理單元120將第一接腳141設定為輸入接腳後，以掃描信號提供不同的電壓至其他輸出接腳142、接腳143，由於第一開關單元170中包含的第一開關SW1和第二開關SW2的狀態將影響輸入接腳之電壓值，因此第一接腳141之電壓值為判斷第一開關SW1和第二開關SW2的狀態的參考根據。接著處理單元120分別將第二接腳142設為輸入接腳，並以掃描信號提供不同的電壓至輸出接腳141、143，並根據第二接腳142之電壓值，進一步判斷出第三開關SW3和第四開關SW4的狀態，接著將第三接腳143設為輸入接腳，以掃描信號提供不同的電壓至輸出接腳141、接腳142，並根據第三接腳143之電壓值，進一步判斷出第五開關SW5和第六開關 SW6的狀態。開關掃描電路100中晶片110於各個接腳連接開關單元，並在開關單元中設置多個開關，再透過將接腳設定為輸入模式以及輸出模式，並掃描輸出接腳的方式，讓開關掃描電路100使用有限的接腳判斷開關單元中各開關之狀態，由於各開關均分別與不同的按鍵電性連接，開關掃描電路100能用以判斷使用者所按壓的按鍵，與傳統的鍵板電路相比，需要較少的接腳數量並支援更多按鍵，不只節省硬體成本與晶片面積，更支援多按鍵輸入的功能。

處理單元120為ARM架構處理器或MIPS架構的微處理器(Microprocessor)，或是微控制器(Microcontroller)。時脈產生單元130為根據石英壓電振盪器(Quartz piezo-electric oscillator)或槽路(Tank circuit)實作的諧振電路(Resonant circuit)與放大器結合組成。輸出入介面單元140為通用輸入/輸出介面(GPIO)控制器，或是多功能輸入/輸出介面控制器等，輸出入介面單元140與接腳141~接腳143間透過多工器(Multiplexer)連接，用以選擇資料輸出方向。

於一實施例中，處理單元120將第一接腳141設定為輸入接腳，並以掃描信號提供不同的電壓至接腳142、接腳143，當掃描第二接腳142時，處理單元120以掃描信號提供低電位至被掃描的第二接腳142，以及提供高電位至其他輸出接腳，在此實施例即第三接腳143，而在其他實施例中若其他輸出接腳的數量為複數個，則全部被提供為高電位。由於各輸出接腳(即第二接腳142和第三接腳143)之電位為已知，且提供高電位之輸出接腳之電路可簡化，因此處理單元120根據輸入接腳(即第一接腳141)之電壓值，判斷第一開關SW1之狀態。當掃描接腳143時，處理單元120以掃描信號提供低電位至被掃描的接腳143，以及提供高電位至其他輸出接腳，亦即接腳142，以判斷第二開關SW2之狀態，其中低電位為接地電壓，而高電位為電源Vcc之電壓。處理單元120利用掃描信號提供不同的電壓至第二接腳142與第三接腳143後，完成對第一開關單元170中第一開關SW1與第二開關SW2之狀態判斷，並分別對第二開關單元171與第三開關單元172進行類似操作，以判斷第三開關SW3~第六開關SW6之狀態。

具體而言，當處理單元120設定接腳141為輸入接腳，且利用掃描信號提供低電位至被掃描的輸出接腳142，並提供高電位至接腳143時，第一開關單元170、第二開關單元171以及第三開關單元172之電路圖可簡化為並聯於第一接腳141與第二接腳142之間彼此串聯之第一開關SW1和第二電阻R2，以及彼此串聯之第三開關SW3與第五電阻R5，和設置於第一接腳141與電源Vcc間之第一電阻R1，處理單元120根據輸入接腳141之電壓值，判斷第一開關SW1之狀態。處理單元120在輸入接腳141之電壓值接近電源Vcc之電壓值時，判斷第一接腳141與第二接腳142間為斷路，第一開關SW1之狀態為關斷。在輸入接腳141之電壓值與電源Vcc之電壓值之比值約為第二電阻R2之電阻值與第一電阻R1加上第二電阻R2之電阻值之比值時，表示輸入接腳(於本實施例中即第一接腳141)之電壓值為電源Vcc之電壓經第一電阻R1與第二電阻R2分壓後之結果，因此處理單元120判斷第一接腳141與第二接腳142間有與第二電阻R2串聯之第一開關SW1之狀態為閉合。

另一方面，當處理單元120設定接腳141為輸入接腳，且利用掃描信號提供低電位至被掃描的輸出接腳143，並提供高電位至接腳142時，第一開關單元170、第二開關單元171以及第三開關單元172之電路圖可簡化為並聯於第一接腳141與第三接腳143之間彼此串聯之第二開關SW2和第三電阻R3，以及彼此串聯之第五開關SW5與第八電阻R8，和設置於第一接腳141與電源Vcc間之第一電阻R1，處理單元120根據輸入接腳141之電壓值，判斷第二開關SW2之狀態。處理單元120在輸入接腳141之電壓值接近電源Vcc之電壓值時，判斷第一接腳141與第二接腳143間為斷路，第二開關SW2之狀態為關斷。在輸入接腳141之電壓值與電源Vcc之電壓值之比值約為第三電阻R3之電阻值與第一電阻R1加上第三電阻R3之電阻值之比值時，表示輸入接腳(於本實施例中即第一接腳141)之電壓值為電源Vcc之電壓經第一電阻R1與第三電阻R3分壓後之結果，因此處理單元120判斷第一接腳141與第二接腳143間有與第三電阻R3串聯之第二開關SW2之狀態為閉合。

於一實施例中，存在不同開關(如，第一開關SW1、第二開關SW2以及第三開關SW3)同時閉合的情況。具體來說，當處理單元120設定接腳141為輸入接腳，且利用掃描信號提供低電位至被掃描的輸出接腳142，並提供高電位至接腳143時，針對第一開關SW1與第三開關SW3之狀態可細分為下述四種狀況：首先，當第一接腳141之電壓值為0時，需先掃描第三開關SW3之狀態方可判斷第一開關SW1之狀態，若於掃描第三開關SW3之狀態時，發現第二接腳142之電壓值亦為0，則可判斷第一開關SW1與第三開關SW3之狀態為同時閉合。其次，當第一接腳141之電壓值約為電源Vcc之電壓值乘上第二電阻R2之電阻值與第一電阻R1加上第二電阻R2之電阻值之比值時，即可判斷第一開關SW1之狀態為閉合，且第三開關SW3之狀態為關斷。再者，當第一接腳141之電壓值為0時，若於掃描第三開關SW3之狀態後，發現第二接腳142之電壓值為電源Vcc之電壓值乘上第五電阻R5之電阻值與第四電阻R4加上第五電阻R5之電阻值之比值時，則可判斷第一開關SW1之狀態為關斷，且第三開關SW3之狀態為閉合。最後，當第一接腳141之電壓值為電源Vcc之電壓值時，即可判斷第一開關SW1與第三開關SW3之狀態為同時關斷。

實際上，對於第一開關SW1與第二開關SW2之狀態亦有同時閉合的可能。具體來說，當第一接腳141之電壓值為電源Vcc之電壓值乘上第二電阻R2之電阻值與第一電阻R1並聯第三電阻R3加上第二電阻R2之電阻值之比值時，即可判斷第一開關SW1與第二開關SW2之狀態為同時閉合，其中若第一電阻R1、第二電阻R2以及第三電阻R3之電阻值相等，則電源Vcc之電壓值乘上第二電阻R2之電阻值與第一電阻R1並聯第三電阻R3加上第二電阻R2之電阻值之比值必定小於電源Vcc之電壓值乘上第二電阻R2之電阻值與第一電阻R1加上第二電阻R2之電阻值之比值。表一與表二為歸納不同的第一接腳141之電壓值所對應的第一開關SW1、第二開關SW2以及第三開關SW3之狀態。

另一方面，當處理單元120設定接腳141為輸入接腳，且利用掃描信號提供低電位至被掃描的輸出接腳143，並提供高電位至接腳142時，針對第二開關SW2與其他開關之狀態分析，同於上述所示範之分析概念，故於此不重複敘述。

於一實施例中，開關掃描電路中晶片110更包含暫存器160與電壓比較器150。暫存器160用以儲存一高門檻值與一低門檻值，分別用以判斷輸入接腳之電壓值為靠近電源Vcc之電壓值或約為電源Vcc之電壓值經過分壓後之結果。電壓比較器150用以比較輸入接腳之電壓值與參考電壓值並輸出比較結果，處理單元120動態調整電壓比較器150之參考電壓值至高門檻值或低門檻值，並根據電壓比較器150輸出之比較結果判斷設置於輸入接腳與被掃描之輸出接腳間的開關之狀態。開關掃描電路100利用電壓比較器150，將輸入接腳電壓值與高門檻值與低門檻值比較，判斷開關狀態之操作，節省使用類比電路之硬體成本，使開關掃描電路不只節省輸入/輸入接腳數量，更利用數位運算經濟地實現按鍵開關狀態之判斷。

暫存器160為動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(Static RAM)或快閃記憶體(flash memory)，本領域具通常知識者可使用其他類型記憶體或儲存元件實作暫存器160，並不限於上述所舉示例。電壓比較器150為差動放大器(Differential amplifier)或CMOS鐘控比較器(CMOS clocked comparator)，本領域具通常知識者可使用其他電路元件實作電壓比較器150，並不限於上述所舉示例。

於一實施例中，處理單元120設定輸入接腳為第一接腳141，第二接腳142為被掃描之輸出接腳，處理單元120根據電壓比較器150之比較結果，判斷第一開關SW1之狀態，接著處理單元120利用掃描信號提供不同的電壓至第三接腳143，根據電壓比較器150之比較結果，判斷第二開關SW2之狀態。處理單元120並分別將第二接腳142和第三接腳143設定為輸入接腳，並進行類似操作以判斷第二開關單元171和第三開關單元172所包含之開關的狀態。

於另一實施例中，處理單元120設定輸入接腳為第一接腳141，第二接腳142為被掃描之輸出接腳，接收低電位，第三接腳143接收高電位，處理單元120將電壓比較器150之參考電壓值設為第一門檻值，電壓比較器150比較輸入接腳(第一接腳141)之電壓值與參考電壓值，當輸出結果為輸入接腳之電壓值大於第一門檻值時，處理單元120判斷第一開關 SW1為關斷，當輸出結果為輸入接腳之電壓值小於第一門檻值時，處理單元120將電壓比較器150之參考電壓值設為第二門檻值，且第二門檻值低於第一門檻值，電壓比較器150比較輸入接腳(第一接腳141)之電壓值與參考電壓值，當輸出結果為輸入接腳之電壓值大於第二門檻值時，處理單元120判斷第一開關SW1為閉合，當輸出結果為輸入接腳(第一接腳141)之電壓值小於第二門檻值時，處理單元120將電壓比較器150之參考電壓值設為第三門檻值，且第三門檻值更低於第二門檻值，電壓比較器150比較輸入接腳(第一接腳141)之電壓值與參考電壓值，當輸出結果為輸入接腳之電壓值大於第三門檻值時，處理單元120判斷第一開關SW1為閉合，當輸出結果為輸入接腳(第一接腳141)之電壓值小於第三門檻值時，有可能是因為輸入接腳(第一接腳141)與被掃描之輸出接腳(第二接腳142)間之第一開關SW1與第三開關SW3均為閉合，或是僅第三開關SW3為閉合，因此處理單元120將比較結果與第一開關SW1之狀態記錄至暫存器160，並在將第二接腳142設為輸入接腳並掃描第一接腳141時，根據暫存器160之記錄與電壓比較器150之輸出結果，判斷第一開關SW1與第三開關SW3之狀態。具體而言，在第二接腳142為輸入接腳且第一接腳141為被掃描之輸出接腳時，且電壓比較器150的輸出結果為第二接腳142之電壓值小於第一門檻值且高於第二門檻值，處理單元120判斷第三開關SW3為閉合，亦根據暫存器160之記錄判斷第一開關SW1為關斷，當電壓比較器150的輸出結果為第二接腳142之電壓值小於第二門檻值時，處理單元120根據暫存器 160之記錄判斷第一開關SW1與第三開關SW3均為閉合，其餘的開關可依此類推。處理單元120在將第一接腳141~第三接腳143均分別設為輸入接腳，且以掃描信號提供不同的電壓至所有輸出接腳後，判斷出所有開關SW1~開關SW6之狀態，並達到支援多按鍵輸入之功能。

於一實施例中，高門檻值與低門檻值與第一電阻R1到第九電阻R9之阻值有關。舉例而言，電源Vcc之電壓值為3.3伏特(V)，第一電阻R1到第九電阻R9之阻值均為100千歐姆(kΩ)時，當開關掃描電路中所有開關SW1~開關SW6之狀態均為閉合時，與開關SW1~開關SW6串聯之電阻為並聯，並和設置於輸入接腳與電源Vcc間之電阻串聯，輸入接腳之電壓為2.82伏特，因此，高門檻值需接近電源Vcc之電壓值，且高於2.82伏特，於本實施例中設為3伏特。另外，第一電阻R1與第二電阻R2之比例為1：1，因此，低門檻值需設為低於電源Vcc之電壓值的一半1.65伏特，本實施例中設為1伏特。本領域具通常知識者於閱讀本揭示內容後，可依實際使用的電阻阻值設計高門檻值與低門檻值，並不限於上述所舉示例。

於另一實施例中，由於晶片110透過掃描信號所提供之高電位與低電位可能包含誤差，因此在第一開關單元170~第三開關單元172中所包含之電阻阻值均相同時，高門檻值為電源Vcc之電壓值減去一範圍值，低門檻值為電源Vcc電壓值之一半減去另一範圍值。舉例而言，範圍值與另一範圍值為0.3~0.5伏特間之電壓值。本領域具通常知識者於閱讀本揭示內容後，可依掃描信號可提供之實際高電位與低電位之數值，設計範圍值與另一範圍值，並不限於上述所舉示例。

第2A、2B圖為根據本揭示內容之另一實施例所繪示之開關掃描電路200之示意圖。開關掃描電路200包含晶片210以及N個開關單元270，N為一大於等於3的正整數。如第2A圖所示，晶片210包含N個接腳241、接腳242~接腳24N，接腳241~接腳24N之操作模式包含輸出模式和輸入模式。晶片210之接腳241~接腳24N中每一者所接的開關單元270如第2B圖所示，開關單元270包含電源電阻R_P以及M個開關SW1~開關SWM與M個電阻R，M為大於等於2且小於N的正整數。開關單元270中電源電阻R_P之第一端電性連接至電源Vcc，電源電阻之第二端連接至晶片210所包含接腳241~接腳24N中的第一接腳24n，各個電阻R之一端電性連接至第一接腳24n，各個電阻R之另一端分別電性連接至開關SW1~開關SWM之一端，開關SW1~開關SWM之另一端分別連接至非第一接腳24n之其他接腳，且鍵盤開關包含所有開關單元270所包含之開關，所有開關單元270所連接之第一接腳24n均互不相同，n為1~N間的任一正整數。

晶片210所包含處理單元220根據時脈產生單元230產生的時脈信號，透過輸出入介面單元240輪流將接腳241~接腳24N之一的操作模式設定為輸入模式以作為輸入接腳，並將非輸入接腳的其他接腳之操作模式設定為輸出模式以作為輸出接腳，處理單元220以掃描信號提供不同的電壓至輸出接腳，並根據輸入接腳之電壓值判斷開關掃描電路200中多個鍵盤開關之狀態。晶片210以及開關單元270所包含元件、元件間連接方式與操作均與第1A~1D圖所繪示之元件類似，於此不再贅述。開關掃描電路200內晶片之接腳個數可視應用需求擴增以支援不同按鍵數量，開關單元270中所包含開關SW1~開關SWM分別對應至鍵板(Keypad)中不同的按鍵，開關掃描電路200將接腳241~接腳24N分別設為輸入接腳，且對每個輸入接腳均以掃描信號提供不同的電壓至輸出接腳後，即判斷出所有開關之狀態，達到利用有限輸出輸入接腳，以低廉之成本支援多按鍵輸入功能之目的。

於一實施例中，處理單元220以掃描信號提供低電位至被掃描的輸出接腳以及提供高電位至其他輸出接腳，並根據輸入接腳之電壓值判斷開關狀態。處理單元220利用掃描信號依序提供低電位至各輸出接腳，亦即，處理單元220以掃描信號提供不同的電壓至所有輸出接腳，以完成輸入接腳所連接之開關單元270中開關的狀態判斷。

於另一實施例中，晶片210更包含暫存器260與電壓比較器250，暫存器260用以儲存高門檻值與低門檻值，分別用以判斷輸入接腳之電壓值為靠近電源Vcc之電壓值，亦或電源Vcc之電壓值經過電阻分壓後之結果。電壓比較器250用以比較輸入接腳之電壓值與參考電壓值並輸出比較結果，處理單元220動態調整電壓比較器250之參考電壓值至高門檻值或低門檻值，並根據電壓比較器250輸出之比較結果判斷設置於輸入接腳與被掃描之輸出接腳間的開關之狀態。暫存器260與電壓比較器250分別與暫存器160與電壓比較器150之功能與硬體實現方式類似，於此不再贅述。

舉例而言，當被掃描之輸出接腳為接腳24m(m為1~N間與n不相等的一正整數)，亦即掃描信號提供低電位至接腳24m時，處理單元220根據設為輸入接腳的第一接腳24n之電壓值判斷開關SWm之狀態，開關SW後綴之數字表示設置於輸入接腳24n與被掃描輸出接腳24m間的開關，其中需要被掃描之輸出接腳為接腳241~接腳24M(M之數值大小為N-1，意即除輸入接腳24n外，其餘接腳241~24N皆為輸出接腳)。於另一實施例中，處理單元220在輸入接腳24n之電壓值大於高門檻值時，判斷輸入接腳24n與被掃描之輸出接腳24m間的開關SWm為關斷，當輸入接腳24n之電壓值小於高門檻值且大於低門檻值時，處理單元220判斷開關SWm為閉合，當輸入接腳24n之電壓值小於低門檻值時，處理單元220將比較結果與開關SWm之狀態紀錄至暫存器260。在處理單元220將所有接腳241~接腳24N均設定為輸入接腳，且對每一輸入接腳均掃描所有輸出接腳後，處理單元220根據輸入接腳之電壓值與暫存器260內所儲存記錄，判斷N個開關單元270所包含所有開關之狀態。

開關掃描電路200中暫存器260所儲存之高門檻值與低門檻值之設定與開關單元270中所包含電阻R之阻值有關。於一實施例中，因電阻R之阻值均相同，高門檻值為電源Vcc之電壓值減去一範圍值，低門檻值為電源Vcc之電壓值之一半減去另一範圍值。根據電阻R之阻值與電源Vcc之電壓值計算高門檻值與低門檻值之方式如上所述，於此不再贅述。

需注意到，開關掃描電路200中M為小於N之正整數，亦即，當晶片210包含4個接腳時，開關掃描電路200最多支援4x(4-1)個開關之狀態判斷，對有N個接腳之晶片而言，開關掃描電路200支援Nx(N-1)個按鍵，並支援多按鍵輸入，較傳統支援多按鍵輸入的通用輸入/輸出按鍵矩陣支援更多按鍵數量。

第3A、3B圖為根據本揭示內容之再一實施例所繪示之開關掃描方法之流程圖。為了方便及清楚說明，以下對於開關掃描方法300的說明以第2A、2B圖所示的開關掃描電路200為例，但本揭示內容並不以此為限。

步驟S310中，處理單元220根據時脈訊號將接腳241~接腳24N之一設定為輸入接腳，且將接腳241~接腳24N中其他接腳設定為輸出接腳。針對步驟S310中所設定之輸入接腳，處理單元220掃描輸出接腳(步驟S320)，具體而言，處理單元220以掃描信號提供低電位至輸出接腳中被掃描之輸出接腳並提供高電位至其他輸出接腳。處理單元220根據輸入接腳之電壓值判斷第一開關之狀態(步驟S330)，第一開關為所有接腳241~接腳24N間設置的開關中，設置於輸入接腳與被掃描輸出接腳間之開關。針對每一輸入接腳，處理單元220掃描完一輸出接腳後，確認是否還有其他未掃描之輸出接腳(步驟S340)，若有則繼續掃描下一輸出接腳(步驟S320)，若無則檢查是否所有接腳均曾設為輸入接腳(步驟S350)，若所有接腳均曾設為輸入接腳，則開關掃描電路200中所有開關之狀態均已判斷完成(步驟S360)，無論使用者按壓單一或多個與開關電性相連的按鍵，開關掃描方法300均可判斷使用者所按壓之按鍵。

於一實施例中，處理單元220根據輸入接腳之電壓值判斷第一開關之狀態之步驟S330中，處理單元220將輸入接腳之電壓值分別與一高門檻值與一低門檻值做比較，根據比較結果判斷第一開關之狀態。舉例而言，處理單元220設定電壓比較器250之輸入電壓值為輸入接腳之電壓值(步驟S331)，並將電壓比較器250之參考電壓值設為一高門檻值(步驟S332)，電壓比較器250用以判斷輸入電壓值較參考電壓值高或低(步驟S333)，當輸入接腳之電壓值高於參考電壓值(高門檻值)時，處理單元220判斷第一開關為關斷(步驟S334)，當輸入接腳之電壓值低於參考電壓值(高門檻值)時，處理單元220將電壓比較器250之參考電壓值設為一低門檻值(步驟S335)，電壓比較器250用以判斷輸入電壓值較參考電壓值高或低(步驟S336)，當輸入接腳之電壓值高於參考電壓值(低門檻值)時，處理單元220判斷第一開關為閉合(步驟S337)，當輸入接腳之電壓值低於參考電壓值(低門檻值)時，紀錄比較結果與第一開關之狀態於暫存器260中，處理單元220在將所有接腳241~接腳24N均設為輸入接腳，且對所有輸入接腳均掃描所有輸出接腳後，讀取暫存器260中所儲存之記錄，根據紀錄內容判斷所有開關之狀態(步驟S338)。

本揭示內容所描述之開關掃描電路與開關掃描方法，在晶片僅包含有限的輸入輸出接腳時，支援較傳統鍵盤開關掃描電路多的按鍵數量，並降低硬體封裝之成本，使電子裝置能夠以低廉的硬體成本支援多按鍵的輸入功能。

雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可做各種之更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧開關掃描電路

110‧‧‧晶片

120‧‧‧處理單元

130‧‧‧時脈產生單元

140‧‧‧輸出入介面單元

141、142、143‧‧‧接腳

150‧‧‧電壓比較器

160‧‧‧暫存器

Claims

一種開關掃描電路，包含：一晶片，包含：N個接腳，其操作模式包含輸出模式和輸入模式；一處理單元，根據一時脈信號依序輪流將該些接腳之一者設定為一輸入接腳，且將其他接腳設定為複數個輸出接腳，以一掃描信號提供不同的電壓至該些輸出接腳，並根據該輸入接腳之電壓值判斷複數個按鍵開關之狀態；以及N個開關單元，每一開關單元包含一電源電阻、M個開關以及M個電阻，該電源電阻之一第一端電性連接至一電源，該電源電阻之一第二端連接至該些接腳中之一第一接腳，該些電阻之一端電性連接至該第一接腳，該些電阻之另一端分別電性連接至該些開關之一端，該些開關之另一端則分別連接至非第一接腳的其他該些接腳，其中該些按鍵開關包含該些開關，N為大於等於3的正整數，M為大於等於2的正整數。
如請求項1所述之開關掃描電路，其中該晶片包含：一暫存器，用以儲存一高門檻值與一低門檻值；以及一電壓比較器，用以比較該輸入接腳之電壓值與一參考電壓值並輸出一比較結果，其中該處理單元動態調整該參考電壓值至該高門檻值或該低門檻值。
如請求項2所述之開關掃描電路，其中該些開關單元中之一者為一第一開關單元，該處理單元根據該比較結果判斷該第一開關單元內之一第一開關之狀態，該第一開關為該些開關中設置於該輸入接腳與被掃描之輸出接腳間者。
如請求項3所述之開關掃描電路，其中當該輸入接腳之電壓值大於該高門檻值時，該處理單元判斷該第一開關為關斷，當該輸入接腳之電壓值小於該高門檻值且大於該低門檻值時，該處理單元判斷該第一開關為閉合，當該輸入接腳之電壓值小於該低門檻值時，該處理單元將該比較結果與該第一開關之狀態紀錄至該暫存器。
如請求項2所述之開關掃描電路，其中該高門檻值與該低門檻值與該些電阻之阻值有關。
如請求項2所述之開關掃描電路，其中該些電阻之阻值均相同，該高門檻值為該電源之電壓值減去一範圍值，該低門檻值為該電源之電壓值之一半減去另一範圍值。
如請求項1所述之開關掃描電路，其中該處理單元以該掃描信號提供低電位至被掃描之輸出接腳，並提供高電位至其他輸出接腳。
如請求項1所述之開關掃描電路，其中M為小於N的一正整數。
一種開關掃描電路，包含：一晶片，包含一處理單元、一第一接腳、一第二接腳與一第三接腳，該處理單元電性連接至該些接腳；一第一開關單元，包含：一第一電阻，設置於該第一接腳與一電源之間；一第一開關，與一第二電阻串聯耦接，設置於該第一接腳與該第二接腳之間；以及一第二開關，與一第三電阻串聯耦接，設置於該第一接腳與該第三接腳之間；一第二開關單元，包含：一第四電阻，設置於該第二接腳與該電源之間；一第三開關，與一第五電阻串聯耦接，設置於該第二接腳與該第一接腳之間；以及一第四開關，與一第六電阻串聯耦接，設置於該第二接腳與該第三接腳之間；以及一第三開關單元，包含：一第七電阻，設置於該第三接腳與該電源之間；一第五開關，與一第八電阻串聯耦接，設置於該第三接腳與該第一接腳之間；以及一第六開關，與一第九電阻串聯耦接，設置於該第三接腳與該第二接腳之間；其中該處理單元用以根據一時脈信號輪流將該些接腳之一者設定為一輸入接腳，且將其他接腳設定為複數個輸出接腳，以一掃描信號提供不同的電壓至該些輸出接腳，並根據該輸入接腳之電壓值判斷該些開關之狀態。
如請求項9所述之開關掃描電路，其中該晶片包含：一暫存器，用以儲存一高門檻值與一低門檻值；以及一電壓比較器，用以比較該輸入接腳之電壓值與一參考電壓值並輸出一比較結果，其中該處理單元動態調整該參考電壓值至該高門檻值或該低門檻值。
如請求項10所述之開關掃描電路，其中當該輸入接腳為該第一接腳且該被掃描之輸出接腳為該第二接腳時，該處理單元根據該電壓比較器之該比較結果判斷該第一開關之狀態。
如請求項11所述之開關掃描電路，其中當該輸入接腳之電壓值大於該高門檻值時，該處理單元判斷該第一開關為關斷，當該輸入接腳之電壓值小於該高門檻值且大於該低門檻值時，該處理單元判斷該第一開關為閉合，當該輸入接腳之電壓值小於該低門檻值時，該處理單元將該比較結果與該第一開關之狀態紀錄至該暫存器。
如請求項10所述之開關掃描電路，其中該高門檻值與該低門檻值與該些電阻之阻值有關。
如請求項10所述之開關掃描電路，其中該些電阻之阻值均相同，該高門檻值為該電源之電壓值減去一範圍值，該低門檻值為電源電壓值之一半減去另一範圍值。
如請求項9所述之開關掃描電路，其中該處理單元以該掃描信號提供低電位至被掃描之輸出接腳，並提供高電位至其他輸出接腳。
一種開關掃描方法，包含：根據一時脈信號依序輪流將複數個接腳之一者設定為一輸入接腳，且將該些接腳中其他接腳設定為複數個輸出接腳；以一掃描信號提供低電位至一被掃描之輸出接腳並提供高電位至其他輸出接腳，其中該被掃描之輸出接腳為該些輸出接腳中之一者；以及根據該輸入接腳之電壓值判斷至少一第一開關之狀態，該至少一第一開關為複數個開關中設置於該輸入接腳與該被掃描輸出接腳間者。
如請求項16所述之開關掃描方法，其中判斷該至少一第一開關之狀態的步驟包含：將該輸入接腳之電壓值分別與一高門檻值與一低門檻值做比較，根據比較結果判斷該至少一第一開關之狀態。
如請求項17所述之開關掃描方法，其中判斷該至少一第一開關之狀態的步驟包含：當該輸入接腳之電壓值大於該高門檻值時，判斷該至少一第一開關為關斷，當該輸入接腳之電壓值小於該高門檻值且大於該低門檻值時，判斷該至少一第一開關為閉合，當該輸入接腳之電壓值小於該低門檻值時，紀錄比較結果與該至少一第一開關之狀態於一暫存器中。
如請求項17所述之開關掃描方法，其中該高門檻值為電源電壓值減去一範圍值，該低門檻值為電源電壓值之一半減去另一範圍值。