TWI567799B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI567799B
TWI567799B TW099113688A TW99113688A TWI567799B TW I567799 B TWI567799 B TW I567799B TW 099113688 A TW099113688 A TW 099113688A TW 99113688 A TW99113688 A TW 99113688A TW I567799 B TWI567799 B TW I567799B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
layer
gate electrode
semiconductor film
Prior art date
Application number
TW099113688A
Other languages
English (en)
Other versions
TW201120947A (en
Inventor
秋元健吾
河江大輔
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201120947A publication Critical patent/TW201120947A/zh
Application granted granted Critical
Publication of TWI567799B publication Critical patent/TWI567799B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

半導體裝置的製造方法
本發明係關於一種具有由薄膜電晶體(以下，稱為TFT)構成的電路的半導體裝置的製造方法。
注意，在本說明書中，半導體裝置是指藉由利用半導體特性而能夠發揮其功能的所有裝置，因此電光裝置、半導體電路以及電子設備都是半導體裝置。
金屬氧化物的種類繁多且其用途廣泛。氧化銦是較普遍的材料並且用作液晶顯示器等所需要的透明電極材料。
在金屬氧化物中存在呈現半導體特性的金屬氧化物。作為呈現半導體特性的金屬氧化物，例如可以舉出氧化鎢、氧化錫、氧化銦、氧化鋅等，已公開將這種呈現半導體特性的金屬氧化物用於通道形成區的薄膜電晶體(專利文獻1至4、非專利文獻1)。
另外，已知金屬氧化物不僅有一元氧化物而且還有多元氧化物。例如，作為具有In、Ga及Zn的多元氧化物半導體，同系化合物(homologous compound)的InGaO3(ZnO)m(m：自然數)為公知的材料(非專利文獻2至4)。
並且，已經確認可以將像上述那樣的由In-Ga-Zn類氧化物構成的氧化物半導體應用於薄膜電晶體的通道層(專利文獻5、非專利文獻5及6)。
[專利文獻1]　日本專利申請公開昭60-198861號公報
[專利文獻2]　日本專利申請公開平8-264794號公報
[專利文獻3]　日本PCT國際申請翻譯平11-505377號公報
[專利文獻4]　日本專利申請公開2000-150900號公報
[專利文獻5]　日本專利申請公開2004-103957號公報
[非專利文獻1] M. W. Prins,K. O. Grosse-Holz,G. Muller,J. F. M. Cillessen,J. B. Giesbers,R. P. Weening,and R. M. Wolf,"A ferroelectric transparent thin-film transistor"(透明鐵電薄膜電晶體),Appl. Phys. Lett.,17 June 1996,Vol. 68 p. 3650-3652
[非專利文獻2] M. Nakamura,N. Kimizuka,and T. Mohri,"The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350 23℃"(In2O3-Ga2ZnO4-ZnO類在1350℃時的相位關係),J. Solid State Chem.,1991,Vol. 93,p. 298-315
[非專利文獻3] N. Kimizuka,M. Isobe,and M. Nakamura,"Syntheses and Single-Crystal Data of Homologous Compounds,In2O3(ZnO) m (m=3,4,and 5),InGaO3(ZnO)3,and Ga2O3(ZnO) m (m=7,8,9,and 16) in the In2O3-ZnGa2O4-ZnO System"(同系物的合成和單晶資料，In2O3-ZnGa2O4-ZnO類的In2O3(ZnO) m (m=3,4,and 5),InGaO3(ZnO)3,and Ga2O3(ZnO) m (m=7,8,9,and 16)),J. Solid State Chem.,1995,Vol. 116,p. 170-178
[非專利文獻4]　中村真佐樹、君塚昇、毛利尚彥、磯部光正,"相、InFeO3(ZnO)m(m：自然數) 同型化合物合成結晶構造"(同系物、銦鐵鋅氧化物(InFeO3(ZnO) m )(m為自然數)及其同型化合物的合成以及結晶結構),固體物理(SOLID STATE PHYSICS),1993,Vol. 28,No. 5,p. 317-327
[非專利文獻5] K. Nomura,H. Ohta,K. Ueda,T. Kamiya,M. Hirano,and H. Hosono,"Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor"(由單晶透明氧化物半導體製造的薄膜電晶體),SCIENCE,2003,Vol. 300,p. 1269-1272
[非專利文獻6] K. Nomura,H. Ohta,A. Takagi,T. Kamiya,M. Hirano,and H. Hosono,"Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors"(室溫下的使用非晶氧化物半導體的透明撓性薄膜電晶體的製造),NATURE,2004,Vol. 432 p.488-492
在將氧化物半導體用於薄膜電晶體的通道層的情況下，臨界值電壓因為製造步驟而有時會向負側或正側偏移。因此，將氧化物半導體用於通道層的薄膜電晶體需要具有能夠控制臨界值電壓的結構。
薄膜電晶體的臨界值電壓藉由如下方法可以控制為所希望的值，即，在薄膜電晶體的通道形成區上下隔著閘極絕緣膜設置閘極電極，並且控制上部及/或下部的閘極電極的電位。在通道形成區上下配置閘極電極導致步驟數量的增加。因此，要求採用可以更確實地控制臨界值電壓而不導致步驟數量的增加的結構。
本發明的一實施例的目的之一在於提供一種半導體裝置的製造方法，其中，藉由將氧化物半導體用於通道層且控制臨界值電壓，獲得具有電特性優異的薄膜電晶體的半導體裝置而不導致步驟數量的增加。
為了將臨界值電壓控制為所希望的值，在氧化物半導體膜上下設置閘極電極。明確而言，形成設置在氧化物半導體膜下方的閘極電極(也可以稱為第一閘極電極)及設置在氧化物半導體膜上方的閘極電極(也可以稱為第二閘極電極或背閘極電極)。此時，藉由在氧化物半導體膜的構圖同時形成第二閘極電極，控制第二閘極電極的製造所需要的步驟的數量的增加。
本說明書所公開的本發明的一實施例是一種半導體裝置的製造方法，包括以下步驟：在絕緣表面上形成第一導電層，藉由第一構圖形成第一閘極電極；在所述第一閘極電極上形成第一絕緣膜；在所述第一絕緣膜上形成第二導電層，藉由第二構圖形成佈線層；在所述第一絕緣膜及所述佈線層上形成氧化物半導體膜、第二絕緣膜及第三導電層，藉由第三構圖形成島狀氧化物半導體膜、所述島狀氧化物半導體膜上的島狀第二絕緣膜及所述島狀第二絕緣膜上的第二閘極電極；形成覆蓋所述第一絕緣膜、所述佈線層、所述島狀氧化物半導體膜、所述島狀第二絕緣膜及所述第二閘極電極的層間絕緣層，藉由第四構圖形成到達所述第二閘極電極及所述佈線層的開口部；以及在所述層間絕緣層上形成導電材料，藉由第五構圖形成連接到所述第二閘極電極的引繞佈線及連接到所述佈線層的像素電極。
本說明書所公開的本發明的一實施例是一種半導體裝置的製造方法，包括如下步驟：在絕緣表面上形成第一導電層，藉由第一構圖形成第一閘極電極；在所述第一閘極電極上形成第一絕緣膜；在所述第一絕緣膜上形成第二導電層，藉由第二構圖形成佈線層；在所述第一絕緣膜及所述佈線層上形成氧化物半導體膜、通道保護膜、第二絕緣膜及第三導電層，藉由第三構圖形成島狀氧化物半導體膜、所述島狀氧化物半導體膜上的島狀通道保護膜、所述島狀通道保護膜上的島狀第二絕緣膜及所述島狀第二絕緣膜上的第二閘極電極；形成覆蓋所述第一絕緣膜、所述佈線層、所述島狀氧化物半導體膜、所述島狀通道保護膜、所述島狀第二絕緣膜及所述第二閘極電極的層間絕緣層，藉由第四構圖形成到達所述第二閘極電極及所述佈線層的開口部；以及在所述層間絕緣層上形成導電材料，藉由第五構圖形成連接到所述第二閘極電極的引繞佈線及連接到所述佈線層的像素電極。
此外，在半導體裝置的製造方法中，可以藉由第二構圖在所述佈線層上形成第二氧化物半導體膜，並且可以藉由第三構圖在氧化物半導體膜和佈線層重疊的區域中形成由所述第二氧化物半導體膜構成的緩衝層。
此外，在半導體裝置的製造方法中，可以藉由第二構圖在佈線層下形成第二氧化物半導體膜。
此外，在半導體裝置的製造方法中，引繞佈線可以設置為與所述第二閘極電極重疊。
此外，在半導體裝置的製造方法中，層間絕緣層可以是聚醯亞胺。
此外，在半導體裝置的製造方法中，通道保護膜可以是非晶矽。
此外，在半導體裝置的製造方法中，氧化物半導體膜可以包含氧化矽地形成。
此外，在半導體裝置的製造方法中，引繞佈線可以與第一閘極電極連接地形成。
此外，在半導體裝置的製造方法中，第二絕緣膜的膜厚度可以為50nm以上且500nm以下。
根據本發明的一實施例的在使用氧化物半導體的通道形成區上下配置閘極電極的半導體裝置的製造方法，可以採用能夠控制臨界值電壓的結構而不導致步驟數量的增加的結構。
下面，關於本發明的實施例將參照附圖給予說明。但是，實施例及例子可以藉由多種不同的方式來實施，所屬技術領域的普通技術人員很容易理解：本發明的方式和細節可以在不脫離本發明的宗旨及其範圍的條件下作各種各樣的變換。因此，本發明不應該被解釋為僅限於以下所示的實施例及例子的記載內容。此外，在以下所說明的本發明的結構中，在不同附圖之間共同使用相同的附圖標記來表示相同的部分，而省略同一部分或具有同樣功能的部分的詳細說明。
另外，在每個實施例的附圖等中，為便於清楚地說明有時對每個結構要素的大小、層的厚度、信號波形的彎曲或區域進行誇張的描述。因此，不一定侷限於這些尺度。
另外，本說明書中使用的“第一”、“第二”、“第三”等序數是為了避免結構要素的混同，而不是為了在數目方面上限定。
實施例1
在本實施例中，參照截面圖說明包括如下薄膜電晶體的半導體裝置的製造方法，該薄膜電晶體使用其上下由兩個閘極電極夾著的氧化物半導體膜。
首先，在具有絕緣表面的基板100上形成第一導電層，使用第一光掩模進行構圖(第一構圖)，以形成包括第一閘極電極101的閘佈線、電容佈線以及端子電極等(參照圖1A)。具有絕緣表面的基板100可以使用如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等用於電子工業的玻璃基板(也稱為“無鹼玻璃基板”)、具有能夠承受本製造步驟的處理溫度的耐熱性的塑膠基板等。在基板100為母板玻璃的情況下，基板的尺寸可以採用第一代(320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、***(680mm×880mm或730mm×920mm)、第五代(1000mm×1200mm或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)、第十代(2950mm×3400mm)等。
此外，作為第一閘極電極101，可以使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以這些金屬材料為主要成分的合金材料的單層或疊層形成導電層。在本實施例中，作為一例，使用膜厚度為100nm的鎢的單層。
在第一閘極電極101具有疊層結構的情況下，例如，最好採用：在鋁層上層疊有鉬層的雙層疊層結構；在銅層上層疊有鉬層的雙層結構；在銅層上層疊有氮化鈦層或氮化鉭層的雙層結構；層疊有氮化鈦層和鉬層的雙層結構。另外，也有在包含Ca的銅層上層疊有成為阻擋層的包含Ca的氧化銅層的疊層；以及在包含Mg的銅層上層疊有成為阻擋層的包含Mg的氧化銅層的疊層。另外，作為三層的疊層結構，最好採用層疊有鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層、氮化鈦層或鈦層的結構。
另外，構圖是指對膜(層)進行形狀加工，並且是指藉由光石印步驟形成膜的掩模圖案(也稱為遮光圖案)，其中光石印步驟包括光抗蝕劑的形成、曝光、顯影、蝕刻步驟、抗蝕劑剝離步驟、清洗及檢查等一系列的處理。換言之，構圖是指去除形成在基板上的層的不需要的部分並加工為所希望的形狀。
另外，關於光抗蝕劑的塗敷，也可以藉由絲網印刷法或噴墨法預先形成大於進行形狀加工的掩模圖案的形狀的圖案，而不在進行形狀加工的膜的整個表面上塗敷掩模圖案。藉由將光抗蝕劑形成為大於進行形狀加工的掩模圖案的形狀的圖案，然後光石印步驟等對該光抗蝕劑進行所希望的形狀加工，以可以減少因顯影而剝離的光抗蝕劑的數量。因此，可以謀求降低製造半導體裝置的成本。
另外，也可以在基板100和閘極電極101之間形成絕緣膜。絕緣膜藉由CVD法、電漿CVD法、濺射法、旋塗法等方法使用包含矽的氧化物材料、氮化物材料的單層或疊層來形成。也可以不形成該絕緣膜，但是具有遮斷來自基板100的污染物質的擴散等的效果。
接著，形成覆蓋第一閘極電極101的第一閘極絕緣膜111(也稱為第一絕緣膜)。第一閘極絕緣膜111藉由濺射法、PCVD法等以50nm至400nm的膜厚度形成。作為第一閘極絕緣膜111的一例，可以形成氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜。在本實施例中，作為一例，使用膜厚度為100nm的氧氮化矽膜。另外，作為閘極絕緣膜，除了形成單層以外，還可以形成氧化矽膜、氮化矽膜、氧氮化矽膜及氮氧化矽膜中的任何兩層或三層。除此之外，作為第一閘極絕緣膜111的一例，可以使用氧化鋁、氧化鎂、氮化鋁、氧化釔、氧化鉿等金屬化合物來形成。
這裏，氧氮化矽膜是指其組成中的氧含量大於氮含量的膜，並且是指在使用盧瑟福背散射法(RBS:Rutherford Backscattering Spectrometry)及氫前散射法(HFS:Hydrogen Forward Scattering)進行測定時，作為其組成範圍包含55原子%至70原子%的氧、0.5原子%至15原子%的氮、25原子%至35原子%的矽及0.1原子%至10原子%的氫的膜。此外，氮氧化矽膜是指其組成中的氮含量大於氧含量的膜，並且是指作為組成範圍包含5原子%至30原子%的氧、20原子%至55原子%的氮、25原子%至35原子%的矽、10原子%至30原子%的氫的物質。注意，在將構成氧氮化矽或氮氧化矽的原子的總計設定為100原子%時，氮、氧、矽及氫的含量比率包括在上述範圍內。
接著，在第一閘極絕緣膜111上藉由濺射法、真空蒸鍍法形成由金屬材料構成的導電層(也稱為第二導電層)，使用第二光掩模進行構圖(第二構圖)，以形成包括成為源極電極或汲極電極的佈線層112的信號線、電容佈線以及端子電極等(參照圖1B)。在本實施例中，作為一例，使用膜厚度為100nm的鈦。作為導電膜的材料，可以舉出選自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金膜等。此外，在進行200℃至600℃的熱處理的情況下，最好使導電膜具有承受該熱處理的耐熱性。因為當使用Al單質時有耐熱性低並且容易腐蝕等問題，所以組合Al與耐熱導電材料而形成。作為與Al組合的耐熱導電材料，使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素、以上述元素為成分的合金、組合上述元素的合金膜或以上述元素為成分的氮化物。
在此，作為導電膜，採用層疊Al膜和Ti膜而得到的導電膜。此外，導電膜也可以採用鈦膜的單層結構。另外，作為導電膜，也可以採用三層結構，其中包括Ti膜、在該Ti膜上層疊的包含Nd的鋁(Al-Nd)膜、以及在其上形成的Ti膜。作為導電膜，還可以採用包含矽的鋁膜的單層結構。
接著，在第一閘極絕緣膜111及佈線層112上形成氧化物半導體膜121(也稱為第一氧化物半導體膜)。將氧化物半導體膜121的膜厚度設定為5nm以上且200nm以下，最好設定為5nm以上且50nm以下，更最好設定為10nm以上且30nm以下。藉由減小氧化物半導體膜121的膜厚度，可以降低TFT特性(臨界值電壓等)的不均勻性。在本實施例中，作為氧化物半導體膜121形成100nm厚的第一In-Ga-Zn-O類非單晶膜(或者，也稱為In-Ga-Zn-O類非單晶膜)。使用直徑為8英寸的包含In(銦)、Ga(鎵)和Zn(鋅)的氧化物半導體靶材(In2O3:Ga2O3:ZnO=1:1:1)，將基板和靶材之間的距離設定為170mm，將壓力設定為0.4Pa，將直流(DC)電源設定為0.5kW，並且在氬或氧氣圍下，進行成膜。另外，當使用脈衝直流(DC)電源時，可以減輕塵土，並且膜厚度的分佈成為均勻，所以是最好的。
在藉由濺射法形成In-Ga-Zn-O類氧化物半導體膜121的情況下，也可以對包含In、Ga及Zn的氧化物半導體靶材添加氧化矽等絕緣雜質。藉由使氧化物半導體包含絕緣雜質，容易使所形成的氧化物半導體非晶化。此外，當氧化物半導體膜121在後面的過程中受到熱處理時，可以抑制由於該熱處理而晶化。
另外，作為氧化物半導體膜121，可以使用處於非晶狀態、多晶狀態或混在有非晶狀態和多晶狀態的微晶狀態且添加有第一族元素(例如，鋰(Li)、鈉(Na)、鉀(K)、銣(Rb)及銫(Cs))、第十三族元素(例如，硼(B)、鎵(Ga)、銦(In)、鉈(Tl))、第十四族元素(例如，碳(C)、矽(Si)、鍺(Ge)、錫(Sn)、鉛(Pb))、第十五族元素(例如，氮(N)、磷(P)、砷(As)、銻(Sb)、鉍(Bi))、第十七族元素(例如，氟(F)、氯(Cl)、溴(Br)、碘(I))等雜質元素中的其中之一者或多種的氧化鋅(ZnO)或不添加有任何雜質元素的氧化鋅(ZnO)。作為具體例子，可以使用InGaO3(ZnO)5、氧化鎂鋅(MgxZn(1-x)O)、氧化鎘鋅(CdxZn(1-x)O)、氧化鎘(CdO)、In-Ga-Zn-O類非晶氧化物半導體(a-IGZO)、In-Sn-Zn-O類、Ga-Sn-Zn-O類、In-Zn-O類、Sn-Zn-O類、In-Sn-O類或Ga-Zn-O類氧化物半導體中的任何物質。另外，因為以In-Ga-Zn-O類非單晶膜為代表的氧化物半導體是含有寬能隙(Eg)的材料，所以即使將兩個閘極電極設置在氧化物半導體膜上下，也可以抑制截止電流的增大，這是最好的。
此外，作為氧化物半導體膜，也可以使用如下氧化物半導體膜，該氧化物半導體膜藉由濺射法並使用包含SiOx的氧化物半導體靶材而得到，並且具有氧化矽，藉由典型地使用包含0.1wt%以上且20wt%以下的SiO2，最好使用包含1wt%以上且6wt%以下的SiO2的氧化物半導體靶材進行成膜，使在氧化物半導體膜中含有阻擋晶化的SiOx(X>0)，可以實現以薄膜電晶體的閘電壓儘量近於0V的正的臨界值電壓形成通道的薄膜電晶體。
接著，在氧化物半導體膜121上形成第二絕緣膜122。第二絕緣膜122藉由濺射法、PCVD法等以5nm以上且3000nm以下的膜厚度形成。作為第二絕緣膜122，可以形成氧化矽膜、氮化矽膜、氧氮化矽膜或氮氧化矽膜。在本實施例中，作為一例，使用膜厚度為100nm的氧氮化矽膜。另外，作為第二絕緣膜122，除了形成單層以外，還可以形成氧化矽膜、氮化矽膜、氧氮化矽膜及氮氧化矽膜中的任何兩層或三層。除此之外，作為第二絕緣膜122的一例，可以使用氧化鋁、氧化鎂、氮化鋁、氧化釔、氧化鉿等金屬化合物來形成。另外，藉由使用與第一閘極絕緣膜111相同的材料形成第二絕緣膜122，可以使用相同成膜裝置形成，因此可以謀求實現低成本化。另外，從降低TFT特性的不均勻性的觀點來看，第二絕緣膜122最好形成為5nm以上且200nm以下的膜厚度的膜。
接著，在第二絕緣膜122上形成第三導電層123(參照圖1C)。第三導電層123藉由濺射法、真空蒸鍍法以5nm以上且1000nm以下的膜厚度形成。在本實施例中，作為一例，使用膜厚度為100nm的鈦。作為第三導電層123的材料，可以舉出與佈線層112相同的導電膜。
接著，在第三導電層123上形成抗蝕劑，使用第三光掩模進行曝光、顯影的處理。並且，使用藉由由第三光掩模進行的曝光、顯影的處理而得到的抗蝕劑掩模來進行上述氧化物半導體膜121、第二絕緣膜122、第三導電層123的蝕刻步驟(參照圖1D)。在此蝕刻步驟不侷限於濕蝕刻，也可以利用乾蝕刻。另外，藉由使用乾蝕刻，可以將氧化物半導體膜121、第二絕緣膜122、第三導電層123的截面形成為具有錐形的形狀。由此得到島狀氧化物半導體膜131、島狀氧化物半導體膜131上的島狀第二閘極絕緣膜132(也稱為島狀第二絕緣膜)及島狀第二閘極絕緣膜132上的第二閘極電極133，並且在第二閘極電極133上殘留抗蝕劑掩模134(參照圖1D)。第二閘極電極133上的抗蝕劑掩模134在後面的過程中，經過抗蝕劑剝離步驟、清洗等的步驟被去除。另外，島狀氧化物半導體膜131、島狀第二閘極絕緣膜132及第二閘極電極133藉由同一個步驟進行蝕刻而形成為如圖1D所示那樣的每個端部一致並具有連續性的結構。另外，藉由將抗蝕劑掩模134的截面形成為具有錐形的形狀，可以防止因為臺階形狀而導致的佈線的斷開、短路等。
另外，本說明書所說明的“島狀”是指藉由構圖形成的膜的如下形狀，該形狀是不延伸在基板上來與電連接到外部的端子連接的形狀。作為其一例，有設置在像素內的TFT的半導體層。
在圖1D中，在氧化物半導體膜121上形成第二絕緣膜122，在第二絕緣膜122上形成第三導電層123，然後藉由構圖(第三構圖)形成島狀氧化物半導體膜131、島狀第二閘極絕緣膜132及第二閘極電極133。圖1D所示的製造方法具有如下優點。即，當剝離將氧化物半導體膜構圖為島狀氧化物半導體膜時殘留的抗蝕劑掩模時，可以減少由於使用抗蝕劑剝離液的處理或灰化處理造成的對島狀氧化物半導體膜表面的損傷。
此外，圖1D的截面中的第二閘極電極133的寬度最好形成為大於島狀氧化物半導體膜131的下面的佈線層112(源極電極及汲極電極)的間隔。藉由將第二閘極電極133的形狀形成為大於島狀氧化物半導體膜131的下面的佈線層112(源極電極及汲極電極)的間隔，可以提高對於島狀氧化物半導體膜131的遮光效果。藉由濺射法形成的In-Ga-Zn-O類非晶膜在450nm以下的波長具有光感度。因此，藉由設置用作遮斷波長為450nm以下的光的遮光層的第二閘極電極層133，可以得到減小具有氧化物半導體膜131的薄膜電晶體的電特性的變化的效果，這是很有用的。
另外，在去除抗蝕劑掩模134之後，最好以200℃至600℃，典型地以300℃至500℃進行熱處理。在此放置在爐中，在包含氧的氮氣圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行第一In-Ga-Zn-O類非單晶膜的原子級的重新排列。借助於該熱處理而解除阻礙載子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。另外，只要在形成第一In-Ga-Zn-O類非單晶膜之後，就對進行熱處理的時序沒有特別的限制。在本實施例中，因為可以採用由島狀第二閘極絕緣膜132覆蓋島狀氧化物半導體膜131上的結構，所以可以降低熱處理後的第一In-Ga-Zn-O類非單晶膜的劣化，這是最好的。
藉由以上步驟製造薄膜電晶體141，並且以覆蓋薄膜電晶體141的方式形成成為層間絕緣層的樹脂層142。然後，對樹脂層142進行第四構圖來形成分別達到第二閘極電極133和佈線層112的開口部。並且，在成為層間絕緣層的樹脂層142上形成導電材料，藉由第五構圖形成連接到第二閘極電極133的引繞佈線143和連接到佈線層112的像素電極144(參照圖1E)。
另外，樹脂層142形成為0.5μm至3μm的範圍的厚度。作為用於樹脂層142的感光性或非感光性的有機材料，使用聚醯亞胺、丙烯酸樹脂、聚醯胺、聚醯亞胺-醯胺、苯並環丁烯、或者這些的疊層等。在此，藉由塗布法形成感光性的聚醯亞胺，進行曝光、顯影及焙燒來形成其表面平坦且其膜厚度為1.5μm的由聚醯亞胺構成的樹脂層142。藉由塗布法形成聚醯亞胺，可以削減步驟數。另外，樹脂層142還用作阻擋水分或氫等侵入到島狀氧化物半導體膜131的保護絕緣層。
另外，使用第四光掩模在樹脂層142中形成用來電連接引繞佈線143和第二閘極電極133的開口部(接觸孔)及電連接像素電極144和佈線層112的開口部。並且，導電材料形成在樹脂層142上及接觸孔中，藉由使用第五光掩模進行構圖來形成引繞佈線143及像素電極144。
另外，引繞佈線143是用來連接到控制第二閘極電極133的電位的佈線的佈線。因此，作為引繞佈線143的結構，既可以將引繞佈線143引繞到輸入固定電位的端子，又可以設置達到第一閘極電極的接觸孔且將引繞佈線143引繞，以電連接第一閘極電極和第二閘極電極。在將第二閘極電極133的電位設定為與第一閘極電極101的電位不同的情況下，不需要形成用來電連接第一閘極電極101和第二閘極電極133的開口。另外，作為形成引繞佈線143及像素電極144的導電材料，可以使用具有透光性的導電材料如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。另外，作為引繞佈線143及像素電極144，也可以形成使用與佈線層112相同的材料的疊層結構。
如上所述那樣，本實施例所說明的半導體裝置的製造方法關於一種在使用氧化物半導體的通道形成區上下配置閘極電極的半導體裝置的製造方法，其中即使層疊的層的數量增加，也不導致步驟數量的增加。因此，可以實現製造步驟的縮短化及低成本化。並且，藉由使用第二閘極電極控制電位，可以控制臨界值電壓。在本實施例中的半導體裝置的製造方法中，可以在進行氧化物半導體膜的構圖之前在氧化物半導體膜上形成第二絕緣膜。因此，可以消除第二絕緣膜的因氧化物半導體膜的膜厚度而導致的臺階形狀。結果，可以得到容易減薄第二絕緣膜的膜厚度的結構。從而，藉由控制第二閘極電極的電位，可以將為薄膜電晶體的臨界值電壓的控制而需要的電位設定為小。
本實施例可以與其他實施例所記載的結構適當地組合並實施。
實施例2
在本實施例中，參照與實施例1不同的截面圖說明包括如下薄膜電晶體的半導體裝置的製造方法，該薄膜電晶體使用其上下由兩個閘極電極夾著的氧化物半導體膜的。
圖2A至2E表示其一部分與圖1A至1E不同的結構。在圖2A至2E中，使用相同的附圖標記來表示除了與圖1A至1E不同的部分以外的部分，並且對其詳細說明援用前面的實施例中的說明。
圖2A至2E是在佈線層112上形成成為緩衝層的第二氧化物半導體膜的例子。對圖2A的說明與對圖1A的說明相同。
在圖2B中，在第一閘極絕緣膜111上藉由濺射法、真空蒸鍍法形成由金屬材料構成的導電層(也稱為第二導電層)，在該導電層上藉由濺射法形成氧化物半導體膜，使用第二光掩模進行構圖(第二構圖)，以形成包括成為源極電極或汲極電極的佈線層112、氧化物半導體膜113(也稱為第二氧化物半導體膜、低電阻氧化物半導體膜)、電容佈線以及端子電極等(參照圖2B)。在本實施例中，作為成為氧化物半導體膜113的第二氧化物半導體膜，在包含氮氣體的氣圍中藉由濺射法使用包含In(銦)、Ga(鎵)及Zn(鋅)的氧化物半導體靶材(In2O3:Ga2O3:ZnO=1:1:1)來形成包含銦、鎵、鋅的氧氮化物膜。該氧氮化物膜藉由在後面的步驟中進行熱處理而成為其電阻低於上述第一氧化物半導體膜的In-Ga-Zn-O類非單晶膜的氧化物半導體膜(或第二In-Ga-Zn-O類非單晶膜)。
此外，作為低電阻的氧化物半導體膜，最好使用縮退的氧化物半導體。此外，縮退的氧化物半導體最好具有透光性。作為低電阻的氧化物半導體膜的一例，使用包含氮的In-Ga-Zn-O類非單晶膜，即In-Ga-Zn-O-N類非單晶膜(也稱為IGZON膜)即可。此外，作為低電阻的氧化物半導體膜，也可以使用Ga-Zn-O類非單晶膜或包含氮的Ga-Zn-O類非單晶膜，即Ga-Zn-O-N類非單晶膜。此外，作為低電阻的氧化物半導體膜，也可以使用Al-Zn-O類非單晶膜或包含氮的Al-Zn-O類非單晶膜，即Al-Zn-O-N類非單晶膜。另外，包含在Ga-Zn-O類氧化物半導體或Ga-Zn-O-N類氧化物半導體中的鎵最好為1wt%以上且10wt%以下，並且包含在Al-Zn-O類氧化物半導體或Al-Zn-O-N類氧化物半導體中的鋁最好為1wt%以上且10wt%以下。此外，還可以使用包含氮的Zn-O-N類非單晶膜或包含氮的Sn-Zn-O-N類非單晶膜。
接著，與圖1C同樣，在第一閘極絕緣膜111及氧化物半導體膜113上按順序層疊形成氧化物半導體膜121、第二絕緣膜122及第三導電層123(參照圖2C)。
接著，與圖1D同樣，在第三導電層123上形成抗蝕劑，使用第三光掩模進行曝光、顯影的處理。並且，使用藉由由第三光掩模進行的曝光、顯影的處理而得到的抗蝕劑掩模來進行上述氧化物半導體膜113(第二氧化物半導體膜)、氧化物半導體膜121(第一氧化物半導體膜)、第二絕緣膜122、第三導電層123的蝕刻步驟(參照圖2D)。由此得到島狀氧化物半導體膜131、島狀氧化物半導體膜131下的緩衝層135(也稱為低電阻區、N+型區及n+層)、島狀氧化物半導體膜131上的島狀第二閘極絕緣膜132(也稱為第二絕緣膜)及島狀第二閘極絕緣膜132上的第二閘極電極133，並且在第二閘極電極133上殘留抗蝕劑掩模134(參照圖2D)。另外，緩衝層135、島狀氧化物半導體膜131、島狀第二閘極絕緣膜132及第二閘極電極133的端部藉由同一個步驟進行蝕刻而形成為如圖2D所示那樣一致並具有連續性的結構。另外，藉由將抗蝕劑掩模134的截面形成為具有錐形的形狀，可以防止因為臺階形狀而導致的佈線的斷開、短路等。
另外，在去除抗蝕劑掩模134之後，最好以200℃至600℃，典型地以300℃至500℃進行熱處理。在此放置在爐中，在包含氧的氮氣圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行第一氧化物半導體膜的In-Ga-Zn-O類非單晶膜及第二氧化物半導體膜的In-Ga-Zn-O類非單晶膜的原子級的重新排列。借助於該熱處理而解除阻礙載子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。另外，只要在形成第一氧化物半導體膜及第二氧化物半導體膜之後，就對進行熱處理的時序沒有特別的限制。
藉由以上步驟製造薄膜電晶體141，並且以覆蓋薄膜電晶體141的方式形成成為層間絕緣層的樹脂層142。另外，與圖1E同樣，使用第四及第五光掩模覆蓋薄膜電晶體141地形成成為層間絕緣層的樹脂層142，然後對成為層間絕緣層的樹脂層142形成分別達到第二閘極電極133和佈線層112的開口部，並且在成為層間絕緣層的樹脂層142上形成導電材料，形成連接到第二閘極電極133的引繞佈線143和連接到佈線層112的像素電極144(參照圖2E)。
本實施例可以與其他實施例所記載的結構適當地組合並實施。因此，與前面的實施例同樣，本實施例所說明的半導體裝置的製造方法關於一種在使用氧化物半導體的通道形成區上下配置閘極電極的半導體裝置的製造方法，其中即使層疊的層的數量增加，也不導致步驟數量的增加。因此，可以實現製造步驟的縮短化及低成本化。並且，藉由使用第二閘極電極控制電位，可以控制臨界值電壓。在本實施例中的半導體裝置的製造方法中，可以在進行氧化物半導體膜的構圖之前在氧化物半導體膜上形成第二絕緣膜。因此，可以消除第二絕緣膜的因氧化物半導體膜的膜厚度而導致的臺階形狀。結果，可以採用容易減薄第二絕緣膜的膜厚度的結構。從而，藉由控制第二閘極電極的電位，可以將為薄膜電晶體的臨界值電壓的控制而需要的電位設定為小。
實施例3
在本實施例中，參照與實施例1、實施例2不同的截面圖說明包括如下薄膜電晶體的半導體裝置的製造方法，該薄膜電晶體使用其上下由兩個閘極電極夾著的氧化物半導體膜。
圖3A至3E表示其一部分與圖1A至1E、圖2A至2E不同的結構。在圖3A至3E中，使用相同的附圖標記來表示除了與圖1A至1E、圖2A至2E不同的部分以外的部分，並且對其詳細說明援用前面的實施例中的說明。
圖3A至3E是在圖1B的佈線層112下形成成為緩衝層的第二氧化物半導體膜的例子。對圖3A的說明與對圖1A的說明相同。
在圖3B中，在第一閘極絕緣膜111上藉由濺射法形成氧化物半導體膜，在該氧化物半導體膜上藉由濺射法、真空蒸鍍法形成由金屬材料構成的導電層(也稱為第二導電層)，使用第二光掩模進行構圖(第二構圖)，以形成包括成為源極電極或汲極電極的佈線層112、氧化物半導體膜113(也稱為第二氧化物半導體膜、低電阻氧化物半導體膜、緩衝層)、電容佈線以及端子電極等(參照圖3B)。在本實施例中，作為成為氧化物半導體膜113的第二氧化物半導體膜，在包含氮氣體的氣圍中藉由濺射法使用包含In(銦)、Ga(鎵)及Zn(鋅)的氧化物半導體靶材(In2O3:Ga2O3:ZnO=1:1:1)來形成包含銦、鎵、鋅的氧氮化物膜。該氧氮化物膜藉由在後面的步驟中進行熱處理而成為其電阻低於上述第一氧化物半導體膜的In-Ga-Zn-O類非單晶膜的氧化物半導體膜(或第二In-Ga-Zn-O類非單晶膜)。
接著，與圖1C同樣，在第一閘極絕緣膜111及佈線層112上按順序層疊形成氧化物半導體膜121(第一氧化物半導體膜)、第二絕緣膜122及第三導電層123(參照圖3C)。
接著，與圖1D同樣，在第三導電層123上形成抗蝕劑，使用第三光掩模進行曝光、顯影的處理。並且，使用藉由由第三光掩模進行的曝光、顯影的處理而得到的抗蝕劑掩模來進行氧化物半導體膜121、第二絕緣膜122、第三導電層123的蝕刻步驟(參照圖3D)。由此得到島狀氧化物半導體膜131、島狀氧化物半導體膜131上的島狀第二閘極絕緣膜132及島狀第二閘極絕緣膜132上的第二閘極電極133，並且在第二閘極電極133上殘留抗蝕劑掩模134(參照圖3D)。另外，島狀氧化物半導體膜131、島狀第二閘極絕緣膜132及第二閘極電極133的端部藉由同一個步驟進行蝕刻而形成為如圖3D所示那樣一致並具有連續性的結構。另外，藉由將抗蝕劑掩模134的截面形成為具有錐形的形狀，可以防止因為臺階形狀而導致的佈線的斷開、短路等。
另外，在去除抗蝕劑掩模134之後，最好以200℃至600℃，典型地以300℃至500℃進行熱處理。在此放置在爐中，在包含氧的氮氣圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行第一氧化物半導體膜的In-Ga-Zn-O類非單晶膜及第二氧化物半導體膜的In-Ga-Zn-O類非單晶膜的原子級的重新排列。借助於該熱處理而解除阻礙載子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。另外，只要在形成第一氧化物半導體膜及第二氧化物半導體膜之後，就對進行熱處理的時序沒有特別的限制。
藉由以上步驟製造薄膜電晶體141。另外，與圖1E同樣，使用第四及第五光掩模覆蓋薄膜電晶體141地形成成為層間絕緣層的樹脂層142，然後在成為層間絕緣層的樹脂層142中形成接觸孔，並且在成為層間絕緣層的樹脂層142上形成導電材料，形成連接到第二閘極電極133的引繞佈線143和連接到佈線層112的像素電極144(參照圖3E)。
本實施例可以與其他實施例所記載的結構適當地組合並實施。因此，與前面的實施例同樣，本實施例所說明的半導體裝置的製造方法關於一種在使用氧化物半導體的通道形成區上下配置閘極電極的半導體裝置的製造方法，其中即使層疊的層的數量增加，也不導致步驟數量的增加。因此，可以實現製造步驟的縮短化及低成本化。並且，藉由使用第二閘極電極控制電位，可以控制臨界值電壓。在本實施例中的半導體裝置的製造方法中，可以在進行氧化物半導體膜的構圖之前在氧化物半導體膜上形成第二絕緣膜。因此，可以消除第二絕緣膜的因氧化物半導體膜的膜厚度而導致的臺階形狀。結果，可以採用容易減薄第二絕緣膜的膜厚度的結構。從而，藉由控制第二閘極電極的電位，可以將為薄膜電晶體的臨界值電壓的控制而需要的電位設定為小。
實施例4
在本實施例中，參照與實施例1不同的截面圖說明包括如下薄膜電晶體的半導體裝置的製造方法，該薄膜電晶體使用其上下由兩個閘極電極夾著的氧化物半導體膜。
另外，圖4A至4E表示其一部分與圖1A至1E不同的結構。在圖4A至4E中，使用相同的附圖標記來表示除了與圖1A至1E不同的部分以外的部分，並且對其詳細說明援用前面的實施例中的說明。
圖4A至4E是在圖1B的氧化物半導體膜121和第二絕緣膜122之間形成通道保護膜的例子。對圖4A、4B的說明與對圖1A、1B的說明相同。
在圖4C中，在第一閘極絕緣膜111及佈線層112上按順序層疊形成氧化物半導體膜121、通道保護膜124、第二絕緣膜122及第三導電層123。在本實施例中，作為通道保護膜124的材料的一例，使用無極絕緣材料，或者不侷限於無極絕緣材料，使用藉由濺射法而得到的非晶半導體膜或其化合物、典型為非晶矽膜即可。此外，用於通道保護膜124的非晶矽膜的化合物是指藉由濺射法形成的包含硼等p型雜質元素的p型非晶矽膜或藉由濺射法形成的包含磷等n型雜質元素的n型非晶矽膜。尤其是，在將p型非晶矽膜用於通道保護膜124的情況下，有如下效果：降低在截止時的漏電流，並且消除在接觸於p型非晶矽膜地設置的氧化物半導體膜的背通道中產生的載子(電子)。此外，在將非晶矽膜用於通道保護膜124的情況下，非晶矽膜具有阻擋水分、氫離子、OH-等的功能。此外，非晶矽膜也用作遮斷對氧化物半導體的光的入射的遮光層。
在本實施例中，作為通道保護膜124，使用藉由使用包含硼的靶材的濺射法而得到的包含硼的非晶矽膜。此外，包含硼的非晶矽膜以低功率條件或基板溫度為低於200℃的條件形成。因為通道保護膜124接觸於氧化物半導體膜121地形成，所以最好儘量減少在形成通道保護膜124時及在蝕刻時的對氧化物半導體膜121的損傷。
接著，與圖1D同樣，在第三導電層123上形成抗蝕劑，使用第三光掩模進行曝光、顯影的處理。並且，使用藉由由第三光掩模進行的曝光、顯影的處理而得到的抗蝕劑掩模來進行氧化物半導體膜121、通道保護膜124、第二絕緣膜122、第三導電層123的蝕刻步驟(參照圖4D)。由此得到島狀氧化物半導體膜131(也稱為第一島狀氧化物半導體膜)、島狀氧化物半導體膜131上的島狀通道保護膜136、島狀通道保護膜136上的島狀第二閘極絕緣膜132(也稱為島狀第二絕緣膜)及島狀第二閘極絕緣膜132上的第二閘極電極133，並且在第二閘極電極133上殘留抗蝕劑掩模134(參照圖4D)。另外，島狀氧化物半導體膜131、島狀通道保護膜136、島狀第二閘極絕緣膜132及第二閘極電極133的端部藉由同一步驟進行蝕刻而形成為如圖4D所示那樣一致並具有連續性的結構。另外，藉由將抗蝕劑掩模134的截面形成為具有錐形的形狀，可以防止因為臺階形狀而導致的佈線的斷開、短路等。
另外，在去除抗蝕劑掩模134之後，與圖1D同樣，最好以200℃至600℃，典型地以300℃至500℃進行熱處理。
藉由以上步驟製造薄膜電晶體141。另外，與圖1E同樣，使用第四及第五光掩模覆蓋薄膜電晶體141地形成成為層間絕緣層的樹脂層142，然後在成為層間絕緣層的樹脂層142中形成接觸孔，並且在成為層間絕緣層的樹脂層142上形成導電材料，形成連接到第二閘極電極133的引繞佈線143和連接到佈線層112的像素電極144(參照圖4E)。
本實施例可以與其他實施例所記載的結構適當地組合並實施。因此，與前面的實施例同樣，本實施例所說明的半導體裝置的製造方法關於一種在使用氧化物半導體的通道形成區上下配置閘極電極的半導體裝置的製造方法，其中即使層疊的層的數量增加，也不導致步驟數量的增加。因此，可以實現製造步驟的縮短化及低成本化。並且，藉由使用第二閘極電極控制電位，可以控制臨界值電壓。在本實施例中的半導體裝置的製造方法中，可以在進行氧化物半導體膜的構圖之前在氧化物半導體膜上形成第二絕緣膜。因此，可以消除第二絕緣膜的由因氧化物半導體膜的膜厚度而導致的臺階形狀。結果，可以採用容易減薄第二絕緣膜的膜厚度的結構。從而，藉由控制第二閘極電極的電位，可以將為薄膜電晶體的臨界值電壓的控制而需要的電位設定為小。
實施例5
在本實施例中，參照與實施例2不同的截面圖說明包括如下薄膜電晶體的半導體裝置的製造方法，該薄膜電晶體使用其上下由兩個閘極電極夾著的氧化物半導體膜。
另外，圖5A至5E表示其一部分與圖2A至2E、圖4A至4E不同的結構。在圖5A至5E中，使用相同的附圖標記來表示除了與圖2A至2E、圖4A至4E不同的部分以外的部分，並且對其詳細說明援用前面的實施例中的說明。
圖5A至5E是在圖1B的佈線層112上形成成為緩衝層的第二氧化物半導體膜的例子。對圖5A、5B的說明與對圖2A、2B的說明相同。
接著，與圖4C同樣，在第一閘極絕緣膜111及氧化物半導體膜113上按順序層疊形成氧化物半導體膜121、通道保護膜124、第二絕緣膜122及第三導電層123(參照圖5C)。
接著，與圖2D同樣，在第三導電層123上形成抗蝕劑，使用第三光掩模進行曝光、顯影的處理。並且，使用藉由由第三光掩模進行的曝光、顯影的處理而得到的抗蝕劑掩模來進行上述氧化物半導體膜113(第二氧化物半導體膜)、氧化物半導體膜121(第一氧化物半導體膜)、通道保護膜124、第二絕緣膜122、第三導電層123的蝕刻步驟(參照圖5D)。由此得到島狀氧化物半導體膜131、島狀氧化物半導體膜131下的緩衝層135(也稱為低電阻區、N+型區及n+層)、島狀氧化物半導體膜131上的島狀通道保護膜136、島狀通道保護膜136上的第二閘極絕緣膜132及島狀第二閘極絕緣膜132上的第二閘極電極133，並且在第二閘極電極133上殘留抗蝕劑掩模134(參照圖5D)。另外，緩衝層135、島狀氧化物半導體膜131、島狀通道保護膜136、島狀第二閘極絕緣膜132及第二閘極電極133的端部藉由同一個步驟進行蝕刻而形成為如圖5D所示那樣一致並具有連續性的結構。另外，藉由將抗蝕劑掩模134的截面形成為具有錐形的形狀，可以防止因為臺階形狀而導致的佈線的斷開、短路等。
另外，在去除抗蝕劑掩模134之後，最好以200℃至600℃，典型地以300℃至500℃進行熱處理。在此放置在爐中，在包含氧的氮氣圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行第一In-Ga-Zn-O類非單晶膜及第二In-Ga-Zn-O類非單晶膜的原子級的重新排列。借助於該熱處理而解除阻礙載子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。另外，只要在形成第一In-Ga-Zn-O類非單晶膜及第二In-Ga-Zn-O類非單晶膜之後，就對進行熱處理的時序沒有特別的限制。
藉由以上步驟製造薄膜電晶體141。另外，與圖2E同樣，使用第四及第五光掩模覆蓋薄膜電晶體141地形成成為層間絕緣層的樹脂層142，然後對成為層間絕緣層的樹脂層142形成分別達到第二閘極電極133和佈線層112的開口部，並且在成為層間絕緣層的樹脂層142上形成導電材料，形成連接到第二閘極電極133的引繞佈線143和連接到佈線層112的像素電極144(參照圖5E)。
本實施例可以與其他實施例所記載的結構適當地組合並實施。因此，與前面的實施例同樣，本實施例所說明的半導體裝置的製造方法關於一種在使用氧化物半導體的通道形成區上下配置閘極電極的半導體裝置的製造方法，其中即使層疊的層的數量增加，也不導致步驟數量的增加。因此，可以實現製造步驟的縮短化及低成本化。並且，藉由使用第二閘極電極控制電位，可以控制臨界值電壓。在本實施例中的半導體裝置的製造方法中，可以在進行氧化物半導體膜的構圖之前在氧化物半導體膜上形成第二絕緣膜。因此，可以消除第二絕緣膜的因氧化物半導體膜的膜厚度而導致的臺階形狀。結果，可以採用容易減薄第二絕緣膜的膜厚度的結構。從而，藉由控制第二閘極電極的電位，可以將為薄膜電晶體的臨界值電壓的控制而需要的電位設定為小。
實施例6
在本實施例中，參照與實施例3不同的截面圖說明包括如下薄膜電晶體的半導體裝置的製造方法，該薄膜電晶體使用其上下由兩個閘極電極夾著的氧化物半導體膜。
另外，圖6A至6E表示其一部分與圖3A至3E、圖4A至4E不同的結構。在圖6A至6E中，使用相同的附圖標記來表示除了與圖3A至3E、圖4A至4E不同的部分以外的部分，並且對其詳細說明援用前面的實施例中的說明。
圖6A至6E是在圖3B的佈線層112下形成第二In-Ga-Zn-O類非單晶膜的氧化物半導體膜113(也稱為低電阻區、緩衝層)的例子。對圖6A、6B的說明與對圖3A、3B的說明相同。
接著，與圖4C同樣，在第一閘極絕緣膜111及佈線層112上按順序層疊形成氧化物半導體膜121、通道保護膜124、第二絕緣膜122及第三導電層123(參照圖6C)。
接著，與圖3D同樣，在第三導電層123上形成抗蝕劑，使用第三光掩模進行曝光、顯影的處理。並且，使用藉由由第三光掩模進行的曝光、顯影的處理而得到的抗蝕劑掩模來進行氧化物半導體膜121、通道保護膜124、第二絕緣膜122、第三導電層123的蝕刻步驟(參照圖6D)。由此得到島狀氧化物半導體膜131、島狀氧化物半導體膜131上的島狀通道保護膜136、島狀通道保護膜136上的島狀第二閘極絕緣膜132及島狀第二閘極絕緣膜132上的第二閘極電極133，並且在第二閘極電極133上殘留抗蝕劑掩模134(參照圖6D)。另外，島狀氧化物半導體膜131、島狀通道保護膜136、島狀第二閘極絕緣膜132及第二閘極電極133的端部藉由同一個步驟進行蝕刻而形成為如圖6D所示那樣一致並具有連續性的結構。另外，藉由將抗蝕劑掩模134的截面形成為具有錐形的形狀，可以防止因為臺階形狀而導致的佈線的斷開、短路等。
另外，在去除抗蝕劑掩模134之後，最好以200℃至600℃，典型地以300℃至500℃進行熱處理。在此放置在爐中，在包含氧的氮氣圍下以350℃進行一個小時的熱處理。藉由該熱處理，進行第一氧化物半導體膜的In-Ga-Zn-O類非單晶膜及第二氧化物半導體膜的In-Ga-Zn-O類非單晶膜的原子級的重新排列。借助於該熱處理而解除阻礙載子遷移的應變，所以在此的熱處理(還包括光退火)是重要的。另外，只要在形成第一氧化物半導體膜及第二氧化物半導體膜之後，就對進行熱處理的時序沒有特別的限制。
藉由以上步驟製造薄膜電晶體141。另外，與圖3E同樣，使用第四及第五光掩模覆蓋薄膜電晶體141地形成成為層間絕緣層的樹脂層142，然後在成為層間絕緣層的樹脂層142中形成接觸孔，並且在成為層間絕緣層的樹脂層142上形成導電材料，形成連接到第二閘極電極133的引繞佈線143和連接到佈線層112的像素電極144(參照圖6E)。
本實施例可以與其他實施例所記載的結構適當地組合並實施。因此，與前面的實施例同樣，本實施例所說明的半導體裝置的製造方法關於一種在使用氧化物半導體的通道形成區上下配置閘極電極的半導體裝置的製造方法，其中即使層疊的層的數量增加，也不導致步驟數量的增加。因此，可以實現製造步驟的縮短化及低成本化。並且，藉由使用第二閘極電極控制電位，可以控制臨界值電壓。在本實施例中的半導體裝置的製造方法中，可以在進行氧化物半導體膜的構圖之前在氧化物半導體膜上形成第二絕緣膜。因此，可以消除第二絕緣膜的因氧化物半導體膜的膜厚度而導致的臺階形狀。結果，可以採用容易減薄第二絕緣膜的膜厚度的結構。從而，藉由控制第二閘極電極的電位，可以將為薄膜電晶體的臨界值電壓的控制而需要的電位設定為小。
實施例7
在本實施例中，對顯示裝置參照方塊圖、電路圖、表示各信號等的電位變化的波形圖、俯視圖(佈局圖)等進行說明。
圖7A示出主動矩陣型液晶顯示裝置的方塊圖的一例。圖7A所示的液晶顯示裝置在基板800上包括：具有多個具備顯示元件的像素的像素部801；控制連接到每個像素的閘極電極的掃描線的掃描線驅動電路802；以及控制對被選擇了的像素的視頻信號輸入的信號線驅動電路803。在每個像素中設置有圖7B所示的薄膜電晶體804(也稱為TFT：Thin Film Transistor)。薄膜電晶體804是由第一控制信號G1及第二控制信號G2進行In端子和Out端子之間的電控制的元件。另外，圖7B所示的薄膜電晶體804的標誌是指上述實施例1至6中任一個所說明的由四個端子控制的薄膜電晶體，並且以下使用在附圖等中。
另外，這裏表示在顯示裝置中製造掃描線驅動電路802及信號線驅動電路803的方式，但是也可以使用IC等半導體裝置安裝掃描線驅動電路802的一部分。此外，也可以使用IC等半導體裝置安裝信號線驅動電路803的一部分。也可以採用在基板800上設置多個掃描線驅動電路802的結構。
圖8是說明構成顯示裝置的信號輸入端子、掃描線、信號線、包括非線形元件的保護電路及像素部的位置關係的圖。在具有絕緣表面的基板820上交叉配置有掃描線823A及控制線823B與信號線824，以構成像素部827。另外，像素部827相當於圖7所示的像素部801。另外，也可以採用將控制線823B配置為平行於信號線824的結構。
像素部827包括排列成矩陣形狀的多個像素828。像素828包括連接到掃描線823A、控制線823B、信號線824的像素TFT829(也稱為薄膜電晶體)、儲存電容部830、像素電極831而構成。
在這裏所示的像素結構中，儲存電容部830的一方電極與像素TFT829連接，另一方電極與電容線832連接。此外，像素電極831構成驅動顯示元件(液晶元件、發光元件、對比度媒體(電子墨)等)的一方電極。這些顯示元件的另一方電極(也稱為對置電極)連接於公共端子833。共同電位(也稱為公共電位)從公共端子供給到顯示裝置的另一方電極。
保護電路835設置在從像素部827延伸設置的佈線和信號線輸入端子822之間。此外，保護電路835設置在掃描線驅動電路802和像素部827之間。在本實施例中，設置多個保護電路835，以構成為不因靜電等而對掃描線823A、控制線823B、信號線824及電容線832施加衝擊電壓而損壞像素TFT829等。為此，保護電路835採用當施加衝擊電壓時，向公共佈線釋放電荷的結構。
本實施例表示在信號線輸入端子822附近設置保護電路835的例子。但是，保護電路835的設置位置、保護電路835的有無不侷限於此。
藉由將實施例1至6中任一個所示的薄膜電晶體用於圖8的像素TFT829，有如下優點。
藉由設置具有由實施例1至6中任一個所示的製造方法來製造的薄膜電晶體的像素，可以控制薄膜電晶體的臨界值電壓且/或增大薄膜電晶體的導通電流而不導致步驟數量的增加。
接下來，圖9示出表示供給到像素828的信號的電位變化的概略的波形圖，並且說明像素828的工作。圖9示出連接有任意像素的掃描線823A、控制線823B、信號線824及電容線832中的每一個電位的波形。圖9以橫軸和縱軸分別為時間和電位示出：表示掃描線823A的電位變化的概略的波形G1；表示控制線823B的電位變化的概略的波形G2；表示信號線824的電位變化的概略的波形D；以及表示電容線832的電位變化的概略的波形COM的時間變化。另外，波形G1的高電源電位表示為V1，波形G1的低電源電位表示為V2，波形G2的電位表示為VC，波形D的高電源電位表示為VD1，波形D的低電源電位表示為VD2，並且波形COM的電位表示為VCOM。另外，如圖示那樣，波形G1從成為V1然後成為V2到再次成為V1的期間對應於一幀週期的長度。此外，如圖示那樣，波形G1從成為V1到成為V2的期間對應於一閘極選擇期間的長度。
在圖9中，在一幀週期的一閘極選擇期間，即掃描線823A成為V1時，VD1至VD2的範圍內的信號線824的電位保持在像素828內的儲存電容部830。此外，在圖9中，在一幀週期的一閘極選擇期間以外的期間，即掃描線823A成為V2時，像素828內的儲存電容部830保持輸入到一閘極選擇期間的電位，而與VD1至VD2的範圍內的信號線824的電位無關。另外，表示控制線823B的電位變化的概略的波形G2最好設定為由掃描線823A進行的像素TFT829的導通或不導通的控制不造成錯誤工作的範圍內的固定電位。藉由將控制線823B的電位VC設定為VD2以下，最好為V2至VD2的範圍內，可以降低由掃描線823A進行的像素TFT829的導通或不導通的控制的錯誤工作。
如圖9所示那樣，藉由設置控制線823B，並且藉由設置由實施例1至6中任一個所示的製造方法來製造的像素TFT，可以控制薄膜電晶體的臨界值電壓且/或增大薄膜電晶體的導通電流而不導致步驟數量的增加。尤其是，藉由將控制線823B的波形G2設定為固定電位，可以得到臨界值電壓穩定的薄膜電晶體，這是最好的。
另外，圖9所示的表示供給到像素828的信號的電位變化的概略的波形圖只是一例，也可以與其他驅動方法組合而使用。作為其一例，也可以使用如下那樣的反轉驅動的驅動方法，該反轉驅動是指在每個一定期間中、每一個幀中或每一個像素中，對於共同電極的電位(共同電位)使施加到像素電極的電壓的極性反轉。藉由進行反轉驅動，可以抑制圖像的閃爍等的顯示不均勻及顯示元件例如液晶元件的劣化。另外，作為反轉驅動的例子，可以舉出幀反轉驅動、源極電極線反轉驅動、閘極線反轉驅動、點反轉驅動等。另外，作為顯示方式，可以使用逐行方式或隔行方式等。此外，也可以採用在像素中設置多個子像素(副像素)的結構。
接著，圖10A示出圖8所示的像素828的佈局圖的一例，此外圖10B示出沿圖10A中的虛線A-B切斷的截面。另外，圖10A所示的像素的佈局圖示出所謂的條形配置的例子，其中在掃描線823A延伸的方向上排列配置對應於RGB(R是紅色，G是綠色，並且B是藍色)的三色的像素。作為像素828的配置方式，還可以採用三角配置或拜爾(Bayer)配置。色彩單元並不侷限於RGB的三種顏色，也可以使用三種以上的顏色，例如可以採用RGBW(W是白色)，或者對RGB加上黃色、藍綠色、紫紅色等的一種以上顏色而採用。另外，每個色彩單元的像素也可以具有不同大小的顯示區域。
圖10A的像素的電路示出：用作成為掃描線823A的佈線(第一閘極電極層)及成為電容線832的一方電極的佈線的第一導電層1101；形成像素TFT829的通道區的氧化物半導體膜1102；用作成為信號線824的佈線及成為電容線832的另一方電極的佈線的第二導電層1103；用作第二閘極電極層的第三導電層1104；用作成為控制線823B的佈線及像素電極831的第四導電層1105(也稱為像素電極層)；以及用來獲得第二導電層1103和像素電極831之間的接觸及第四導電層和控制線823B之間的接觸的開口部1106(也稱為接觸孔)。
另外，在圖10A所示的佈局圖中，也可以將薄膜電晶體的源極區及汲極區的相對部分形成為U字形或C字形的形狀。此外，也可以將用作閘極電極層的第一導電層1101形成為U字形或C字形的形狀。此外，用作第一閘極電極層的第一導電層1101在通道長度方向上的寬度大於氧化物半導體膜1102的寬度。此外，用作第二閘極電極的第三導電層1104的寬度小於第一導電層1101的寬度且小於氧化物半導體膜1102的寬度。
此外，圖11示出其像素TFT和掃描線的連接與圖8不同的例子。圖11示出如下例子，即在實施例1至6中任一個所示的薄膜電晶體中，以夾著氧化物半導體膜的方式設置的掃描線即第一閘極電極101和控制線即第二閘極電極133都具有相同的電位的例子。另外，在圖11中，省略對於與圖8相同的部分的說明。
圖11是說明構成顯示裝置的信號輸入端子、掃描線、信號線、包括非線形元件的保護電路及像素部的位置關係的圖。圖11和圖8不同之處在於不具有控制線823B且具有對應於圖8中的掃描線823A的掃描線823。如圖11所示那樣，藉由使用掃描線823控制像素TFT，可以省略控制線，並且可以減少佈線數量及信號線輸入端子822的數量。
接下來，圖12示出表示供給到圖11所示的像素828的信號的電位變化的概略的波形圖，並且說明圖11中的像素828的工作。圖12示出連接有任意像素的掃描線823、信號線824及電容線832中的每一個電位的波形。另外，在圖12中，為了明顯地表示與圖9不同的部分，將掃描線823的電位以第一閘極電極101和第二閘極電極133分別表示，該第一閘極電極101和第二閘極電極133設置為夾著薄膜電晶體的氧化物半導體膜。圖12以橫軸和縱軸分別為時間和電位示出：表示第一閘極電極101的電位變化的概略的波形G1；表示第二閘極電極133的電位變化的概略的波形G2；表示信號線824的電位變化的概略的波形D；以及表示電容線832的電位變化的波形COM的時間變化。另外，波形G1及G2的高電源電位表示為V1，波形G1及G2的低電源電位表示為V2，波形D的高電源電位表示為VD1，波形D的低電源電位表示為VD2，並且波形COM的電位表示為VVOM。另外，如圖示那樣，波形G1從成為V1然後成為V2到再次成為V1的期間對應於一幀週期的長度。此外，如圖示那樣，波形G1從成為V1到成為V2的期間對應於一閘極選擇期間的長度。
在圖12中，在一幀週期的一閘極選擇期間，即波形G1及G2成為V1時，VD1至VD2的範圍內的信號線824的電位保持在像素828內的儲存電容部830中。此外，在圖12中，在一幀週期的一閘極選擇期間以外的期間，即波形G1及G2成為V2時，像素828內的儲存電容部830保持輸入到一閘極選擇期間的電位，而與VD1至VD2的範圍內的信號線824的電位無關。另外，在圖12中，波形G1及G2具有相同的電位，但是為了明顯地表示而錯開表示。
如圖12所示那樣，藉由使用相同的電位驅動波形G1及G2，可以增大成為像素TFT829的通道的區域，而增大流過像素TFT829的電流量，因此可以實現顯示元件的高速回應。
另外，圖12所示的表示電位變化的概略的波形圖與圖9同樣只是一例，也可以與其他驅動方法組合而使用。作為其一例，也可以使用如下那樣的反轉驅動的驅動方法，該反轉驅動是指在每個一定期間中、每一個幀中或每一個像素中，對於共同電極的電位(共同電位)使施加到像素電極的電壓的極性反轉。藉由進行反轉驅動，可以抑制圖像的閃爍等的顯示不均勻及顯示元件例如液晶元件的劣化。另外，作為反轉驅動的例子，可以舉出幀反轉驅動、源極電極線反轉驅動、閘極線反轉驅動、點反轉驅動等。另外，作為顯示方式，可以使用逐行方式或隔行方式等。此外，也可以採用在像素中設置多個子像素(副像素)的結構。
接著，圖13示出圖11所示的像素828的佈局圖的一例。另外，圖13所示的像素的佈局圖示出所謂的條形配置的例子，其中在掃描線823延伸的方向上排列配置對應於RGB(R是紅色，G是綠色，並且B是藍色)的三色的像素。作為像素828的配置方式，還可以採用三角配置或拜爾(Bayer)配置。色彩單元並不侷限於RGB的三種顏色，也可以使用三種以上的顏色，例如可以採用RGBW(W是白色)，或者對RGB加上黃色、藍綠色、紫紅色等的一種以上顏色而採用。另外，每個色彩單元的像素也可以具有不同大小的顯示區域。另外，沿圖13中的虛線A-B切斷的截面與圖10B的截面相同。
圖13的像素的電路示出：用作成為掃描線823的佈線(第一閘極電極層)及成為電容線832的一方電極的佈線的第一導電層1101；形成像素TFT829的通道區的氧化物半導體膜1102；用作成為信號線824的佈線及成為電容線832的另一方電極的佈線的第二導電層1103；用作第二閘極電極層的第三導電層1104；用作連接到第一導電層1101的佈線及像素電極831的第四導電層1105；以及用來獲得第二導電層1103和像素電極831之間的接觸或第一導電層1101和第四導電層1105之間的接觸的開口部1106(也稱為接觸孔)。
另外，在圖13所示的佈局圖中，也可以將薄膜電晶體的源極區及汲極區的相對部分形成為U字形或C字形的形狀。此外，也可以將用作閘極電極層的第一導電層1101形成為U字形或C字形的形狀。此外，在圖13中，用作第一閘極電極層的第一導電層1101在通道長度方向上的寬度大於氧化物半導體膜1102的寬度。此外，用作第二閘極電極的第三導電層1104的寬度(在通道長方向上的寬度)小於第一導電層1101的寬度且大於氧化物半導體膜1102的寬度。
如上說明那樣，藉由設置具有由實施例1至6中任一個所示的製造方法來製造的薄膜電晶體的像素，可以控制薄膜電晶體的臨界值電壓且/或增大薄膜電晶體的導通電流而不導致步驟數量的增加。
另外，在本實施例中，每個附圖所示的內容可以對其他實施例所示的內容自由地進行適當的組合或變換等。
實施例8
在本實施例中，作為具有上述實施例1至6中任一個所示的薄膜電晶體的顯示裝置，示出發光顯示裝置的一例。在此，示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。對利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物進行區別，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞從一對電極分別植入到包含發光有機化合物的層，以產生電流。然後，藉由使這些載子(電子及電洞)重新結合，發光有機化合物到達激發態，並且當該激發態恢復到基態時，得到發光。根據這種機理，而這種發光元件被稱為電流激發型發光元件。
根據其元件的結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，並且其發光機理是利用施體能級和受體能級的施體-受體重新結合型發光。薄膜型無機EL元件具有由電介質層夾住發光層並還利用電極夾住該夾住發光層的電介質層的結構，並且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。另外，在此使用有機EL元件作為發光元件而進行說明。
圖14示出作為具有上述實施例1至6中任一個所示的薄膜電晶體的發光顯示裝置的像素的一例。
對於發光顯示裝置所具有的像素的結構及像素的工作進行說明。這裏示出在一個像素中使用兩個n通道型薄膜電晶體的例子，其中將氧化物半導體膜(典型的是In-Ga-Zn-O類非單晶膜)用於通道形成區。
像素6400包括開關電晶體6401(也稱為第一電晶體)、驅動電晶體6402(也稱為第二電晶體)、發光元件6404及電容元件6403。在開關電晶體6401中，第一閘極電極與掃描線6406A連接，第二閘極電極與控制線6406B連接，第一電極(源極電極層及汲極電極層中的一方)與信號線6405連接，第二電極(源極電極層及汲極電極層中的另一方)與驅動電晶體6402的第一閘極電極連接。在驅動電晶體6402中，第一閘極電極藉由電容元件6403與電源線6407連接，第二閘極電極與控制線6406B連接，第一電極與電源線6407連接，第二電極與發光元件6404的第一電極(像素電極)連接。發光元件6404的第二電極相當於共同電極6408。共同電極6408與形成在同一基板上的共同電位線電連接，並且將該連接部分用作共同連接部，即可。
另外，將發光元件6404的第二電極(共同電極6408)設定為低電源電位。另外，低電源電位是指以設定於電源線6407的高電源電位為基準滿足低電源電位<高電源電位的電位，並且作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404，使發光元件6404產生電流以使發光元件6404發光，而以高電源電位與低電源電位的電位差為發光元件6404的正向臨界值電壓以上的方式分別設定高電源電位和低電源電位。
另外，還可以使用驅動電晶體6402的閘極電容代替電容元件6403而省略電容元件6403。也可以在通道區與閘極電極之間形成驅動電晶體6402的閘極電容。
當進行模擬灰度驅動時，對驅動電晶體6402的閘極施加(發光元件6404的正向電壓+驅動電晶體6402的臨界值電壓)以上的電壓。發光元件6404的正向電壓是指在得到所希望的亮度時的電壓，至少包括正向臨界值電壓。注意，藉由輸入使驅動電晶體6402在飽和區中工作的視頻信號，可以在發光元件6404中產生電流。為了使驅動電晶體6402在飽和區中工作，而將電源線6407的電位設定為高於驅動電晶體6402的閘極電位。藉由將視頻信號設定為模擬方式，可以在發光元件6404中產生根據視頻信號的電流，而進行模擬灰度驅動。
如圖14所示那樣，藉由設置控制線6406B，與實施例1至6中任一個所示的薄膜電晶體同樣，可以控制開關電晶體6401及驅動電晶體6402的臨界值電壓。尤其是，在驅動電晶體6402中，以在飽和區中工作的方式輸入視頻信號。因此，藉由採用由控制線6406B的電位控制臨界值電壓的結構，可以減小因為臨界值電壓的偏移而導致的輸入的視頻信號和發光元件的亮度之間的錯開。結果，可以實現顯示裝置的顯示質量的提高。
另外，開關電晶體6401是使開關工作的電晶體，也可以省略由控制線6406B進行的第二閘極的電位的控制。
另外，圖14所示的像素結構不侷限於此。例如，還可以對圖14所示的像素加上開關、電阻元件、電容元件、電晶體或邏輯電路等。
另外，當進行數位時間灰度驅動而代替模擬灰度驅動時，對驅動電晶體6402的閘極輸入使驅動電晶體6402充分導通或截止的視頻信號。就是說，使驅動電晶體6402在線性區中工作。由於使驅動電晶體6402在線性區中工作，因此將比電源線6407的電壓高的電壓施加到驅動電晶體6402的閘極。注意，對信號線6405施加(電源線電壓+驅動電晶體6402的Vth)以上的電壓。也可以採用與圖14相同的像素結構。
接著，參照圖15A至15C而說明發光元件的結構。在此，以驅動TFT是n型的情況為例子來說明像素的截面結構。可以與實施例1所示的薄膜電晶體141同樣地製造分別用於圖15A至15C的半導體裝置的驅動TFT的薄膜電晶體7001、7011、7021，這些薄膜電晶體是將氧化物半導體膜用於通道形成區的薄膜電晶體。
為了取出發光，發光元件的陽極及陰極的至少一方是透明即可。並且，在基板上形成薄膜電晶體及發光元件，並且有如下結構的發光元件，即從與基板相反的面取出發光的頂部發射、從基板一側的面取出發光的底部發射及從基板一側及與基板相反的面取出發光的雙面發射。像素結構可以應用於任何發射結構的發光元件。
參照圖15A說明頂部發射結構的發光元件。
圖15A示出將藉由實施例1所示的薄膜電晶體的製造方法形成的薄膜電晶體7001用作配置在像素中的驅動TFT，並且從與薄膜電晶體7001電連接的發光元件7002發射的光穿過到陽極7005一側的情況下的像素的截面圖。薄膜電晶體7001由層間絕緣層7017覆蓋，在該層間絕緣層7017上具有引繞佈線7009，作為氧化物半導體膜使用In-Ga-Zn-O類氧化物半導體。在圖15A中，發光元件7002的陰極7003和驅動TFT的薄膜電晶體7001電連接，並且在陰極7003上按順序層疊有發光層7004、陽極7005。至於陰極7003，只要是功函數低並且反射光的導電膜，就可以使用各種材料。例如，最好使用Ca、Al、MgAg、AlLi等。
此外，在圖15A中，使用與陰極7003相同的材料由引繞佈線7009覆蓋氧化物半導體膜，以遮光。由連接到引繞佈線7009的第二閘極電極的電位可以控制薄膜電晶體7001的臨界值。藉由將相同的材料用於陰極7003和引繞佈線7009，可以減少步驟數量。
此外，包括由絕緣材料構成的分隔壁7006，以便防止引繞佈線7009和陰極7003的短路。以重疊於該分隔壁7006的一部分和暴露的陰極的一部分的的兩者方式設置有發光層7004。
並且，發光層7004可以由單層或多層的疊層構成。在由多層構成時，在陰極7003上按順序層疊電子植入層、電子傳輸層、發光層、電洞傳輸層、電洞植入層。注意，不需要設置所有這些層。使用具有透過光的具有透光性的導電材料形成陽極7005，例如也可以使用具有透光性的導電膜例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
由陰極7003及陽極7005夾著發光層7004的區域相當於發光元件7002。在圖15A所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，參照圖15B說明底部發射結構的發光元件。圖15B示出將藉由實施例1所示的薄膜電晶體的製造方法形成的薄膜電晶體7011用作配置在像素中的驅動TFT，並且從與薄膜電晶體7011電連接的發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。薄膜電晶體7011由層間絕緣層7017覆蓋，在該層間絕緣層7017上具有引繞佈線7019，作為氧化物半導體膜使用In-Ga-Zn-O類氧化物半導體。在圖15B中，在與薄膜電晶體7011電連接的具有透光性的導電膜7010上形成有發光元件7012的陰極7013，在陰極7013上按順序層疊有發光層7014、陽極7015。另外，在陽極7015具有透光性的情況下，也可以以覆蓋陽極上的方式形成有用來反射光或遮光的遮罩膜7016。與圖15A的情況同樣，至於陰極7013，只要是功函數低的導電材料，就可以使用各種材料。但是，將其膜厚度設定為透過光的程度(最好為5nm至30nm左右)。例如，可以將膜厚度為20nm的鋁膜用作陰極7013。而且，與圖15A同樣，發光層7014可以由單層或多層的疊層構成。陽極7015不需要透過光，但是可以與圖15A同樣地使用具有透光性的導電材料來形成。並且，雖然遮罩膜7016例如可以使用反射光的金屬等，但是不侷限於金屬膜。例如，也可以使用添加有黑色的顏料的樹脂等。
此外，在圖15B中，使用與具有透光性的導電膜7010相同的具有透光性的導電材料由引繞佈線7019覆蓋氧化物半導體膜。在本實施例中，作為引繞佈線7019的材料，使用包含SiOx的氧化銦錫。此外，由連接到引繞佈線7019的第二閘極電極的電位可以控制薄膜電晶體7011的臨界值。藉由將相同的材料用於具有透光性的導電膜7010和引繞佈線7019，可以減少步驟數量。此外，薄膜電晶體7011的氧化物半導體膜由形成在引繞佈線7019下方的第二閘極電極遮光。
由陰極7013及陽極7015夾著發光層7014的區域相當於發光元件7012。在圖15B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著，參照圖15C說明雙面發射結構的發光元件。在圖15C中，將藉由實施例1所示的薄膜電晶體的製造方法形成的薄膜電晶體7021用作配置在像素中的驅動TFT，並且從與薄膜電晶體7021電連接的發光元件7022發射的光發射到陽極7025一側和陰極7023一側的兩者的情況下的像素的截面圖。薄膜電晶體7021由層間絕緣層7017覆蓋，在該層間絕緣層7017上具有引繞佈線7029，作為氧化物半導體膜使用In-Ga-Zn-O類氧化物半導體。
此外，在與薄膜電晶體7021電連接的具有透光性的導電膜7028上形成有發光元件7022的陰極7023，並且在陰極7023上按順序層疊有發光層7024、陽極7025。與圖15A的情況同樣，至於陰極7023，只要是功函數低的導電材料，就可以使用各種材料。但是，將其膜厚度設定為透過光的程度。例如，可以將膜厚度為20nm的Al用作陰極7023。而且，與圖15A同樣，發光層7024可以由單層或多層的疊層構成。陽極7025可以與圖15A同樣地使用透過光的具有透光性的導電材料來形成。
陰極7023、發光層7024及陽極7025重疊的部分相當於發光元件7022。在圖15C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側的兩者。
此外，在圖15C中，由引繞佈線7029覆蓋氧化物半導體膜上。作為引繞佈線7029的材料，最好使用具有遮光性的導電材料如鈦、氮化鈦、鋁、鎢等。在本實施例中，使用Ti膜作為引繞佈線7029。此外，由連接到引繞佈線7029的第二閘極電極的電位控制薄膜電晶體7021的臨界值。此外，薄膜電晶體7021的氧化物半導體膜由引繞佈線7029遮光。此外，與薄膜電晶體7021電連接的具有透光性的導電膜7028使用與引繞佈線7029相同的Ti膜形成。
另外，雖然在此描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
另外，雖然在本實施例中示出控制發光元件的驅動的薄膜電晶體(驅動TFT)和發光元件電連接的例子，但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
接著，參照圖16A和16B說明相當於半導體裝置的一實施例的發光顯示面板(也稱為發光面板)的外觀及截面。圖16A是一種面板的俯視圖，其中利用密封材料將形成在第一基板上的薄膜電晶體及發光元件密封在第一基板與第二基板之間。圖16B相當於沿著圖16A中的線H-I的截面圖。
以圍繞設置在第一基板4500上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4500、密封材料4505及第二基板4506密封。像這樣，為了不暴露於大氣，而最好由氣密性高且漏氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)或覆蓋材料封裝(密封)。
此外，設置在第一基板4500上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖16B中，例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
作為一例，薄膜電晶體4509、4510使用In-Ga-Zn-O類氧化物半導體。在本實施例中，薄膜電晶體4509、4510是n通道型薄膜電晶體。薄膜電晶體4509、4510由與氧化物半導體膜接觸的層間絕緣層4508覆蓋。另外，也可以採用使用由氮化矽膜構成的保護絕緣層覆蓋層間絕緣層4508的上面及側面的結構。此外，在薄膜電晶體4509上方設置用作引繞佈線的導電層4522。此外，也在薄膜電晶體4510上方設置用作引繞佈線的導電層4521。導電層4521及導電層4522作為引繞佈線連接到薄膜電晶體的第二閘極電極，以進行薄膜電晶體的臨界值控制。
在作為導電層4522使用遮光性的導電膜的情況下，可以遮斷入射到薄膜電晶體4509的氧化物半導體膜的光。在使用具有遮光性的材料形成用作連接到第二閘極電極的引繞佈線的導電層4522的情況下，可以得到防止因氧化物半導體的光敏度而導致的薄膜電晶體的電特性變動來實現穩定化的效果。
此外，也可以將導電層4521的寬度設定為與導電層4522的寬度不同。導電層4521的寬度小於薄膜電晶體4510的閘極電極的寬度。藉由將導電層4521的寬度小於薄膜電晶體4510的閘極電極的寬度，可以減小與佈線層重疊的面積來降低寄生電容。如圖16A和16B所示那樣，藉由將導電層4521和導電層4522的寬度選擇性地設定為不同，可以使用第二閘極電極進行遮光，並且可以提高對薄膜電晶體進行遮光的效果。
此外，附圖標記4511相當於發光元件，並且發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。注意，雖然發光元件4511的結構為由第一電極層4517、電致發光層4512及第二電極層4513構成的疊層結構，但是不侷限於本實施例所示的結構。可以根據從發光元件4511取出的光的方向等而適當地改變發光元件4511的結構。
分隔壁4520使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷而形成。特別最好的是，以如下條件形成分隔壁4520：使用感光性的材料，並在第一電極層4517上形成開口部，並且使該開口部的側壁成為具有連續曲率的傾斜面。
電致發光層4512既可以由單層構成，又可以由多層的疊層構成。
為了不使氧、氫、水分、二氧化碳等侵入到發光元件4511，而可以在第二電極層4513及分隔壁4520上形成保護膜。可以形成氮化矽膜、氮氧化矽膜、DLC膜等作為保護膜。
此外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在本實施例中，連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成，並且端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515藉由各向異性導電膜4519電連接到FPC4518a所具有的端子。
位於取出來自發光元件4511的光的方向上的第二基板需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸樹脂薄膜等的具有透光性的材料。
此外，作為填料4507，除了氮、氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、EVA(乙烯-醋酸乙烯酯)。在本實施例中，作為填料，使用氮。
另外，若有需要，則也可以在發光元件的發射面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、濾色片等的光學薄膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理可以利用表面的凹凸來擴散反射光並降低眩光。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路而安裝。此外，也可以另行僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝。本實施例不侷限於圖16A和16B的結構。
藉由上述步驟，可以製造作為半導體裝置的可靠性高的發光顯示裝置(顯示面板)。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例9
藉由使用實施例1至6中任一個所示的氧化物半導體膜製造薄膜電晶體，並將該薄膜電晶體用於驅動電路及像素部，可以製造具有顯示功能的液晶顯示裝置。此外，也可以將使用薄膜電晶體的驅動電路的一部分或全部一起形成在與像素部同一基板上來形成系統型面板(system-on-panel)。
液晶顯示裝置作為顯示元件包括液晶元件(也稱為液晶顯示元件)。
此外，液晶顯示裝置包括密封有顯示元件的面板和在該面板安裝有包括控制器的IC等的模組。再者，相當於在製造該液晶顯示裝置的過程中的顯示元件完成之前的一實施例的元件基板在多個像素中分別具備用來將電流供給到顯示元件的單元。明確而言，元件基板既可以是只形成有顯示元件的像素電極的狀態，又可以是形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態，或其他任何方式。
注意，本說明書中的液晶顯示裝置是指圖像顯示器件、顯示器件、或光源(包括照明裝置)。此外，液晶顯示裝置包括：安裝有連接器諸如FPC(Flexible Printed Circuit；撓性印刷電路)、TAB(Tape Automated Bonding；載帶自動接合)膠帶或TCP(Tape Carrier Package；載帶封裝)的模組；將印刷線路板設置於TAB膠帶或TCP端部的模組；藉由COG(Chip On Glass；玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
參照圖17A1至17B說明相當於液晶顯示裝置的一實施例的液晶顯示面板的外觀及截面。圖17A1和17A2是一種面板的俯視圖，其中利用密封材料4005將液晶元件4013密封在第一基板4001與第二基板4006之間。圖17B相當於沿著圖17A1和17A2的線M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005及第二基板4006密封。在本實施例中，對液晶層4008沒有特別的限制，但是使用顯示藍相的液晶材料。在從未施加電壓狀態到施加電壓狀態中，顯示藍相的液晶材料的回應速度短，即為1msec以下，可以實現高速回應。作為顯示藍相的液晶材料包括液晶及手性試劑。手性試劑用於使液晶取向為螺旋結構並顯示出藍相。例如，將混合有5wt%以上的手性試劑的液晶材料用於液晶層，即可。液晶使用熱致液晶、低分子液晶、高分子液晶、鐵電性液晶、反鐵電性液晶等。
此外，在圖17A1中，在與第一基板4001上的由密封材料4005圍繞的區域不同的區域安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。另外，圖17A2是將信號線驅動電路的一部分形成在第一基板4001上的例子，其中，在第一基板4001上形成信號線驅動電路4003b，並且在另行準備的基板上安裝有由單晶半導體膜或多晶半導體膜形成的信號線驅動電路4003a。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線接合方法或TAB方法等。圖17A1是藉由COG方法安裝信號線驅動電路4003的例子，並且圖17A2是藉由TAB方法安裝信號線驅動電路4003a的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖17B中例示成為基底膜的絕緣膜4007上的像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有層間絕緣層4021。作為薄膜電晶體4010、4011，可以應用實施例1至6中任一個所示的薄膜電晶體。在本實施例中，薄膜電晶體4010、4011是將氧化物半導體膜用於通道形成區的n通道型薄膜電晶體。
薄膜電晶體4010、4011由層間絕緣層4021覆蓋。層間絕緣層4021設置為接觸於薄膜電晶體4010、4011的氧化物半導體膜及第一閘極絕緣膜4020上。
此外，作為用作平坦化絕緣膜的層間絕緣層4021，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺或環氧樹脂等。此外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層。另外，層間絕緣層4021是透光性樹脂層，在本實施例中使用感光聚醯亞胺樹脂。
對層疊的絕緣層的形成方法沒有特別的限制，而可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮刀、輥塗機、幕塗機、刮刀塗佈機等。
此外，在與薄膜電晶體4011的氧化物半導體膜重疊的位置的層間絕緣層4021上形成連接到第二閘極電極的引繞佈線4028。此外，在與薄膜電晶體4010的氧化物半導體膜重疊的位置的層間絕緣層4021上形成連接到第二閘極電極的引繞佈線4029。
此外，在第一基板4001上設置像素電極層4030及共同電極層4031，並且像素電極層4030與薄膜電晶體4010電連接。此外，對引繞佈線4028、4029可以設定與共同電極層4031相同的電位。此外，引繞佈線4028、4029可以藉由與共同電極層4031相同的步驟形成。此外，引繞佈線4028、4029當使用遮光性導電膜形成時，可以還用作對薄膜電晶體4010、4011的氧化物半導體膜進行遮光的遮光層。
此外，可以對引繞佈線4028、4029設定與共同電極層4031不同的電位。在此情況下，設置與引繞佈線4028、4029電連接的控制線，藉由控制線的電位進行薄膜電晶體4010、4011的臨界值電壓的控制。
液晶元件4013包括像素電極層4030、共同電極層4031及液晶層4008。在本實施例中，使用藉由產生大致平行於基板(即，水平方向)的電場來在平行於基板的面內移動液晶分子以控制灰度的方式。作為這種方式，可以應用在IPS(In Plane Switching；平面內切換)模式中使用的電極結構、在FFS(Fringe Field Switching；邊緣場切換)模式中使用的電極結構。注意，在第一基板4001、第二基板4006的外側分別設置有偏光板4032、4033。
另外，作為第一基板4001、第二基板4006，可以使用具有透光性的玻璃、塑膠等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，還可以使用具有由PVF薄膜或聚酯薄膜夾有鋁箔的結構的薄片。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制液晶層4008的膜厚度(單元間隙)而設置的。另外，也可以使用球狀間隔物。柱狀間隔物4035配置在與引繞佈線4029重疊的位置上。
此外，雖然在圖17A1至17B的液晶顯示裝置中示出在基板的外側(可見一側)設置偏光板的例子，但是也可以在基板的內側設置偏光板。根據偏光板的材料及製造步驟條件適當地設定設置偏光板的位置即可。另外，也可以設置用作黑矩陣的遮光層。
在圖17A1至17B中，以覆蓋薄膜電晶體4010、4011上方的方式在第二基板4006一側設置有遮光層4034。藉由設置遮光層4034，可以進一步提高對比度的提高、薄膜電晶體的穩定化的效果。
藉由設置遮光層4034，可以降低入射到薄膜電晶體的氧化物半導體膜的光的強度，並且可以得到防止因氧化物半導體的光敏度而導致的薄膜電晶體的電特性變動來實現穩定化的效果。
作為像素電極層4030、共同電極層4031及引繞佈線4028、4029，可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物來形成像素電極層4030、共同電極層4031及引繞佈線4028、4029。
此外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供給的。
此外，因為薄膜電晶體容易由於靜電等而發生損壞，所以最好在與閘極線或源極電極線同一基板上設置用來保護驅動電路的保護電路。保護電路最好由使用氧化物半導體的非線性元件構成。
在圖17A1至17B中，連接端子電極4015由與像素電極層4030相同的導電膜形成，並且端子電極4016由與薄膜電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4015藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖17A1至17B中示出另行形成信號線驅動電路4003並將它安裝到第一基板4001的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路而安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖18是液晶顯示裝置的截面結構的一例，利用密封材料2602固定元件基板2600和對置基板2601，並在其間設置包括薄膜電晶體等的元件層2603、液晶層2604。
當進行彩色顯示時，在背光燈部配置發射多種發光顏色的發光二極體。當採用RGB方式時，將紅色的發光二極體2910R、綠色的發光二極體2910G、藍色的發光二極體2910B分別配置在將液晶顯示裝置的顯示區分割為多個區的分割區。
在對置基板2601的外側設置有偏光板2606，並且在元件基板2600的外側設置有偏光板2607、光學片2613。光源由紅色的發光二極體2910R、綠色的發光二極體2910G、藍色的發光二極體2910B及反射板2611構成，並且設置在電路基板2612上的LED控制電路2912藉由撓性線路板2609與元件基板2600的佈線電路部2608連接，並且還組裝有控制電路、電源電路等的外部電路。
在本實施例中示出利用該LED控制電路2912個別使LED發光的場序制方式的液晶顯示裝置的例子，但是沒有特別的限制，也可以作為背光燈的光源使用冷陰極管或白色LED，並設置濾色片。
此外，雖然在本實施例中示出在IPS模式中使用的電極結構的例子，但是沒有特別的限制，可以使用TN(扭曲向列；Twisted Nematic)模式、MVA(多象限垂直配向；Multi-domain Vertical Alignment)模式、PVA(垂直取向構型；Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞；Axially Symmetric aligned Micro-cell)模式、OCB(光學補償彎曲；Optical Compensated Birefringence)模式、FLC(鐵電性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶；Anti Ferroelectric Liquid Crystal)模式等。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例10
在本實施例中，作為包括多個具有氧化物半導體膜的薄膜電晶體的半導體裝置示出電子紙的一例。
圖19A示出主動矩陣型電子紙的截面圖。作為用於半導體裝置的配置在顯示部中的薄膜電晶體581，使用實施例1至6中任一個所示的薄膜電晶體。
圖19A的電子紙是採用電泳方式的顯示裝置的例子，其中使用將帶正電或負電的白色微粒及黑色微粒封入在微囊中的電泳材料(微囊方式的電泳方式顯示元件)。微囊方式的電泳方式顯示元件使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶正電的白色微粒及帶負電的黑色微粒。當由夾住微囊的電極施加電場時，白色微粒和黑色微粒移動到相反方向。白色微粒與黑色微粒相比，外光的反射率高，藉由調節外光的反射量可以顯示白色或黑色。另外，應用這種原理的具備電泳元件的顯示裝置被稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助燈。此外，其耗電量低，並且在昏暗的地方也可以辨別顯示部。此外，即使不給顯示部供應電源，也能夠保持顯示過一次的圖像，因此，當使具有顯示功能的半導體裝置(簡單地稱為顯示裝置或具備顯示裝置的半導體裝置)遠離電波發射源時，也可以儲存顯示過的圖像。
形成在基板580上的薄膜電晶體581是藉由實施例1至6中任一個所示的步驟製造的薄膜電晶體，第一電極層587A藉由形成在層間絕緣層585A中的開口與源極電極層或汲極電極層電連接。在覆蓋薄膜電晶體581的層間絕緣層585A上形成連接到第二閘極電極的引繞佈線582。並且，形成覆蓋引繞佈線582及第一電極層587A的層間絕緣層585B。第二電極層587B藉由形成在層間絕緣層585B中的開口與第一電極層587A電連接。
在第二電極層587B和第三導電層588之間設置有球形粒子589，該球形粒子589具有黑色微粒590A及白色微粒590B，並且球形粒子589的周圍填充有樹脂等的填料595(參照圖19A)。在本實施例中，第二電極層587B相當於像素電極，設置在基板596上的第三導電層588相當於共同電極。第三導電層588與設置在與薄膜電晶體581同一基板上的共同電位線電連接。在共同連接部中，可以藉由配置在一對基板間的導電粒子，使第三導電層588與共同電位線電連接。
此外，也可以使用扭轉球顯示方式而代替微囊方式的電泳方式顯示元件。扭轉球顯示方式是指一種方法，其中將一個半球表面為白色而另一半球表面為黑色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
將藉由實施例1至6中任一個所示的步驟來製造的薄膜電晶體用於切換元件，可以製造減少製造成本的電子紙作為半導體裝置。電子紙可以用於用來顯示資訊的各種領域的電子設備。例如，可以將電子紙應用於電子書讀物、招貼、電車等的交通工具的車內廣告、***等的各種卡片的顯示等。圖19B示出電子設備的一例。
圖19B示出電子書讀物2700的一例。例如，電子書讀物2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，並且可以以該軸部2711為軸進行開閉動作。藉由採用這種結構，可以進行如紙的書籍那樣的動作。
框體2701組裝有顯示部2705，並且框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖19B中的顯示部2705)上顯示文章，並且在左邊的顯示部(圖19B中的顯示部2707)上顯示圖像。
此外，在圖19B中示出框體2703具備操作部等的例子。例如，在框體2703中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，也可以採用在與框體的顯示部同一面上具備鍵盤、定位裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC適配器及USB電纜等的各種電纜連接的端子等)、記錄媒體***部等的結構。再者，電子書讀物2700也可以具有作為電子詞典的功能。
此外，電子書讀物2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書讀物伺服器購買所希望的書籍資料等，然後下載的結構。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例11
包括藉由實施例1至6中任一個所示的步驟製造的薄膜電晶體的半導體裝置可以應用於各種電子設備(包括遊戲機)。
圖20A是可攜式遊戲機，其可以包括框體9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、記錄媒體讀取部9672等。圖20A所示的可攜式遊戲機可以有如下功能：讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上；藉由與其他可攜式遊戲機進行無線通信而實現資訊共用；等等。另外，圖20A所示的可攜式遊戲機可以具有各種功能，而不侷限於這些功能。
圖20B是數位相機，其可以包括框體9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、快門按鈕9676、圖像接收部9677等。圖20B所示的具有電視圖像接收功能的數位相機可以具有如下功能：拍攝靜止圖像；拍攝動態圖像；對所拍攝的圖像進行自動或手動校正；由天線接收各種資訊；對所拍攝的圖像或由天線接收到的資訊進行儲存；將所拍攝的圖像或由天線接收到的資訊顯示在顯示部上；等等。另外，圖20B所示的具有電視圖像接收功能的數位相機可以具有各種功能，而不侷限於這些功能。
圖20C是電視圖像接收機，其可以包括框體9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636等。圖20C所示的電視圖像接收機可以具有如下功能：對電視電波進行處理而將其轉換為視頻信號；對視頻信號進行處理並將其轉換為適於顯示的信號；對視頻信號的幀頻率進行轉換；等等。另外，圖20C所示的電視圖像接收機可以具有各種功能，而不侷限於這些功能。
圖21A是電腦，其可以包括框體9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、定位裝置9681、外部連接埠9680等。圖21A所示的電腦可以具有如下功能：將各種資訊(靜止圖像、動態圖像、文字圖像等)顯示在顯示部上；利用各種軟體(程式)控制處理；無線通信或有線通信等的通信；利用通信功能而連接到各種電腦網路；根據通信功能進行各種資料的發送或接收；等等。另外，圖21A所示的電腦可以具有各種功能，而不侷限於這些功能。
接著，圖21B是手機，其可以包括框體9630、顯示部9631、揚聲器9633、操作鍵9635、麥克風9638、外部連接埠9680等。圖21B所示的手機可以具有如下功能：顯示各種資訊(靜止圖像、動態圖像、文字圖像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；利用各種軟體(程式)控制處理；等等。另外，圖21B所示的手機可以具有各種功能，而不侷限於這些功能。
在本實施例所述的電子設備中，可以藉由前面的實施例所說明的半導體裝置的製造方法形成用來顯示資訊的顯示部中的薄膜電晶體。換言之，在使用氧化物半導體的通道形成區上下配置閘極電極的半導體裝置的製造方法中，可以形成能夠控制臨界值電壓而不導致步驟數量的增加的結構。因此，可以以低成本製造電特性高的半導體裝置。
另外，在本實施例中，各附圖所述的內容可以對另外的實施例所述的內容適當地自由進行組合或者置換等。
例子1
本例子示出對藉由上述實施例所示的半導體裝置的製造方法製造的薄膜電晶體進行用來確認由第二閘極電極控制臨界值電壓的效果的模擬實驗的結果。另外，使用Silvaco公司製造的裝置模擬器“ATLAS”進行該模擬實驗。
首先，圖22示出進行模擬實驗的裝置結構。圖22所示的裝置結構是將上述實施例所說明的結構(底閘極/底接觸型)的電晶體模型化表示的，其包括第一閘極電極2201、第一絕緣膜2202、源極電極2203A、汲極電極2203B、氧化物半導體膜2204、第二絕緣膜2205、以及第二閘極電極2206。
在圖22中，以如下條件進行模擬實驗：第一閘極電極2201的電位為-20V至20V；源極電極2203A的電位為0V；汲極電極2203B的電位為10V；第二閘極電極2206的電位為-5V至5V；氧化物半導體膜2204的膜厚度為50nm；通道長度L為5μm；通道寬度W為50μm；第一絕緣膜2202的膜厚度為0.2μm，其相對介電常數ε為4.1(設想氧氮化矽膜(SiON))；第二絕緣膜2205的膜厚度為0.1μm至1500nm，其相對介電常數ε為3.1(設想聚醯亞胺膜(PI))或4.1。另外，作為氧化物半導體膜的參數，將帶隙設定為3.05eV，將電子遷移率設定為15cm2/Vs，將電洞遷移率設定為0.1 cm2/V‧s，將電子親和勢設定為4.3eV，並且將相對介電常數設定為10，進行模擬試驗。
圖22所示的MOS結構可以近似於電容元件的串聯連接地模型化。公式(1)表示此時成立的公式。在公式1中，Cf相當於第一閘極電極2201和氧化物半導體膜2204之間的靜電電容，Cb相當於第二閘極電極2206和氧化物半導體膜2204之間的靜電電容，Vs相當於氧化物半導體膜2204的電位，Vg相當於第一閘極電極2201的電位，並且Vb相當於第二閘極電極2206的電位。公式1表示蓄積在第一閘極電極2201和氧化物半導體膜2204之間的電荷與蓄積在第二閘極電極2206和氧化物半導體膜2204之間的電荷的總合為一定。
C f (V s -V g )+C b (V s -V b )=const. …(1)
在此，在將圖22所示的MOS結構的臨界值電壓設定為Vth，將氧化物半導體膜2204的電位設定為Vs0的情況下，當第一閘極電極2201和源極電極2203A之間的電位差等於臨界值電壓時，公式(1)也成立。此時，公式(2)成立。
C f (V s 0-V th )+C b (V s 0-V b )=const. …(2)
此時，考慮到當改變第二閘極電極2206的電位Vb時的臨界值電壓Vth的變化量。Vs0是根據與源極電極2203A的電位的關係而決定的，並且需要與第二閘極電極2206的電位Vb無關地為一定，因此，使用Vb對公式(2)進行微分計算而公式(3)成立。
藉由整理公式(3)而可以得到表示對於第二閘極電極2206的電位的變化量的臨界值電壓的變化量的公式(4)。另外，在公式(4)中，εf表示第一絕緣膜2202的相對介電常數，εb表示第二絕緣膜2205的相對介電常數，tf表示第一絕緣膜2202的膜厚度，tb表示第二絕緣膜2205的膜厚度。
圖23中示出圖22所示的裝置模擬實驗的結果的曲線及藉由將變數輸入到公式(4)中而得到的曲線，上述曲線分別表示根據第二閘極電極2206的電位的變化量ΔVb的臨界值變化量ΔVth與背閘極一側的絕緣膜的膜厚度之間的關係。在圖23所示的圖表中，橫軸表示第二絕緣膜2205的膜厚度，縱軸表示-ΔVth/ΔVb。此外，在圖23中，三角標記表示當將第二絕緣膜2205的相對介電常數ε設定為3.1時的裝置模擬實驗的結果，曲線2301表示藉由將第二絕緣膜2205的相對介電常數ε設定為3.1並將變數輸入到公式(4)中而得到的結果，圓圈標記表示當將第二絕緣膜2205的相對介電常數ε設定為4.1時的裝置模擬實驗的結果，並且曲線2302表示藉由將第二絕緣膜2205的相對介電常數ε設定為4.1並將變數輸入到公式4中而得到的結果。
由根據圖23所示的任何結果可知：第二絕緣膜2205的膜厚度越厚，對於背閘極偏壓的Vth的變動越小。此外，根據圖23所示的任何結果還可以得知：當將第二絕緣膜2205的膜厚度設定為厚於0.5μm(500nm)時第二絕緣膜2205幾乎都不受到背閘極偏壓的影響。由此可知，第二絕緣膜2205的膜厚度最好為50nm以上且500nm以下，以便可以根據第二閘極電極的電位變動而使臨界值電壓的變化大。
在前面的實施例所述的半導體裝置的製造方法中，在進行氧化物半導體層的構圖之前在氧化物半導體膜上形成第二絕緣膜。因此，可以消除第二絕緣膜的因氧化物半導體膜的膜厚度而導致的臺階形狀。結果，可以得到容易減薄第二絕緣膜的膜厚度的結構。從而，藉由控制第二閘極電極的電位，可以將為薄膜電晶體的臨界值電壓的控制而需要的電位設定為小。
本說明書根據2009年5月1日在日本專利局受理的日本專利申請編號2009-111693而製作，所述申請內容包括在本說明書中作為參考。
100．．．基板
101．．．閘極電極
111．．．閘極絕緣膜
112．．．佈線層
113．．．氧化物半導體膜
121．．．氧化物半導體膜
122．．．絕緣膜
123．．．導電層
124．．．通道保護膜
131．．．氧化物半導體膜
132．．．閘極絕緣膜
133．．．閘極電極
134．．．抗蝕劑掩模
135．．．緩衝層
136．．．通道保護膜
141．．．薄膜電晶體
142．．．樹脂層
143．．．引繞佈線
144．．．像素電極
580．．．基板
581．．．薄膜電晶體
582．．．引繞佈線
588．．．電極層
589．．．球形粒子
595．．．填充劑
596．．．基板
800．．．基板
801．．．像素部
802．．．掃描線驅動電路
803．．．信號線驅動電路
804．．．薄膜電晶體
820．．．基板
822．．．信號線輸入端子
824．．．信號線
827．．．像素部
828．．．像素
829．．．像素TFT
830．．．儲存電容部
831．．．像素電極
832．．．電容線
833．．．公共端子
835．．．保護電路
1101．．．導電層
1102．．．氧化物半導體膜
1103．．．導電層
1104．．．導電層
1105．．．導電層
1106．．．開口部
2201．．．閘極電極
2202．．．絕緣膜
2203A．．．源極電極
2203B．．．汲極電極
2204．．．氧化物半導體膜
2205．．．絕緣膜
2206．．．閘極電極
2301．．．曲線
2302．．．曲線
2600．．．元件基板
2601．．．對置基板
2602．．．密封材料
2603．．．元件層
2604．．．液晶層
2606．．．偏光板
2607．．．偏光板
2608．．．佈線電路部
2609．．．撓性線路板
2611．．．反射板
2612．．．電路基板
2613．．．光學片
2700．．．電子書讀物
2701．．．框體
2703．．．框體
2705．．．顯示部
2707．．．顯示部
2711．．．軸部
2721．．．電源
2723．．．操作鍵
2725．．．揚聲器
2912．．．LED控制電路
4001．．．基板
4002．．．像素部
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封材料
4006．．．基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電膜
4020．．．閘極絕緣膜
4021．．．層間絕緣層
4028．．．引繞佈線
4029．．．引繞佈線
4030．．．像素電極層
4031．．．公共電極層
4032．．．偏光板
4033．．．偏光板
4034．．．遮光層
4035．．．間隔物
4500．．．基板
4502．．．像素部
4505．．．密封材料
4506．．．基板
4507．．．填充劑
4508．．．層間絕緣層
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電場發光層
4513．．．電極層
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極層
4519．．．各向異性導電膜
4520．．．分隔壁
4521．．．導電層
4522．．．導電層
585A．．．層間絕緣層
585B．．．層間絕緣層
587A．．．電極層
587B．．．電極層
590A．．．黑色微粒
590B．．．白色微粒
6400．．．像素
6401．．．開關電晶體
6402．．．驅動電晶體
6403．．．電容元件
6404．．．發光元件
6405．．．信號線
6407．．．電源線
6408．．．共同電極
7001．．．薄膜電晶體
7002．．．發光元件
7003．．．陰極
7004．．．發光層
7005．．．陽極
7006．．．分隔壁
7009．．．引繞佈線
7010．．．導電膜
7011．．．薄膜電晶體
7012．．．發光元件
7013．．．陰極
7014．．．發光層
7015．．．陽極
7016．．．遮罩膜
7017．．．層間絕緣層
7019．．．引繞佈線
7021．．．薄膜電晶體
7022．．．發光元件
7023．．．陰極
7024．．．發光層
7025．．．陽極
7028．．．導電膜
7029．．．引繞佈線
823A．．．掃描線
823B．．．控制線
9630．．．框體
9631．．．顯示部
9633．．．揚聲器
9635．．．操作鍵
9636．．．連接端子
9638．．．麥克風
9672．．．記錄媒體讀取部
9676．．．快門按鈕
9677．．．圖像接收部
9680．．．外部連接埠
9681．．．定位裝置
2203A．．．源極電極
2203B．．．汲極電極
2910B．．．發光二極體
2910G．．．發光二極體
2910R．．．發光二極體
4003a．．．信號線驅動電路
4003b．．．信號線驅動電路
4503a．．．信號線驅動電路
4504a．．．掃描線驅動電路
4518a．．．FPC
6406A．．．掃描線
6406B‧‧‧控制線
在附圖中：
圖1A至1E是表示本發明的一實施例的截面圖；
圖2A至2E是表示本發明的一實施例的截面圖；
圖3A至3E是表示本發明的一實施例的截面圖；
圖4A至4E是表示本發明的一實施例的截面圖；
圖5A至5E是表示本發明的一實施例的截面圖；
圖6A至6E是表示本發明的一實施例的截面圖；
圖7A和7B分別是顯示裝置的方方塊圖和說明TFT的圖；
圖8是表示顯示裝置的方方塊圖的圖；
圖9是表示電位變化的波形的圖；
圖10A和10B是表示像素的佈局的圖；
圖11是說明顯示裝置的方方塊圖的圖；
圖12是表示電位變化的波形的圖；
圖13是表示像素的佈局的圖；
圖14是說明本發明的一實施例的半導體裝置的像素等效電路的圖；
圖15A至15C是說明本發明的一實施例的半導體裝置的截面圖；
圖16A和16B分別是說明本發明的一實施例的半導體裝置的俯視圖及截面圖；
圖17A1、17A2、17B分別是說明本發明的一實施例的半導體裝置的俯視圖及截面圖；
圖18是說明本發明的一實施例的半導體裝置的截面圖；
圖19A和19B是說明本發明的一實施例的半導體裝置的截面圖及電子設備的外方塊圖；
圖20A至20C是表示本發明的一實施例的電子設備的圖；
圖21A和21B是表示本發明的一實施例的電子設備的圖；
圖22是說明本發明之例子的圖；
圖23是說明本發明之例子的圖。
141．．．薄膜電晶體
142．．．樹脂層
143．．．引繞佈線
144．．．像素電極

Claims (9)

  1. 一種半導體裝置的製造方法，包括：在絕緣表面上形成第一導電層；進行第一構圖以形成第一閘極電極；在該第一閘極電極上形成第一絕緣膜；在該第一絕緣膜上形成第二導電層；進行第二構圖以形成佈線層；在該第一絕緣膜及該佈線層上形成氧化物半導體膜、第二絕緣膜及第三導電層；進行第三構圖以形成島狀氧化物半導體膜、該島狀氧化物半導體膜上的島狀第二絕緣膜及該島狀第二絕緣膜上的第二閘極電極；形成覆蓋該第一絕緣膜、該佈線層、該島狀氧化物半導體膜、該島狀第二絕緣膜及該第二閘極電極的層間絕緣層；進行第四構圖以形成到達該第二閘極電極的開口部及到達該佈線層的開口部；在該層間絕緣層上形成導電材料；以及進行第五構圖以形成連接到該第二閘極電極的引繞佈線及連接到該佈線層的像素電極，其中該氧化物半導體膜是第一氧化物半導體膜，其中藉由進行該第二構圖來在該佈線層上形成第二氧化物半導體膜，且其中藉由在該氧化物半導體膜和該佈線層彼此重疊的 區域中進行該第三構圖來設置由該第二氧化物半導體膜形成的緩衝層。
  2. 一種半導體裝置的製造方法，包括：在絕緣表面上形成第一導電層；進行第一構圖以形成第一閘極電極；在該第一閘極電極上形成第一絕緣膜；在該第一絕緣膜上形成第二導電層；進行第二構圖以形成佈線層；在該第一絕緣膜及該佈線層上形成氧化物半導體膜、通道保護膜、第二絕緣膜及第三導電層；進行第三構圖以形成島狀氧化物半導體膜、該島狀氧化物半導體膜上的島狀通道保護膜、該島狀通道保護膜上的島狀第二絕緣膜及該島狀第二絕緣膜上的第二閘極電極；形成覆蓋該第一絕緣膜、該佈線層、該島狀氧化物半導體膜、該島狀通道保護膜、該島狀第二絕緣膜及該第二閘極電極的層間絕緣層；進行第四構圖以形成到達該第二閘極電極的開口部及到達該佈線層的開口部；在該層間絕緣層上形成導電材料；以及進行第五構圖以形成連接到該第二閘極電極的引繞佈線及連接到該佈線層的像素電極，其中該氧化物半導體膜是第一氧化物半導體膜，其中藉由進行該第二構圖來在該佈線層上形成第二氧 化物半導體膜，且其中藉由在該氧化物半導體膜和該佈線層彼此重疊的區域中進行該第三構圖來設置由該第二氧化物半導體膜形成的緩衝層。
  3. 如申請專利範圍第1或2項的半導體裝置的製造方法，其中該氧化物半導體膜是第一氧化物半導體膜，且其中藉由進行該第二構圖來在該佈線層下形成第二氧化物半導體膜。
  4. 如申請專利範圍第1或2項的半導體裝置的製造方法，其中重疊於該第二閘極電極地設置該引繞佈線。
  5. 如申請專利範圍第1或2項的半導體裝置的製造方法，其中該層間絕緣層使用聚醯亞胺形成。
  6. 如申請專利範圍第2項的半導體裝置的製造方法，其中該通道保護膜使用非晶矽形成。
  7. 如申請專利範圍第1或2項的半導體裝置的製造方法，其中該氧化物半導體膜包含氧化矽。
  8. 如申請專利範圍第1或2項的半導體裝置的製造方法，其中與該第一閘極電極連接地形成該引繞佈線。
  9. 如申請專利範圍第1或2項的半導體裝置的製造方 法，其中該第二絕緣膜的膜厚度為50nm或以上且500nm或以下。
TW099113688A 2009-05-01 2010-04-29 半導體裝置的製造方法 TWI567799B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009111693 2009-05-01

Publications (2)

Publication Number Publication Date
TW201120947A TW201120947A (en) 2011-06-16
TWI567799B true TWI567799B (zh) 2017-01-21

Family

ID=43030701

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099113688A TWI567799B (zh) 2009-05-01 2010-04-29 半導體裝置的製造方法

Country Status (6)

Country Link
US (1) US8278162B2 (zh)
JP (5) JP5669426B2 (zh)
KR (2) KR101842182B1 (zh)
CN (1) CN102422426B (zh)
TW (1) TWI567799B (zh)
WO (1) WO2010125986A1 (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5669426B2 (ja) * 2009-05-01 2015-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
US8780629B2 (en) * 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101741732B1 (ko) * 2010-05-07 2017-05-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102233958B1 (ko) * 2010-07-02 2021-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
US9142568B2 (en) * 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
TWI471946B (zh) 2010-11-17 2015-02-01 Innolux Corp 薄膜電晶體
US9024317B2 (en) * 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
JP5864054B2 (ja) * 2010-12-28 2016-02-17 株式会社半導体エネルギー研究所 半導体装置
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5977523B2 (ja) * 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
WO2012121265A1 (en) * 2011-03-10 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Memory device and method for manufacturing the same
JP2012191008A (ja) * 2011-03-10 2012-10-04 Sony Corp 表示装置および電子機器
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101804360B1 (ko) * 2011-03-21 2017-12-05 삼성디스플레이 주식회사 유기 발광 표시 장치
TW202414842A (zh) * 2011-05-05 2024-04-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2012242795A (ja) * 2011-05-24 2012-12-10 Japan Display East Co Ltd 表示装置
US8891285B2 (en) 2011-06-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US8907392B2 (en) 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
US8704221B2 (en) 2011-12-23 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6001308B2 (ja) * 2012-04-17 2016-10-05 株式会社半導体エネルギー研究所 半導体装置
US9029863B2 (en) 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9817032B2 (en) * 2012-05-23 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Measurement device
US9065077B2 (en) * 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6155823B2 (ja) * 2012-07-12 2017-07-05 Jsr株式会社 有機ｅｌ素子、感放射線性樹脂組成物および硬化膜
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8748320B2 (en) 2012-09-27 2014-06-10 Apple Inc. Connection to first metal layer in thin film transistor process
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
TWI608616B (zh) * 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
CN104904018B (zh) * 2012-12-28 2019-04-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
KR102537022B1 (ko) 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102148957B1 (ko) * 2013-09-02 2020-08-31 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
JP6406926B2 (ja) 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
KR20240033151A (ko) 2013-09-13 2024-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI688102B (zh) 2013-10-10 2020-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
KR20150087647A (ko) 2014-01-22 2015-07-30 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR102326409B1 (ko) * 2014-02-24 2021-11-16 엘지디스플레이 주식회사 박막 트랜지스터 기판
US20150263140A1 (en) * 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102170999B1 (ko) 2014-07-30 2020-10-29 삼성디스플레이 주식회사 표시장치
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI695415B (zh) * 2015-03-30 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US9685476B2 (en) * 2015-04-03 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP6901831B2 (ja) 2015-05-26 2021-07-14 株式会社半導体エネルギー研究所 メモリシステム、及び情報処理システム
JP6754763B2 (ja) * 2015-07-03 2020-09-16 株式会社半導体エネルギー研究所 液晶表示装置
WO2017006203A1 (ja) * 2015-07-03 2017-01-12 株式会社半導体エネルギー研究所 液晶表示装置および電子機器
WO2017068478A1 (en) * 2015-10-22 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device including the semiconductor device
KR20230169441A (ko) 2015-10-23 2023-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 모듈 및 전자 기기
WO2017159625A1 (ja) * 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板
US10242617B2 (en) 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
JP6870926B2 (ja) * 2016-06-22 2021-05-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
JP7200418B2 (ja) 2016-06-22 2023-01-06 株式会社半導体エネルギー研究所 半導体装置
TWI599035B (zh) * 2016-08-11 2017-09-11 創王光電股份有限公司 垂直結構薄膜電晶體及其製造方法
KR102662057B1 (ko) * 2016-10-07 2024-05-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP2018181890A (ja) * 2017-04-03 2018-11-15 株式会社半導体エネルギー研究所 半導体装置
US10290665B2 (en) * 2017-04-10 2019-05-14 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrates, display devices, and the manufacturing methods thereof
CN107195801B (zh) * 2017-05-22 2019-08-16 茆胜 一种oled微型显示器及其阳极键合方法
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP6960807B2 (ja) * 2017-08-31 2021-11-05 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
KR102531674B1 (ko) * 2018-12-31 2023-05-12 삼성디스플레이 주식회사 표시 패널
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
KR20220101861A (ko) * 2021-01-12 2022-07-19 에스케이하이닉스 주식회사 수직형 트랜지스터 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173195A (ja) * 1996-12-12 1998-06-26 Nec Corp 薄膜トランジスタ及びその製造方法
TW200802736A (en) * 2006-06-02 2008-01-01 Kochi Ind Promotion Ct Semiconductor device and manufacturing method thereof

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JP2755683B2 (ja) * 1989-05-19 1998-05-20 三洋電機株式会社 アクテブマトリクス型液晶表示装置
JPH05152330A (ja) * 1991-11-28 1993-06-18 Dainippon Printing Co Ltd 薄膜トランジスタの製造方法
JPH07152047A (ja) * 1993-11-30 1995-06-16 Sanyo Electric Co Ltd 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JPH0990403A (ja) * 1995-09-27 1997-04-04 Advanced Display:Kk 薄膜トランジスタアレイおよびその製法
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000258798A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd 表示装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2006191127A (ja) * 2001-07-17 2006-07-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003338628A (ja) * 2002-05-20 2003-11-28 Seiko Epson Corp 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4360519B2 (ja) * 2002-07-18 2009-11-11 シャープ株式会社 薄膜トランジスタの製造方法
KR100813833B1 (ko) * 2002-08-23 2008-03-17 삼성에스디아이 주식회사 전자 발광 소자와 그 제조방법
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100870701B1 (ko) * 2002-12-17 2008-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2004212933A (ja) * 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 液晶表示装置及びアレイ基板の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4664631B2 (ja) * 2004-08-05 2011-04-06 株式会社東芝 半導体装置及びその製造方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118812B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2455975B1 (en) * 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
KR100689408B1 (ko) * 2004-12-13 2007-03-08 엘지전자 주식회사 예약 녹화 정보의 변경 방법 및 장치
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2006269753A (ja) * 2005-03-24 2006-10-05 Seiko Epson Corp 半導体装置の製造装置、半導体膜の形成方法、および半導体装置
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) * 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
TW200736786A (en) * 2006-03-31 2007-10-01 Prime View Int Co Ltd Thin film transistor array substrate and electronic ink display device
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP2007334317A (ja) * 2006-05-16 2007-12-27 Semiconductor Energy Lab Co Ltd 液晶表示装置及び半導体装置
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008108985A (ja) * 2006-10-26 2008-05-08 Kochi Prefecture Sangyo Shinko Center 半導体素子の製法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5669426B2 (ja) * 2009-05-01 2015-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173195A (ja) * 1996-12-12 1998-06-26 Nec Corp 薄膜トランジスタ及びその製造方法
TW200802736A (en) * 2006-06-02 2008-01-01 Kochi Ind Promotion Ct Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20150052328A (ko) 2015-05-13
KR101690216B1 (ko) 2016-12-27
CN102422426A (zh) 2012-04-18
US8278162B2 (en) 2012-10-02
JP6471213B2 (ja) 2019-02-13
JP2016129258A (ja) 2016-07-14
US20100279474A1 (en) 2010-11-04
JP2013038427A (ja) 2013-02-21
JP2010283338A (ja) 2010-12-16
WO2010125986A1 (en) 2010-11-04
KR20120007068A (ko) 2012-01-19
JP5106703B1 (ja) 2012-12-26
JP2018064117A (ja) 2018-04-19
JP5669426B2 (ja) 2015-02-12
CN102422426B (zh) 2016-06-01
JP2015079986A (ja) 2015-04-23
KR101842182B1 (ko) 2018-03-26
JP5997756B2 (ja) 2016-09-28
TW201120947A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
TWI567799B (zh) 半導體裝置的製造方法
JP7389205B2 (ja) 表示装置
TWI757994B (zh) 半導體裝置
US8772784B2 (en) Semiconductor device including pair of electrodes and oxide semiconductor film with films of low conductivity therebetween
WO2010029865A1 (en) Display device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees