TWI567633B - 通用序列匯流排相容的隨身碟的啟動方法及其相關隨身碟 - Google Patents

通用序列匯流排相容的隨身碟的啟動方法及其相關隨身碟 Download PDF

Info

Publication number
TWI567633B
TWI567633B TW104121969A TW104121969A TWI567633B TW I567633 B TWI567633 B TW I567633B TW 104121969 A TW104121969 A TW 104121969A TW 104121969 A TW104121969 A TW 104121969A TW I567633 B TWI567633 B TW I567633B
Authority
TW
Taiwan
Prior art keywords
signal
pin
flash drive
memory
microprocessor
Prior art date
Application number
TW104121969A
Other languages
English (en)
Other versions
TW201702857A (zh
Inventor
趙軒慶
Original Assignee
鈺群科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺群科技股份有限公司 filed Critical 鈺群科技股份有限公司
Priority to TW104121969A priority Critical patent/TWI567633B/zh
Priority to CN201510615832.9A priority patent/CN106339334A/zh
Priority to US14/920,890 priority patent/US20170010988A1/en
Publication of TW201702857A publication Critical patent/TW201702857A/zh
Application granted granted Critical
Publication of TWI567633B publication Critical patent/TWI567633B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/16—Memory access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Stored Programmes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Transfer Systems (AREA)

Description

通用序列匯流排相容的隨身碟的啟動方法及其相關隨身 碟
本發明是有關於一種通用序列匯流排相容的隨身碟的啟動方法及其相關隨身碟，尤指一種利用微處理器根據預定信號對和記憶體儲存的原始開卡程式，啟動隨身碟的啟動方法及其相關隨身碟。
請參照第1圖，第1圖是說明通用序列匯流排相容的隨身碟的啟動過程的流程圖。如第1圖所示，在隨身碟連接一主機(步驟102)後，隨身碟內的控制器會執行下列步驟：檢查強迫事件是否發生(步驟104)、驗證資料結構表是否正確(步驟106)以及是否可從隨身碟內的快閃記憶體下載韌體至控制器內靜態隨機存取記憶體(步驟108)，其中資料結構表是有關於快閃記憶體內好的記憶區塊(可用以儲存資料)、壞的記憶區塊和被資料佔據的記憶區塊的分布位置等，且步驟104-108稱為正常開卡程序(activation procedure)。當步驟104-108執行完畢後，控制器即可根據靜態隨機存取記憶體所下載的韌體，正常啟動隨身碟(步驟110)，其中控制器另可根據靜態隨機存取記憶體所下載的韌體和資料結構表，決定快閃記憶體內剩餘記憶容量。另外，當強迫事件發生、資料結構表不正確或下載韌體至控制器內的靜態隨機存取記憶體失敗時，控制器被強迫根據控制器內唯讀記憶體所儲存的原始開卡程式(activation program)，啟動隨身碟(步驟112)。當控制器利用原始開卡程式啟動隨身碟後，控制器可根據原始開卡程式分析正常開卡程序失效的原因，並據以排除正常開卡程序失效的原因。然而有時候控制器並無法自行正常執行步驟112，導致使用者無法使用隨身碟。
請參照第2圖，第2圖是說明現有技術利用通用型輸入輸出(General Purpose Input/Output,GPIO)接腳GPIOP強迫控制器202根據唯讀記憶體2022所儲存的原始開卡程式啟動隨身碟204的示意圖。如第2圖所示，當控制器202無法根據上述正常開卡程序和唯讀記憶體2022所儲存的原始開卡程式啟動隨身碟204時，隨身碟製造者可在隨身碟204電連接至主機之前將通用型輸入輸出接腳GPIOP電連接至地端GND(當隨身碟204電連接至主機後，隨身碟製造商即可斷開通用型輸入輸出接腳GPIOP與地端GND)。因此，當隨身碟204電連接至主機時，控制器202即可因為通用型輸入輸出接腳GPIOP電連接至地端GND而被強迫根據唯讀記憶體2022所儲存的原始開卡程式啟動隨身碟204。
然而很明顯地第2圖的現有技術必須通過額外接腳(通用型輸入輸出接腳GPIOP)實現，導致隨身碟204的成本增加。另外，第2圖的現有技術並不能應用在晶片直接封裝(chip on board,COB)的隨身碟。
本發明的一實施例提供一種通用序列匯流排相容的隨身碟的啟動方法，其中該隨身碟包含一控制器和一信號接腳對，且該控制器包含一記憶體和一微處理器。該啟動方法包含當該隨身碟耦接於一主機時，該信號接腳對接收一預定信號對，並傳送至該微處理器，其中該信號接腳對異於該隨身碟的一電 源線接腳和一地線接腳；當該微處理器通過該信號接腳對接收該預定信號對時，該微處理器判定一強迫執行該記憶體儲存的原始開卡程式的事件發生；在該微處理器判定該強迫執行該記憶體儲存的原始開卡程式的事件發生後，該微處理器執行該記憶體儲存的原始開卡程式，以啟動該隨身碟。
本發明的另一實施例提供一種通用序列匯流排相容的隨身碟。該隨身碟包含一控制器及一信號接腳對，其中該控制器包含一記憶體和一微處理器。該信號接腳對是用以當該隨身碟耦接於一主機時，接收一預定信號對，並傳送至該微處理器，其中該信號接腳對異於該隨身碟的一電源線接腳和一地線接腳。當該微處理器通過該信號接腳對接收該預定信號對時，該微處理器判定一強迫執行該記憶體儲存的原始開卡程式的事件發生，以及在該微處理器判定該強迫執行該記憶體儲存的原始開卡程式的事件發生後，該微處理器執行該記憶體儲存的原始開卡程式，以啟動該隨身碟。
本發明提供一種通用序列匯流排相容的隨身碟的啟動方法及其相關隨身碟。該啟動方法及該隨身碟是利用一信號接腳對接收異於一正常信號對的一預定信號對，以及利用一微處理器根據該預定信號對，判定一強迫事件發生。當該微處理器根據該預定信號對，判定該強迫事件發生後，該微處理器即可根據一記憶體儲存的原始開卡程式，啟動該隨身碟和分析一正常開卡程序失效的原因，並據以排除該正常開卡程序失效的原因。因此，相較於現有技術，本發明具有下列優點：第一、因為本發明不需要通過一額外接腳實現，所以本發明可降低成本；第二、因為本發明不需要通過該額外接腳實現，所以本發明的便利性較佳；第三、本發明可應用在晶片直接封裝。
202、304‧‧‧控制器
204、300‧‧‧隨身碟
2022‧‧‧唯讀記憶體
302‧‧‧快閃記憶體
306‧‧‧電源線接腳
308、310‧‧‧信號接腳對
312‧‧‧地線接腳
3042‧‧‧記憶體
3044‧‧‧微處理器
3046‧‧‧靜態隨機存取記憶體
502‧‧‧主機
504‧‧‧裝置
5042‧‧‧第一雙刀開關
5044‧‧‧第二雙刀開關
5045‧‧‧插槽
5046、5048‧‧‧信號線
5050‧‧‧通用序列匯流排纜線
DPI、DMI‧‧‧預定信號對
NDPI、NDMI‧‧‧正常信號對
GND‧‧‧地端
GPIOP‧‧‧通用型輸入輸出接腳
PI‧‧‧電能信號
T1-T4‧‧‧時間
VCC‧‧‧高電壓
102-112、400-408‧‧‧步驟
第1圖是說明通用序列匯流排相容的隨身碟的啟動過程的流程圖。
第2圖是說明現有技術利用通用型輸入輸出接腳強迫控制器根據唯讀記憶體所儲存的原始開卡程式啟動隨身碟的示意圖。
第3圖是本發明第一實施例說明一種通用序列匯流排(universal series bus,USB)相容的隨身碟300的示意圖。
第4圖是本發明第二實施例說明一種通用序列匯流排相容的隨身碟的啟動方法的流程圖。
第5圖是說明隨身碟、主機和裝置的示意圖。
第6圖的預定信號對、正常信號對和電能信號的示意圖。
第7圖是說明電連接至第一雙刀開關的信號接腳可接收邏輯高電壓以及電連接至第二雙刀開關的信號接腳可接收邏輯高電壓的示意圖。
請參照第3圖，第3圖是本發明一第一實施例說明一種通用序列匯流排(universal series bus,USB)相容的隨身碟300的示意圖，其中隨身碟300包含一快閃記憶體302、一控制器304、一電源線接腳306、一信號接腳對308、310和一地線接腳312，控制器304包含一記憶體3042、一微處理器3044和一靜態隨機存取記憶體(static random access memory,SRAM)3046，記憶體3042為一唯讀記憶體(read-only memory,ROM)，且信號接腳對308、310分別為一信號D+接腳和一信號D-接腳(亦即信號接腳對308、310異於電源線接腳306和地線接腳312)。然而，當隨身碟300為通用序列匯流排3.0隨身碟或通用序列匯流排3.1隨身碟時，隨身碟300不受限僅包含電源線接腳306、信號接腳對308、310和地線接腳312(亦即隨 身碟300可包含電源線接腳306、信號接腳對308、310和地線接腳312以外的接腳)，以及信號接腳對308、310亦不受限於信號D+接腳和信號D-接腳(亦即當隨身碟300為通用序列匯流排3.0隨身碟或通用序列匯流排3.1隨身碟時，信號接腳對308、310可分別為一信號SSRX+接腳和一信號SSRX-接腳)。請參照第4圖，第4圖是本發明一第二實施例說明一種通用序列匯流排相容的隨身碟的啟動方法的流程圖。第4圖的啟動方法是利用第5圖的隨身碟300、一主機502和一裝置504和第6圖的預定信號對DPI、DMI、正常信號對NDPI、NDMI和一電能信號PI說明，詳細步驟如下：步驟400：開始；步驟402：隨身碟300通過裝置504耦接於主機502；步驟404：信號接腳對308、310從裝置504接收一預定信號對DPI、DMI，並傳送至微處理器3044；步驟406：當微處理器3044通過信號接腳對308、310接收預定信號對DPI、DMI時，微處理器3044判定一強迫事件發生；步驟408：在微處理器3044判定該強迫事件發生後，微處理器3044根據記憶體3042儲存的原始開卡程式，啟動隨身碟300。
如第5圖所示，隨身碟300的製造者在根據第5圖的耦接關係，耦接隨身碟300、主機502和裝置504之前可控制裝置504分別使裝置504內的一第一雙刀開關5042和一第二雙刀開關5044切換至一地端GND和一高電壓VCC，其中本發明並不受限於裝置504的電路架構。在步驟402中，當隨身碟300無法根據如第1圖所示的正常開卡程序啟動時，隨身碟300的製造者即可根據第5圖的耦接關係，耦接隨身碟300、主機502和裝置504，其中裝置504具有一插槽5045，且電 源線接腳306、信號接腳對308、310和地線接腳312可通過插槽5045耦接裝置504。在步驟404中，如第6圖所示，當隨身碟300通過裝置504耦接於主機502後，因為第一雙刀開關5042和第二雙刀開關5044分別被切換至地端GND和高電壓VCC，所以電連接至第一雙刀開關5042的信號接腳308可接收預定信號DPI(一邏輯低電壓)以及電連接至第二雙刀開關5044的信號接腳310可接收預定信號DMI(一邏輯高電壓)。另外，在本發明的另一實施例，第一雙刀開關5042和第二雙刀開關5044可被分別切換至高電壓VCC，所以如第7圖所示電連接至第一雙刀開關5042的信號接腳308可接收預定信號DPI(邏輯高電壓)以及電連接至第二雙刀開關5044的信號接腳310可接收預定信號DMI(邏輯高電壓)。另外，當隨身碟300為通用序列匯流排3.0隨身碟或通用序列匯流排3.1隨身碟時，因為信號接腳對308、310可分別為信號SSRX+接腳和信號SSRX-接腳，所以裝置504可基於信號SSRX+接腳和信號SSRX-接腳和通用序列匯流排3.0或3.1版規範，產生一相對應的預定信號對。在步驟406中，如第6圖所示，因為控制器304耦接於信號接腳對308、310，所以微處理器3044亦會通過控制器304接收預定信號對DPI、DMI。當主機502傳送電能信號PI至電源線接腳306後(主機502於一時間T1傳送電能信號PI至電源線接腳306)，微處理器3044可因為接收到預定信號對DPI、DMI而在一時間T2判定強迫事件發生。在步驟408中，如第6圖所示，在微處理器3044判定強迫事件發生後，微處理器3044即可根據記憶體3042儲存的原始開卡程式，啟動隨身碟300。然後，在微處理器3044成功利用原始開卡程式啟動隨身碟300後，隨身碟300的製造者可在一時間T3控制裝置504分別使第一雙刀開關5042和第二雙刀開關5044切換至信號線5046、5048，其中信號線5046、5048是用以通過一通用序列匯流排纜線5050從主機502接收一正常信號對NDPI(邏輯高電壓)、NDMI(邏輯低電壓)，且預定信號對DPI、DMI是異於正常信號對NDPI、NDMI。在信號線5046、5048接收正常信號對NDPI、NDMI後，微處理器3044即 可於一時間T4開始根據原始開卡程式分析正常開卡程序失效的原因，並據以排除正常開卡程序失效的原因。當微處理器3044排除正常開卡程序失效的原因後，隨身碟300的製造者即可移除裝置504。另外，快閃記憶體302的另一常規功能是用以儲存資料，在此不再贅述。然而，如果微處理器3044無法排除正常開卡程序失效的原因，則隨身碟300的製造者可據以判定隨身碟300故障。
綜上所述，本發明所提供的通用序列匯流排相容的隨身碟的啟動方法及其相關隨身碟是利用信號接腳對接收異於正常信號對的預定信號對，以及利用微處理器根據預定信號對，判定強迫事件發生。當微處理器根據預定信號對，判定強迫事件發生後，微處理器即可根據記憶體儲存的原始開卡程式，啟動隨身碟和分析正常開卡程序失效的原因，並據以排除正常開卡程序失效的原因。因此，相較於現有技術，本發明具有下列優點：第一、因為本發明不需要通過一額外接腳實現，所以本發明可降低成本；第二、因為本發明不需要通過額外接腳實現，所以本發明的便利性較佳；第三、本發明可應用在晶片直接封裝。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
300‧‧‧隨身碟
302‧‧‧快閃記憶體
304‧‧‧控制器
306‧‧‧電源線接腳
308、310‧‧‧信號接腳對
312‧‧‧地線接腳
3042‧‧‧記憶體
3044‧‧‧微處理器
3046‧‧‧靜態隨機存取記憶體

Claims (10)

  1. 一種通用序列匯流排相容的隨身碟的啟動方法，其中該隨身碟包含一控制器和一信號接腳對，且該控制器包含一記憶體和一微處理器，該啟動方法包含：當該隨身碟耦接於一主機時，該信號接腳對接收一預定信號對，並傳送至該微處理器，其中該信號接腳對異於該隨身碟的一電源線接腳和一地線接腳；當該微處理器通過該信號接腳對接收該預定信號對時，該微處理器判定一強迫執行該記憶體儲存的原始開卡程式的事件發生；及在該微處理器判定該強迫執行該記憶體儲存的原始開卡程式的事件發生後，該微處理器執行該記憶體儲存的原始開卡程式，以啟動該隨身碟。
  2. 如請求項1所述的啟動方法，其中該記憶體為一唯讀記憶體(read-only memory,ROM)。
  3. 如請求項1所述的啟動方法，其中該信號接腳對為一信號D+接腳和一信號D-接腳。
  4. 如請求項1所述的啟動方法，其中該預定信號對為一邏輯低電壓和一邏輯高電壓或二邏輯高電壓。
  5. 如請求項1所述的啟動方法，其中該隨身碟是通過一裝置耦接於該主機，且該隨身碟是從該裝置接收該預定信號對。
  6. 一種通用序列匯流排相容的隨身碟，包含：一控制器，包含：一記憶體；及一微處理器；及一信號接腳對，用以當該隨身碟耦接於一主機時，接收一預定信號對，並傳送至該微處理器，其中該信號接腳對異於該隨身碟的一電源線接腳和一地線接腳；其中當該微處理器通過該信號接腳對接收該預定信號對時，該微處理器判定一強迫執行該記憶體儲存的原始開卡程式的事件發生，以及在該微處理器判定該強迫執行該記憶體儲存的原始開卡程式的事件發生後，該微處理器執行該記憶體儲存的原始開卡程式，以啟動該隨身碟。
  7. 如請求項6所述的隨身碟，其中該記憶體為一唯讀記憶體。
  8. 如請求項6所述的隨身碟，其中該信號接腳對為一信號D+接腳和一信號D-接腳。
  9. 如請求項6所述的隨身碟，其中該預定信號對為一邏輯低電壓和一邏輯高電壓或二邏輯高電壓。
  10. 如請求項6所述的隨身碟，其中該隨身碟是通過一裝置耦接於該主機，且該信號接腳對是從該裝置接收該預定信號對。
TW104121969A 2015-07-07 2015-07-07 通用序列匯流排相容的隨身碟的啟動方法及其相關隨身碟 TWI567633B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104121969A TWI567633B (zh) 2015-07-07 2015-07-07 通用序列匯流排相容的隨身碟的啟動方法及其相關隨身碟
CN201510615832.9A CN106339334A (zh) 2015-07-07 2015-09-24 通用串行总线兼容的闪存装置的启动方法及相关闪存装置
US14/920,890 US20170010988A1 (en) 2015-07-07 2015-10-23 Activation method of a universal serial bus compatible flash device and related universal serial bus compatible flash device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104121969A TWI567633B (zh) 2015-07-07 2015-07-07 通用序列匯流排相容的隨身碟的啟動方法及其相關隨身碟

Publications (2)

Publication Number Publication Date
TW201702857A TW201702857A (zh) 2017-01-16
TWI567633B true TWI567633B (zh) 2017-01-21

Family

ID=57731131

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104121969A TWI567633B (zh) 2015-07-07 2015-07-07 通用序列匯流排相容的隨身碟的啟動方法及其相關隨身碟

Country Status (3)

Country Link
US (1) US20170010988A1 (zh)
CN (1) CN106339334A (zh)
TW (1) TWI567633B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI571746B (zh) * 2015-05-13 2017-02-21 聯陽半導體股份有限公司 資料傳輸系統及其傳輸方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7103684B2 (en) * 2003-12-02 2006-09-05 Super Talent Electronics, Inc. Single-chip USB controller reading power-on boot code from integrated flash memory for user storage
TW201403323A (zh) * 2012-07-09 2014-01-16 Phison Electronics Corp 記憶體儲存裝置及其修復方法
US20140331033A1 (en) * 2013-05-06 2014-11-06 Phison Electronics Corp. Firmware code loading method, memory controller and memory storage apparatus
TW201501124A (zh) * 2013-06-28 2015-01-01 Phison Electronics Corp 讀取電壓設定方法、控制電路與記憶體儲存裝置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6148354A (en) * 1999-04-05 2000-11-14 M-Systems Flash Disk Pioneers Ltd. Architecture for a universal serial bus-based PC flash disk
CN1088218C (zh) * 1999-11-14 2002-07-24 邓国顺 用于数据处理***的快闪电子式外存储方法及其装置
DE60033930T2 (de) * 1999-12-24 2008-01-24 Koninklijke Philips Electronics N.V. Emulation einer geräteabschaltung
US20020147882A1 (en) * 2001-04-10 2002-10-10 Pua Khein Seng Universal serial bus flash memory storage device
KR100421050B1 (ko) * 2001-10-12 2004-03-04 삼성전자주식회사 범용직렬버스 호스트가 즉각적으로 리셋동작을 수행토록범용직렬버스의 신호 상태를 구현하는 로직 회로를구비하는 범용직렬버스 장치
US6792501B2 (en) * 2002-01-31 2004-09-14 Phision Electronic Corp Universal serial bus flash memory integrated circuit device
JP4750379B2 (ja) * 2004-05-31 2011-08-17 キヤノン株式会社 電子機器
CN100385413C (zh) * 2004-11-05 2008-04-30 义隆电子股份有限公司 闪存的格式化方法
US7631245B2 (en) * 2005-09-26 2009-12-08 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
US20070283095A1 (en) * 2006-06-06 2007-12-06 Alcor Micro, Corp. Method to access storage device through universal serial bus
NZ550536A (en) * 2006-10-16 2009-05-31 Keyghost Ltd Apparatus and method for detecting high speed USB device
US8131912B2 (en) * 2007-09-27 2012-03-06 Kabushiki Kaisha Toshiba Memory system
CN101458659A (zh) * 2007-12-14 2009-06-17 环达电脑(上海)有限公司 闪存储存***及其方法
CN201673687U (zh) * 2009-09-29 2010-12-15 北京爱国者存储科技有限责任公司 闪存装置
CN102467351A (zh) * 2010-11-10 2012-05-23 鸿富锦精密工业（深圳）有限公司 U盘及其快速切换存储与启动的方法
US8700834B2 (en) * 2011-09-06 2014-04-15 Western Digital Technologies, Inc. Systems and methods for an enhanced controller architecture in data storage systems
US8843664B2 (en) * 2011-09-29 2014-09-23 Cypress Semiconductor Corporation Re-enumeration of USB 3.0 compatible devices
US9053008B1 (en) * 2012-03-26 2015-06-09 Western Digital Technologies, Inc. Systems and methods for providing inline parameter service in data storage devices
US9262318B1 (en) * 2013-03-13 2016-02-16 Marvell International Ltd. Serial flash XIP with caching mechanism for fast program execution in embedded systems

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7103684B2 (en) * 2003-12-02 2006-09-05 Super Talent Electronics, Inc. Single-chip USB controller reading power-on boot code from integrated flash memory for user storage
TW201403323A (zh) * 2012-07-09 2014-01-16 Phison Electronics Corp 記憶體儲存裝置及其修復方法
US20140331033A1 (en) * 2013-05-06 2014-11-06 Phison Electronics Corp. Firmware code loading method, memory controller and memory storage apparatus
TW201501124A (zh) * 2013-06-28 2015-01-01 Phison Electronics Corp 讀取電壓設定方法、控制電路與記憶體儲存裝置

Also Published As

Publication number Publication date
CN106339334A (zh) 2017-01-18
US20170010988A1 (en) 2017-01-12
TW201702857A (zh) 2017-01-16

Similar Documents

Publication Publication Date Title
US10152443B2 (en) System and method for providing personality switching in a solid state drive device
TWI676895B (zh) 擴充座組配技術
TWI522919B (zh) 自動地配置電腦系統中之基本輸入輸出系統效能設定檔的裝置、方法及非暫態電腦可讀取記錄媒體
TWI492049B (zh) 記憶體模組狀態指示方法及裝置
US20120297178A1 (en) Configuration mode switching system and method
US8924769B2 (en) Software burning system and burning control method
US10140231B2 (en) Flexible port configuration based on interface coupling
US11226826B2 (en) Initialize port
US20180210783A1 (en) Information processing apparatus, control method of the same, and storage medium
US20210048850A1 (en) Firmware setup menu options for docking stations
US20080163012A1 (en) Apparatus for Configuring a USB PHY to Loopback Mode
TWI567633B (zh) 通用序列匯流排相容的隨身碟的啟動方法及其相關隨身碟
US10198270B2 (en) Dynamic hardware configuration via firmware interface at computing device boot
CN105095000A (zh) Bios恢复电路
TWI559009B (zh) 動態記憶體測試裝置及其測試方法
US9619355B2 (en) Booting verification method of computer and electronic device
US20190163595A1 (en) System and method for providing network access in the event of a computer system failure
TWI764648B (zh) 主機板、主機板的外接裝置以及主機板的開機方法
TWI576707B (zh) 可攜式電子裝置及其中使用者資料的存取方法
CN114594995A (zh) 电子装置及其开机方法
CN104143350A (zh) 电子装置
US11341014B2 (en) System and method for generating a hotkey in a pre-boot environment
TWI438680B (zh) 具有至少兩個ｂｉｏｓ記憶體之系統
CN113742737A (zh) 计算机主板芯片安全管理方法、装置、计算机设备
KR20140015169A (ko) 메모리 모듈 및 그것을 테스트하기 위한 메모리 테스트 시스템

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees