TWI565062B - 半導體結構及其製程 - Google Patents

Description

半導體結構及其製程

本發明係關於一種半導體結構及其製程，且特別係關於一種形成一金屬氮化層於緩衝層及金屬氧化層之間的半導體結構及其製程。

在現今的半導體製程中，係以高介電常數介電層作為匹配金屬閘極之用。然而，由於高介電常數介電層與基底(一般為矽基底)的晶格常數等材質差異甚大，因此須以緩衝層位於二者之間，以作為緩衝，其中高介電常數介電層一般為一金屬氧化層，而緩衝層一般為一氧化層。在進行一電晶體製程等半導體製程中，形成緩衝層後，會依據不同之製程方式，於不同時間點進行至少一次熱退火製程。此熱退火製程會造成緩衝層吸收其上之金屬氧化層之氧原子或熱退火製程中所含之氧分子，而導致緩衝層厚度增厚，因而使半導體結構之總等效氧化層的厚度(Equivalent Oxide Thickness,EOT)增加，降低其電性品質。在現今製程中，所形成之緩衝層的厚度已達現今之製程極限而不易再微縮，而熱退火製程所造成之緩衝層的厚度增厚，將使半導體製程形成一瓶頸，而阻礙半導體元件尺寸的微小化。

因此，產業中亟需一種半導體結構及其製程，可防止緩衝層之厚度增厚，以避免半導體結構之總等效氧化層的厚度(EOT)增加。

本發明提出一種半導體結構及其製程，其形成一金屬氮化層於金屬氧化層及緩衝層之間，以防止緩衝層的厚度在熱退火製程中增厚，其造成半導體結構之總等效氧化層厚度增加。

本發明提供一種半導體結構，包含有一基底、一氧化層、一金屬氮氧化層以及一金屬氧化層。氧化層位於基底上。金屬氮氧化層位於氧化層上。金屬氧化層位於金屬氮氧化層上。

本發明提供一種半導體製程，包含有下述步驟。首先，提供一基底。接著，形成一氧化層於基底上。而後，形成一金屬氮化層於氧化層上。其後，形成一金屬氧化層於金屬氮化層上。然後，進行一熱處理製程，使金屬氮化層氧化為一金屬氮氧化層。

基於上述，本發明提出一種半導體結構及其製程，採用一金屬氮化層形成於氧化層(緩衝層)及金屬氧化層(高介電常數介電層)之間。是以，在進行一熱處理製程之後，金屬氮化層因吸收金屬氧化層及熱處理製程中之氧原子，而轉化為一金屬氮氧化層。如此一來，本發明之金屬氮化層可吸收及阻擋金屬氧化層及熱處理製程中之氧原子，而防止氧原子擴散至氧化層，甚至污染基底。是以，本發明之半導體結構可避免氧化層之厚度增厚，進而防止半導體結構之總等效氧化層厚度在熱處理製程之後升高，其將降低半導體結構之電性品質。

第1圖係繪示本發明一實施例之半導體結構的剖面示意圖。半導體結構100包含一基底110、一氧化層120、一金屬氮氧化層130’及一金屬氧化層140。氧化層120位於基底110上。金屬氮氧化層130’位於氧化層120上。金屬氧化層140位於金屬氮氧化層130’上。基底110包含一矽基底、一含矽基底、一三五族覆矽基底(例如GaN-on-silicon)、一石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣基底等半導體基底。氧化層120則作為一緩衝層，以緩衝基底110與其上之金屬氮氧化層130’的晶格常數等材質上的差異。氧化層120可例如為二氧化矽層，但本發明不以此為限。在一實施例中，金屬氮氧化層130’可包含一三價金屬氮氧化層，其中三價金屬氮氧化層可例如為一氮氧化鎵層、一氮氧化銦層、一氮氧化鋁層或一氮氧化鉭層等，但本發明不以此為限。金屬氧化層140則可包含由氧化鉿(hafnium oxide，HfO₂)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO₄)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al₂O₃)、氧化鑭(lanthanum oxide，La₂O₃)、氧化鉭(tantalum oxide，Ta₂O₅)、氧化釔(yttrium oxide，Y₂O₃)、氧化鋯(zirconium oxide，ZrO₂)、鈦酸鍶(strontium titanate oxide，SrTiO₃)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO₄)、鋯酸鉿(hafnium zirconium oxide，HfZrO₄)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_xTi_1-xO₃,PZT)與鈦酸鋇鍶(barium strontium titanate,Ba_xSr_1-xTiO₃,BST)所組成之群組，但本發明不限於此。

以下詳細說明半導體結構100之製程方法。第2-5圖係繪示本發明一實施例之半導體製程的剖面示意圖。如第2圖所示，首先，提供一基底110。基底110例如一矽基底、一含矽基底、一三五族覆矽基底(例如GaN-on-silicon)、一石墨烯覆矽基底(graphene-on-silicon)或一矽覆絕緣基底等半導體基底。接著，形成一氧化層120於基底110上。當基底110為一矽基底時，氧化層120可例如為二氧化矽層，其可包含以熱氧化製程或化學氧化製程形成之熱氧化物(thermal oxide)或化學氧化物(chemical oxide)。

如第3圖所示，形成一金屬氮化層130於氧化層120上。金屬氮化層130可包含一三價金屬氮化層，其中三價金屬氮化層可例如為一氮化鎵層、一氮化銦層、一氮化鋁層或一氮化鉭層等，但本發明不以此為限。

如第4圖所示，形成一金屬氧化層140於金屬氮化層130上。金屬氧化層140可包含由氧化鉿(hafnium oxide，HfO₂)、矽酸鉿氧化合物(hafnium silicon oxide，HFSiO₄)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al₂O₃)、氧化鑭(lanthanum oxide，La₂O₃)、氧化鉭(tantalum oxide，Ta₂O₅)、氧化釔(yttrium oxide，Y₂O₃)、氧化鋯(zirconium oxide，ZrO₂)、鈦酸鍶(strontium titanate oxide，SrTiO₃)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO₄)、鋯酸鉿(hafnium zirconium oxide，HfZrO₄)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_xTi_1-xO₃,PZT)與鈦酸鋇鍶(barium strontium titanate,Ba_xSr_1-xTiO₃,BST)所組成之群組，但本發明不以此為限，且金屬氧化層140可例如以原子層沉積(atomic layer deposition,ALD)製程形成。

如第5圖所示，進行一熱處理製程P1，使金屬氮化層130氧化為一金屬氮氧化層130’。熱處理製程P1可包含一熱退火製程，其中熱退火製程可例如為一快速熱退火(rapid thermal annealing,RTA)製程、一快速高溫處理(rapid thermal processing,RTP)製程或一含氧的熱退火製程等，但非限於此。在一實施例中，氧化金屬氮化層130的氧原子係來自熱退火製程P1中所通入的氧氣。但在另一實施例中，氧化金屬氮化層130的氧原子係來自於金屬氧化層140中的氧原子。當然，氧化金屬氮化層130的氧原子亦可能同時來自於熱退火製程P1的製程中所通入的氧氣及金屬氧化層140中的氧原子。更進一步而言，如氧化金屬氮化層130的氧原子來自於金屬氧化層140中的氧原子，則表示在金屬氮化層130被氧化的同時，部份之金屬氧化層140即被還原。是以，在金屬氮化層130被氧化時，金屬氧化層140的總厚度會變薄。

承上，由於本發明係以形成金屬氮化層130於氧化層120及金屬氧化層140之間。是以，在進行熱處理製程時，俾使源自於金屬氧化層140或熱處理製程P1中的氧原子或氧分子氧化金屬氮化層130，而使金屬氮化層130轉換為金屬氮氧化層130’。在此強調，熱處理製程P1一般係指在電晶體製程等現今之半導體製程中，為形成電晶體結構的某部分所必須進行之熱處理製程。例如，一在形成源/汲極區之後，進行之後源/汲極的退火製程，以使植入源/汲極區的雜質擴散，使其分佈於所欲形成之基底區域。然而，此些熱處理製程P1在進行時，亦會對於半導體結構100施加高溫，導致氧化層120的厚度增厚。本發明之金屬氮化層130，則可吸收及阻擋在金屬氧化層140中的氧原子或者熱處理製程P1中的氧分子，並防止其擴散至氧化層120中，進而防止氧化層120的厚度增加，俾避免之半導體結構100的總等效氧化層厚度(Equivalent Oxide Thickness,EOT)上升。

此外，本發明之半導體結構100，不論是在進行熱處理製程P1之前的金屬氮化層130，亦或是在進行熱處理製程P1之後的金屬氮氧化層130’，二者之介電常數皆高於氧化層120的介電常數。詳細而言，以金屬氮化層130為氮化鎵而其反應後之金屬氮氧化層130’為氮氧化鎵為例，氮化鎵的介電常數為9.5而氮氧化鎵的介電常數為9.5～10.6(由於氮化鎵的介電常數為9.5，而氧化鎵的介電常數為10.6，是以反應形成之氮氧化鎵的介電常數介於二者之間)。是以，不論是氮化鎵或氮氧化鎵的介電常數皆高於氧化層120，例如二氧化矽層之介電常數3.9。因此，如以本發明之氧化層120加上金屬氮化層130或金屬氮氧化層130’之結構的厚度等於習知僅形成一層氧化層的厚度做比較，本發明之半導體結構100(甚至是在未反應為金屬氮氧化層130’之結構)之等效氧化層厚度(Equivalent Oxide Thickness,EOT)皆小於習知之等效氧化層厚度(Equivalent Oxide Thickness,EOT)。

更進一步而言，可將本發明之半導體製程應用於電晶體製程等半導體製程中。如第6-10圖所示，繪示本發明一實施例之電晶體製程的剖面示意圖。在進行上述第4圖之步驟後，可如第6圖所示，可先選擇性地形成一阻障層(未繪示)，再依序形成一閘極電極層150及一蓋層160，其中阻障層例如為一氮化鈦層或一氮化鉭層等，閘極電極層150例如為一多晶矽犧牲閘極電極層，而蓋層160例如為一氮化層，但本發明不以此為限。再圖案化蓋層160、閘極電極層150、金屬氧化層140、金屬氮氧化層130’及氧化層120以形成一閘極結構G。

如第7圖所示，形成一側壁子170於閘極結構G側邊。而後，進行一離子佈植製程，以在側壁子170側邊之相對兩側的基底110中，自動對準地形成一源/汲極區180。

如第8圖所示，進行一後源/汲極的退火製程P2，以使源/汲極區180中的雜質向外擴散，而使源/汲極區180的範圍擴大至源/汲極區180a。在此進行之後源/汲極的退火製程P2即可對應至上述本發明之半導體製程之熱處理製程P1。特定言之，本發明之熱處理製程P1僅限定在形成金屬氧化層140後進行，但並不限定在形成金屬氧化層140之後的某一製程步驟中進行。

如第9圖所示，形成並研磨一層間介電層190以暴露出閘極電極層150，並將其移除之以形成一凹槽R。如第10圖所示，依序填入一功函數金屬層192、一阻擋層194及一金屬電極層196，以形成一金屬閘極G’。

前述之實施例係雖以進行一前置高界電常數介電層之後閘極製程(Gate-Last for high-k first process)為例，但本發明亦可應用於前閘極製程(Gate-first process)或後置高界電常數介電層之後閘極製程(Gate-Last for high-k last process)。如為一前閘極製程(Gate-first)，則形成金屬氧化層140的順序與本實施例相同，惟閘極電極層150係直接形成金屬電極層而不再先形成一多晶矽犧牲閘極電極層。如為一後置高介電常數介電層之後閘極製程(Gate-Last for high-k last process)，雖然高介電常數介電層是在進行後源/汲極的退火製程P2之後才形成，但在形成氧化層120後即可先形成本發明之金屬氮化層130，以防止在進行後源/汲極的退火製程P2時，製程中的氧原子擴散至氧化層120，甚至污染基底110。各種金屬閘極之詳細製程方法為本領域所熟悉，故不再贅述。

綜上所述，本發明提出一種半導體結構及其製程，採用一金屬氮化層形成於氧化層(緩衝層)及金屬氧化層(高介電常數介電層)之間。是以，在進行一熱處理製程之後(此熱處理製程一般係為在半導體製程中所必須進行之步驟)，金屬氮化層因吸收金屬氧化層及熱處理製程中之氧原子，而轉化為一金屬氮氧化層。如此一來，本發明之金屬氮化層可吸收及阻擋金屬氧化層及熱處理製程中之氧原子，而防止氧原子擴散至氧化層，甚至污染基底。是以，本發明之半導體結構可避免氧化層之厚度增厚，進而防止半導體結構之總等效氧化層厚度在熱處理製程之後升高，其將降低半導體結構之電性品質。此外，本發明所採用之金屬氮化層例如氮化鎵等的介電常數，及其氧化後之金屬氮氧化層的介電常數，皆大於或實質等於氧化層之介電常數，故本發明之半導體結構較習知之半導體結構可具有更大或實質等於之等效介電常數。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100．．．半導體結構

110．．．基底

120．．．氧化層

130．．．金屬氮化層

130’．．．金屬氮氧化層

140．．．金屬氧化層

150．．．閘極電極層

160．．．蓋層

170．．．側壁子

180．．．源/汲極區

190．．．層間介電層

192．．．功函數金屬層

194．．．阻擋層

196．．．金屬電極層

G．．．閘極結構

G’．．．金屬閘極

P1．．．熱處理製程

P2．．．後源/汲極的退火製程

R．．．凹槽

第1圖係繪示本發明一實施例之半導體結構的剖面示意圖。

第2-5圖係繪示本發明一實施例之半導體製程的剖面示意圖。

第6-10圖係繪示本發明一實施例之電晶體製程的剖面示意圖，其採用本發明之半導體製程。

100．．．半導體結構

110．．．基底

120．．．氧化層

130’．．．金屬氮氧化層

140．．．金屬氧化層

P1．．．熱處理製程

Claims (10)

1. 一種半導體製程，包含有：提供一基底；形成一氧化層於該基底上；形成一金屬氮化層於該氧化層上，其中該金屬氮化層包含一氮化鎵層或一氮化銦層；形成一金屬氧化層於該金屬氮化層上；以及進行一熱處理製程，使該金屬氮化層氧化為一金屬氮氧化層。
2. 如申請專利範圍第1項所述之半導體製程，其中該氧化層包含一二氧化矽層。
3. 如申請專利範圍第2項所述之半導體製程，其中該基底包含一矽基底，而該二氧化矽層包含以熱氧化製程或化學氧化製程形成。
4. 如申請專利範圍第1項所述之半導體製程，其中該金屬氮氧化層包含一氮氧化鎵層、一氮氧化銦層、一氮氧化鋁層或一氮氧化鉭層。
5. 如申請專利範圍第1項所述之半導體製程，其中該金屬氧化層包含一氧化鉿層或一氧化鋯層。
6. 如申請專利範圍第1項所述之半導體製程，其中該熱處理製程包 含一熱退火製程。
7. 如申請專利範圍第6項所述之半導體製程，其中該熱退火製程包含一快速熱退火製程或一含氧的熱退火製程。
8. 如申請專利範圍第6項所述之半導體製程，其中進行該熱處理製程，氧化金屬氮化層的氧原子係來自該熱退火製程。
9. 如申請專利範圍第1項所述之半導體製程，其中進行該熱處理製程，氧化金屬氮化層的氧原子係來自於該金屬氧化層。
10. 如申請專利範圍第9項所述之半導體製程，其中在進行該熱處理製程之後，該金屬氧化層的厚度變薄。