TW201301511A - 金屬閘極及其製造方法 - Google Patents

Abstract

一種金屬閘極，包含一基底、一閘極介電層、一功函數金屬層、一氮化鋁層以及一阻擋層。閘極介電層位於基底上。功函數金屬層位於閘極介電層上。氮化鋁層位於功函數金屬層上。阻擋層位於氮化鋁層上。

Description

金屬閘極及其製造方法

本發明係關於一種金屬閘極及其製造方法，特別係關於一種原位(in-situ)形成位於功函數金屬層上的阻擋層，進而製成的金屬閘極結構及其製造方法。

在習知半導體產業中，多晶矽係廣泛地應用於半導體元件如金氧半導體(metal-oxide-semiconductor，MOS)電晶體中，作為標準的閘極材料選擇。然而，隨著MOS電晶體尺寸持續地微縮，傳統多晶矽閘極因硼穿透(boron penetration)效應導致元件效能降低，及其難以避免的空乏效應(depletion effect)等問題，使得等效的閘極介電層厚度增加、閘極電容值下降，進而導致元件驅動能力的衰退等困境。因此，半導體業界更嘗試以新的閘極材料，例如利用具有一功函數(work function)金屬層的金屬電極來取代傳統的多晶矽閘極，用以作為匹配高介電常數(High-K)閘極介電層的控制電極。

在目前的製程中，於形成功函數金屬層之後會直接破真空甚至進行通入氧等製程，然後才再形成一氮化鈦層於功函數金屬層上以阻擋其上的金屬，例如鋁，向下擴散。然而，此製程將使功函數金屬層遭氧化而形成一氧化層，其將促使功函數金屬層退化，如此便嚴重影響功函數金屬層應用於MOS電晶體等裝置的電性品質。舉例而言，在此種製程的環境下所製造出的NMOS電晶體，一般其功函數值高達約為4.81eV，因而如何降低此功函數值實為當今重要課題。

本發明提出一種金屬閘極及其製造方法，用以減少功函數金屬層遭氧化而在其上方形成的氧化層厚度，以改變功函數金屬層的功函數值，進而改良功函數金屬層應用於MOS電晶體等裝置的電性品質。

本發明提供一種金屬閘極，包含一基底、一閘極介電層、一功函數金屬層、一氮化鋁層以及一阻擋層。閘極介電層位於基底上。功函數金屬層位於閘極介電層上。氮化鋁層位於功函數金屬層上。阻擋層位於氮化鋁層上。

本發明提供一種金屬閘極的製造方法。首先，形成一閘極介電層於一基底上。接著，形成一功函數金屬層於閘極介電層上。接續，原位(in-situ)形成一阻擋層於功函數金屬層上。

本發明提供一種金屬閘極的製造方法。首先，形成一閘極結構於一基底上，其中閘極結構包含一閘極介電層以及位於閘極介電層上之犧牲閘極。接著，進行一蝕刻製程以移除犧牲閘極。其後，形成一功函數金屬層以取代犧牲閘極。最後，原位(in-situ)形成一阻障層於功函數金屬層上。

基於上述，本發明提出一種金屬閘極及其製造方法，其係以原位(in-situ)形成阻擋層於功函數金屬層上，故位於功函數金屬層與阻擋層之間的功函數金屬層之原生氧化層的厚度可盡可能地減小。具體而言，本發明之功函數金屬層的氧化層的厚度係小於功函數金屬層厚度的30%，甚至在一較佳的實施環境下其厚度可達到近乎為零。如此，本發明之金屬閘極製程所形成之金屬閘極結構，較習知之金屬閘極結構功函數值更低，因而可提高金屬閘極的電性品質。

第1A-1B圖為依據本發明第一實施例之金屬閘極製程之剖面示意圖。請參考第1A-1B圖，首先，如第1A圖所示，提供一基底110，並於基底110上形成一閘極介電層120，其中基底110例如是一矽基底、含矽基底或矽覆絕緣(silicon-on-insulator，SOI)基底等之半導體基底，而閘極介電層120可為一單層或複合層之堆疊結構層。再者，在形成閘極介電層120之前可先形成一緩衝介面層(未繪示)作為連接基底110與閘極介電層120緩衝之用，其材料例如為二氧化矽。在本實施例中，閘極介電層120為一高介電常數閘極介電層，但本發明不以此為限，而高介電常數閘極介電層可為鉿(Hafnium)氧化物、鋯(Zirconium)氧化物等。具體而言，高介電常數閘極介電層係可選自氧化鉿(hafnium oxide，HfO₂)、矽酸鉿氧化合物(hafnium silicon oxide，HfSiO₄)、矽酸鉿氮氧化合物(hafnium silicon oxynitride，HfSiON)、氧化鋁(aluminum oxide，Al₂O₃)、氧化鑭(lanthanum oxide，La₂O₃)、氧化鉭(tantalum oxide，Ta₂O₅)、氧化釔(yttrium oxide，Y₂O₃)、氧化鋯(zirconium oxide，ZrO₂)、鈦酸鍶(strontium titanate oxide，SrTiO₃)、矽酸鋯氧化合物(zirconium silicon oxide，ZrSiO₄)、鋯酸鉿(hafnium zirconium oxide，HfZrO₄)、鍶鉍鉭氧化物(strontium bismuth tantalate,SrBi₂Ta₂O₉,SBT)、鋯鈦酸鉛(lead zirconate titanate,PbZr_xTi_1-xO₃,PZT)與鈦酸鋇鍶(barium strontium titanate,Ba_xSr_1-xTiO₃,BST)所組成之群組。

接著，於閘極介電層120上形成一功函數金屬層130。本實施例係為用以作為NMOS電晶體之金屬閘極100，故本實施例之功函數金屬層130係為一鋁化鈦金屬層，但本發明不此為限，其中鋁化鈦金屬層可由物理氣相沈積法(Physical Vapor Deposition,PVD)或原子層沉積法(Atomic Layer Deposition,ALD)形成。具體而言，以物理氣相沈積法形成鋁化鈦金屬層為例，可將鋁及鈦依所需比例，分別濺鍍於閘極介電層120上後，再以高溫回火充分混和形成鋁鈦合金，或者可直接將調配好比例的鋁及鈦合金濺鍍於閘極介電層120上。當然，在形成閘極介電層120之後，本實施例亦可先選擇性地形成一阻障層(未繪示)而後再形成功函數金屬層130，使阻障層(未繪示)位於閘極介電層120與功函數金屬層130之間，以進一步防止功函數金屬層130中的成分，例如鋁，擴散至閘極介電層120，而降低金屬閘極100的電性品質。在一實施例中，阻障層(未繪示)可包含氮化鈦層、氮化鉭層等，但本發明不以此為限。

接著，如第1B圖所示，原位(in-situ)形成一阻擋層140於功函數金屬層130上。在本實施例中，阻擋層140為氮化鈦層，但本發明不以此為限，視當時製程的需要，凡可阻擋上層金屬等不必要之成分向下擴散的材質皆可。換言之，本發明相較於習知之慣用製程，本發明係改以不破真空以及不再進行任何通入氧等製程，例如氧退火製程。如此，可使功函數金屬層130盡可能減少接觸到氧氣，因此在功函數金屬層130與阻擋層140之間，功函數金屬層130因遭氧化而形成的氧化層的厚度將盡可能減少。在本實施例中功函數金屬層130為鋁化鈦金屬層，故其氧化層為鈦鋁氧化層，而鈦鋁氧化層所生成之厚度可至少小於鋁化鈦金屬層厚度的30%，較佳者幾乎為0，亦即功函數金屬層130表面完全不生成氧化層。

值得強調的是，申請人注意到，如果在形成完鋁化鈦金屬層之後破真空而導入一含氧環境或實施熱處理等含氧製程，鋁化鈦金屬層表面會生成氧化層，而且即使是因破真空而導入的含氧環境都會氧化鋁化鈦金屬層，此原生的鈦鋁氧化層所生成之厚度都幾約為鋁化鈦金屬層厚度的35%以上。氧化層會捕捉功函數金屬層130的金屬，例如鋁，並抑制其向下遷移擴散，而使金屬閘極100的功函數值偏高。本發明以原位(in-situ)形成阻擋層140，進而使功函數金屬層130與氧反應所形成之氧化層厚度減少，如此便可有效降低金屬閘極100的功函數，而改善金屬閘極100應用於MOS電晶體(特別是NMOS電晶體)等裝置的電性品質。

舉例而言，在一NMOS實施態樣中，可如第4圖所示，其經由穿透式電子顯微鏡(transmission electron microscope)等方法檢測，(右圖)在採用原位(in-situ)形成阻擋層140的方法後，亦即不破真空或不含氧環境的條件下，氧化層的厚度可實質上接近為零，且此時的金屬閘極100之功函數約可達到3.9至.4.5eV。相較於習知之製程方法，(左圖)破真空後而導入一含氧環境時，其原生的氧化層的厚度即高達24埃(angstrom)，約為功函數金屬層厚度64埃(angstrom)的37%，而所測得之功函數為4.81eV。因此藉由此實際量測實驗可知，本發明確實可藉由降低氧化層的厚度，達到降低金屬閘極100之功函數值，進而提升N型金屬閘極100電性品質。此外，如第4圖所示，在阻擋層140為氮化鈦層及功函數金屬層130為鋁化鈦金屬層的實施態樣下，在原位(in-situ)直接形成氮化鈦層時，會通入氮氣，而將鋁化鈦金屬層的表面氮化，形成一氮化鋁層150。

第2A-2E圖為依據本發明第二實施例之金屬閘極製程之剖面示意圖，其中此實施例將上述之金屬閘極及其製造方法應用於一前置高介電常數介電層之後閘極(gate last for high-k first)製程中。當然，本發明之金屬閘極及其製造方法亦可適用於其他半導體製程中，本發明不以此為限。請參考第2A-2E圖，首先如第2A圖所示，可先選擇性地於基底210上形成一介面層222，當作緩衝層，再於其上形成一閘極介電層224，其中所提及之材質與第一實施例(第1A-1B圖)之金屬閘極相同，例如本實施例中之介面層222可為二氧化矽層，閘極介電層224可為高介電常數介電層，故不再多加贅述。接著，可選擇性地於閘極介電層224上形成一第一阻障層226，而第一阻障層226可包含氮化鈦層、氮化鉭層之至少一者。而後，再於第一阻障層226上形成一犧牲閘極228。如此一來，即可形成一至少具有一閘極介電層224以及犧牲閘極228的閘極結構220。上述之介面222、閘極介電層224、第一阻障層226以及犧牲閘極228皆已圖案化而形成為圖中之閘極結構220。當然，在一實施例中，其製程方式可為先選擇性地於犧牲閘極層(未繪示)上形成一蓋層(未繪示)，再利用一黃光暨蝕刻製程(PEP)圖案化蓋層以依序形成一已圖案化的蓋層230，進而再利用此圖案化的蓋層230當作蝕刻遮罩來蝕刻犧牲閘極228、第一阻障層226、閘極介電層224以及介面層222。接續，於閘極結構220的側邊形成一間隙壁240，其中間隙壁240可為一單層或多層之複合層。在一實施例中，可使閘極結構220與間隙壁240作為遮罩，自動對準地進行例如離子佈植製程、接面活化回火等製程而於間隙壁240的側邊形成一源/汲極區250。此外，本實施例亦可選擇性搭配應變矽製程，並在源/汲極區域250上再形成金屬矽化物、接觸洞蝕刻停止層(CESL)等其他製程。其後，形成一介電層260覆蓋基底210、蓋層230以及間隙壁240(如第2A圖)。

然後，如第2B圖所示，例如以化學機械研磨(chemical mechanical polishing process)等之平坦化方法，移除部份之介電層260與蓋層230並露出犧牲閘極228。其後，例如以乾蝕刻或濕蝕刻製程，移除犧牲閘極228而形成凹槽R並露出第一阻障層226。在本實施例中，犧牲閘極228可由一多晶矽材質所組成，但亦可為其他材質；而第一阻障層226為一氮化鈦層，用以在製程中作為蝕刻停止層進而防止蝕刻製程損害到其下方的閘極介電層224，且亦能避免後續形成於其上方之材料成分向下擴散至閘極介電層224，但本發明不以此為限，凡具有前述功能的材質皆可適用。

接著，如第2C圖所示，於凹槽R中的第一阻障層226上選擇性地形成一第二阻障層270，在本實施例中可為一氮化鉭層，但在其他實施例中亦可為其他材質。繼之，再於凹槽R中的第二阻障層270上形成一功函數金屬層280，本實施例中之功函數金屬層280為一鋁化鈦金屬層且其係一般用作為形成NMOS電晶體的閘極電極的功函數金屬層，但在其他實施例功函數金屬層280亦可為其他材質的金屬層，用以作為形成PMOS電晶體等其他結構，本發明不以此為限。

續之，如第2D圖所示，在不破真空或不含氧環境的條件下，於凹槽R中的功函數金屬層280上原位(in-situ)形成一阻擋層290。最後，如第2E圖所示，再於阻擋層290上，搭配利用一平坦化製程形成主要金屬電極295。如此，完成本實施例之前置高介電常數介電層之後閘極(gate last for high-k first)製程，形成第二實施例之電晶體200。當然，本實施例為NMOS電晶體，在其他實施例亦可為PMOS電晶體或整合於CMOS電晶體等半導體元件製程。再者，本實施例中之主要金屬電極295為鋁金屬電極，且阻擋層290為一氮化鈦層，用以阻擋其上的主要金屬電極295中的鋁向下擴散，污染下層的閘極結構，特別是閘極介電層224，而使電晶體200的電性品質退化。此外，本實施例亦可選擇性去除介電層260與接觸洞蝕刻停止層(CESL)等，然後再重新形成接觸洞蝕刻停止層(CESL)與介電層，以有效提升MOS電晶體的電性表現。

由於阻擋層290是原位(in-situ)直接形成於功函數金屬層280上，易言之，不在形成功函數金屬層280後，採用習知破真空或通入氧等製程，才再形成阻擋層290於功函數金屬層280上，故本發明之功函數金屬層280遭到氧化反應所形成之氧化層之厚度可小於功函數金屬層280厚度的30%。在一較佳實施環境下，本發明之氧化層的厚度可實質上接近於零。

此外，如第2D圖所示，在阻擋層290為氮化鈦層及功函數金屬層280為鋁化鈦金屬層的實施態樣下，在原位(in-situ)直接形成氮化鈦層時，會通入氮氣，而將鋁化鈦金屬層的表面氮化，形成一氮化鋁層285。

如此，可降低電晶體200的功函數，增加電晶體200的電性品質。在一較佳的實施態樣下，本實施例之電晶體200的功函數可達到3.9至4.5eV。

第3A-3B圖為依據本發明第三實施例之金屬閘極製程之剖面示意圖，其中此實施例將第一實施例之金屬閘極及其製造方法應用於一後置高介電常數介電層之後閘極(gate last for high-k last)製程中。為簡化及更能明確且清晰的說明本實施例，第三實施例仍延用第二實施例之相同符號以表示相同元件。

本實施例之前段製程如第2A圖所示與第二實施例相同，唯其不同之處在於：第二實施例係直接沉積一具有高介電常數之閘極介電層224，但本實施例中則是在形成完介面層222之後，便改以任一材質先形成一犧牲閘極介電層224，其具有低成本、容易蝕刻、易沉積等特性。而後，先選擇性地形成第一阻障層226，再依序形成犧牲閘極228、形成間隙壁240，形成源/汲極區域250，於基底210、蓋層230、間隙壁240上形成介電層260。其後，如第3A圖所示，平坦化移除蓋層230並露出犧牲閘極228後再進行蝕刻製程，依序蝕除犧牲閘極228、第一阻障層226及閘極介電層224而形成凹槽R’，剩下位於基底210上之作為蝕刻停止層之介面層222。

繼之，如第3B圖所示，再依序重新回填一閘極介電層324、一第一阻障層326、一第二阻障層370、一功函數金屬層380。其後，在不破真空或不含氧環境的條件下，以原位(in-situ)的方式於功函數金屬層380表面形成一阻擋層390，最後再形成一主要金屬電極395並加以平坦化。閘極介電層324例如為高介電常數閘極介電層、第一阻障層326例如為氮化鈦層、第二阻障層370例如為氮化鉭層、功函數金屬層380例如為用於NMOS電晶體之鋁化鈦金屬層，阻擋層390例如為氮化鈦層、主要金屬電極395例如為鋁電極，但本發明不以此為限。目前例示阻障層為第一阻障層326及第二阻障層370之多層結構，但阻障層亦可為單層結構。

相較於第二實施例，本實施例之閘極介電層324、第一阻障層326、第二阻障層370、功函數金屬層380、與阻擋層390便具有一U形的剖面結構。同樣地，本實施例亦可選擇性搭配應變矽製程，並在源/汲極區域上再形成金屬矽化物、接觸洞蝕刻停止層(CESL)等其他製程。如此一來，即完成本發明第三實施例之後置高介電常數介電層之後閘極(gate last for high-k last)製程，形成第三實施例之電晶體300。由於本實施例也是以原位(in-situ)直接於功函數金屬層380上形成阻擋層390，故本實施例同樣可有效避免功函數金屬層380表面發生氧化的現象，而使所形成之氧化層的厚度小於功函數金屬層380厚度的30%，且在一較佳實施例中，氧化層的厚度可實質上接近為零，而本發明之電晶體300之功函數可達到3.9至4.5eV。

此外，如第3B圖所示，在阻擋層390為氮化鈦層及功函數金屬層380為鋁化鈦金屬層的實施態樣下，在原位(in-situ)直接形成氮化鈦層時，會通入氮氣，而將鋁化鈦金屬層的表面氮化，形成一氮化鋁層385。

綜上所述，由於本發明係以原位(in-situ)形成阻擋層於功函數金屬層上，亦即在不破真空或不含氧環境的條件下製備，故在功函數金屬層遭氧化所形成位於阻擋層與功函數金屬層之間的氧化層的厚度可減小。具體而言，本發明之氧化層的厚度係小於功函數金屬層厚度的30%，甚至在一較佳的實施環境下氧化層的厚度可達到近乎為零。相較於習知之功函數金屬層，其氧化所形成之氧化層的厚度皆高於功函數金屬層厚度的35%，本發明之金屬閘極製程所形成之金屬閘極結構，其功函數可達到3.9至4.5eV，較習知之功函數值更低，因而可提高金屬閘極的電性品質。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100．．．金屬閘極

110、210．．．基底

120、224、324．．．閘極介電層

130．．．功函數金屬層

140．．．阻擋層

150、285、385．．．氮化鋁層

220．．．閘極結構

222．．．介面層

226、326．．．第一阻障層

228．．．犧牲閘極

230．．．蓋層

240．．．間隙壁

250．．．源/汲極區

260．．．介電層

270、370．．．第二阻障層

280、380．．．功函數金屬層

290、390．．．阻擋層

295、395．．．主要金屬電極

R、R’．．．凹槽

第1A-1B圖為依據本發明第一實施例之金屬閘極製程之剖面示意圖。

第2A-2E圖為依據本發明第二實施例之金屬閘極製程之剖面示意圖。

第3A-3B圖為依據本發明第三實施例之金屬閘極製程之剖面示意圖。

第4圖為依據本發明一較佳實施例之金屬閘極結構在穿透式電子顯微鏡下的截面圖。

100．．．金屬閘極

110．．．基底

120．．．閘極介電層

130．．．功函數金屬層

140．．．阻擋層

150．．．氮化鋁層

Claims (18)

1. 一種金屬閘極，包含：一基底；一閘極介電層，位於該基底上；一功函數金屬層，位於該閘極介電層上；一氮化鋁層，位於該功函數金屬層上；以及一阻擋層位於該氮化鋁層上。
2. 如申請專利範圍第1項所述之金屬閘極，其中該金屬閘極包含NMOS的金屬閘極。
3. 如申請專利範圍第1項所述之金屬閘極，其中該閘極介電層包含高介電常數介電層。
4. 如申請專利範圍第1項所述之金屬閘極，其中該金屬閘極更包含一阻障層位於該閘極介電層與該功函數金屬層之間。
5. 如申請專利範圍第1項所述之金屬閘極，其中該阻擋層包含氮化鈦層。
6. 如申請專利範圍第1項所述之金屬閘極，其中該金屬閘極的功函數約為3.9至4.5eV。
7. 一種金屬閘極的製造方法，包含：形成一閘極介電層於一基底上；形成一功函數金屬層於該閘極介電層上；原位(in-situ)形成一阻擋層於該功函數金屬層上。
8. 如申請專利範圍第7項所述之金屬閘極的製造方法，其中該金屬閘極包含NMOS電晶體的金屬閘極。
9. 如申請專利範圍第7項所述之金屬閘極的製造方法，其中該阻擋層包含氮化鈦層。
10. 如申請專利範圍第7項所述之金屬閘極的製造方法，在形成該閘極介電層於該基底之後，更包含形成一阻障層。
11. 如申請專利範圍第7項所述之金屬閘極的製造方法，其中該金屬閘極的功函數約為3.9至4.5eV。
12. 一種金屬閘極的製造方法，包含：形成一閘極結構於一基底上，其中該閘極結構包含一閘極介電層以及位於該閘極介電層上之犧牲閘極；進行一蝕刻製程以移除該犧牲閘極；形成一功函數金屬層以取代該犧牲閘極；原位(in-situ)形成一阻障層於該功函數金屬層上。
13. 如申請專利範圍第12項所述之金屬閘極的製造方法，其中該金屬閘極包含一NMOS電晶體的金屬閘極。
14. 如申請專利範圍第12項所述之金屬閘極的製造方法，其中該閘極介電層包含高介電常數介電層。
15. 如申請專利範圍第12項所述之金屬閘極的製造方法，其中該功函數金屬層更包含一鋁化鈦金屬層。
16. 如申請專利範圍第12項所述之金屬閘極的製造方法，其中該金屬閘極的功函數為3.9至4.5eV。
17. 如申請專利範圍第12項所述之MOS電晶體的製造方法，其中移除該犧牲閘極之後，更包括移除該閘極介電層，並再形成一高介電常數介電層。
18. 如申請專利範圍第12項所述之MOS電晶體的製造方法，在形成該閘極結構於該基底上之後，更包含形成一間隙壁於該閘極結構的側邊。