TWI559476B - 具有無半導體通孔的超薄仲介層的半導體封裝件 - Google Patents

具有無半導體通孔的超薄仲介層的半導體封裝件 Download PDF

Info

Publication number
TWI559476B
TWI559476B TW101146369A TW101146369A TWI559476B TW I559476 B TWI559476 B TW I559476B TW 101146369 A TW101146369 A TW 101146369A TW 101146369 A TW101146369 A TW 101146369A TW I559476 B TWI559476 B TW I559476B
Authority
TW
Taiwan
Prior art keywords
layer
active wafer
inter
semiconductor
active
Prior art date
Application number
TW101146369A
Other languages
English (en)
Other versions
TW201330200A (zh
Inventor
薩姆帕斯 克維 卡利卡連
趙子群
胡坤忠
雷澤厄 拉曼 卡恩
皮耶特 佛倫肯
陳向東
Original Assignee
美國博通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美國博通公司 filed Critical 美國博通公司
Publication of TW201330200A publication Critical patent/TW201330200A/zh
Application granted granted Critical
Publication of TWI559476B publication Critical patent/TWI559476B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

具有無半導體通孔的超薄仲介層的半導體封裝件
本公開涉及半導體封裝件，更具體地，涉及具有無半導體通孔的超薄仲介層的半導體封裝件。
例如，移動通信裝置的許多被廣泛使用的用戶電子裝置均需要積體電路(IC)用於其操作。隨著這些電子裝置變得日益複雜而同時常常尺寸減小，IC密度和封裝成為愈發重要的設計限制。相應地，已研發出更先進的封裝解決方案。一種這樣的封裝解決方案使用一個或多個仲介層(interposer)來實現在單個封裝件中多個主動式半導體晶片的互連。
現有的仲介層一般包括形成在較厚半導體基板上的仲介層電介質。半導體通孔(TSV：through-semiconductor via)常被用來在主動式半導體晶片之間提供電連接，該主動式半導體晶片可位於仲介層上，且封裝件基板位於仲介層的下面。然而，透過半導體基板的洩漏會不利地影響透過TSV的電信號。
大體如結合附圖中的至少一幅所示和/或所描述，並如申請專利範圍中更完全所述地，本公開涉及具有無半導體通孔的超薄仲介層的半導體封裝件。
(1)一種半導體封裝件，包括：第一主動式晶片，位於仲介 層之上，所述仲介層包括仲介層電介質；所述仲介層電介質，具有仲介層內佈線，所述第一主動式晶片不利用半導體通孔(TSV)而利用所述仲介層內佈線將電信號傳輸至位於所述仲介層之下的封裝件基板。
(2)根據(1)所述的半導體封裝件，進一步包括位於所述仲介層之上的第二主動式晶片，所述第二主動式晶片不利用半導體通孔而利用所述仲介層內佈線將電信號傳輸至所述封裝件基板。
(3)根據(1)所述的半導體封裝件，進一步包括位於所述仲介層之上的第二主動式晶片，所述第一主動式晶片和所述第二主動式晶片透過所述仲介層傳輸晶片間信號。
(4)根據(1)所述的半導體封裝件，其中，所述仲介層包括在所述仲介層之下的仲介層半導體。
(5)根據(4)所述的半導體封裝件，其中，所述仲介層半導體包括連接墊，並且所述第一主動式晶片透過所述仲介層內佈線和所述連接墊將電信號傳輸至所述封裝件基板。
(6)根據申請專利範圍第5項所述的半導體封裝件，進一步包括位於所述仲介層之上的第二主動式晶片，所述第二主動式晶片不利用半導體通孔而透過所述仲介層內佈線和所述連接墊將電信號傳輸至所述封裝件基板。
(7)根據(1)所述的半導體封裝件，進一步包括位於所述仲介層之上的第二主動式晶片，並進一步包括在所述第一主動式晶片和所述第二主動式晶片的各自的側壁之間的填充材料，所述第一主動式晶片透過所述填充材料將AC信號傳輸至所述第二主動式晶片。
(8)一種半導體封裝件，包括：第一主動式晶片，位於仲介層之上，所述仲介層包括仲介電介質，所述仲介電介質具有形成於其內的仲介層內佈線；仲介層半導體，在所述仲介層電介質之 下，所述仲介層半導體包括連接墊，所述第一主動式晶片不利用半導體通孔(TSV)而利用所述仲介層內佈線和所述連接墊將電信號傳輸至位於所述仲介層之下的封裝件基板。
(9)根據(8)所述的半導體封裝件，其中，所述連接墊延伸穿過所述仲介層半導體以接觸所述仲介層內佈線。
(10)根據(8)所述的半導體封裝件，其中，所述仲介層電介質包括味之素TM增強膜(ABF)。
(11)根據(8)所述的半導體封裝件，其中，所述連接墊含有銅。
(12)根據(8)所述的半導體封裝件，進一步包括位於所述仲介層之上的第二主動式晶片，所述第二主動式晶片不利用半導體通孔而利用所述仲介層內佈線和所述連接墊將電信號傳輸至所述封裝件基板。
(13)根據(8)所述的半導體封裝件，進一步包括位於所述仲介層之上的第二主動式晶片，所述第一主動式晶片和所述第二主動式晶片透過所述仲介層傳輸晶片間信號。
(14)根據(8)所述的半導體封裝件，進一步包括位於所述仲介層之上的第二主動式晶片，並進一步包括在所述第一主動式晶片和所述第二主動式晶片的各自的側壁之間的填充材料，所述第一主動式晶片透過所述填充材料將AC信號傳輸至所述第二主動式晶片。
(15)一種半導體封裝件，包括：第一主動式晶片和第二主動式晶片，位於包括仲介層電介質的仲介層之上，所述仲介層電介質具有形成於其內的仲介層內佈線；填充材料，在所述第一主動式晶片和所述第二主動式晶片的各自的側壁之間，所述第一主動式晶片透過所述填充材料將AC信號傳輸至所述第二主動式晶片。
(16)根據(15)所述的半導體封裝件，其中，所述第一主 動式晶片和所述第二主動式晶片中的至少一個不利用半導體通孔(TSV)而利用所述仲介層內佈線將電信號傳輸至位於所述仲介層之下的封裝件基板。
(17)根據(15)所述的半導體封裝件，其中，所述仲介層電介質包括味之素TM增強膜(ABF)。
(18)根據(15)所述的半導體封裝件，其中，所述仲介層包括在所述仲介層電介質之下的仲介層半導體。
(19)根據(18)所述的半導體封裝件，其中，所述仲介層半導體包括連接墊，且所述第一主動式晶片和所述第二主動式晶片中的至少一個不利用半導體通孔而透過所述仲介層內佈線和所述連接墊將電信號傳輸至位於所述仲介層之下的封裝件基板。
(20)根據(19)所述的半導體封裝件，其中，所述連接墊含有銅。
100、200、300‧‧‧半導體封裝件
102、202、302‧‧‧基板
104、204、304‧‧‧焊球
110、310、211‧‧‧仲介層
112、312、212‧‧‧仲介層電介質
114、314、214‧‧‧仲介層內佈線
116、316‧‧‧鈍化層
118、318‧‧‧底凸塊金屬層
121、321、221‧‧‧第一主動式晶片
122、322、222‧‧‧第二主動式晶片
124、324、224‧‧‧微凸塊
215‧‧‧仲介層半導體
217‧‧‧厚度
219‧‧‧連接墊
331、332、333‧‧‧側壁
圖1顯示了具有無半導體通孔(TSV)的超薄仲介層的半導體封裝件的一種實施方式的截面圖。
圖2顯示了具有無TSV的超薄仲介層的半導體封裝件的另一種實施方式的截面圖。
圖3顯示了具有無TSV的超薄仲介層的半導體封裝件的再一種實施方式的截面圖。
以下描述包括根據本公開的實施方式的具體資訊。該發明所屬技術領域中具有通常知識者應理解，本公開可以以不同於本文具體討論的方式來實施。本申請中的附圖及其相關詳細描述僅涉及範例性實施方式。除非另外指出，否則圖中相同或相應的元件可由相同或相應的附圖標記表示。此外，本申請中的附圖和範例一般不成比例，並不意為與實際相應的尺寸對應。
圖1顯示了具有無半導體通孔(TSV)的超薄仲介層的半導體 封裝件的一種實施方式的截面圖。如圖1所示，半導體封裝件100包括第一主動式晶片(die)121、第二主動式晶片122、仲介層110和封裝件基板102。如圖1進一步所示，仲介層110包括：仲介層電介質112，具有形成在其中的仲介層內佈線(intra-interposer routing trace)114、鈍化層(鈍化保護層)116、以及形成在鈍化層116中以接觸仲介層內佈線114的底凸塊金屬層(UBM)118。在圖1中還顯示將仲介層110電連接至封裝件基板102的焊球104、以及將第一主動式晶片121和第二主動式晶片122電連接到仲介層110的微凸塊124。
注意，儘管在圖1中只有兩個範例性仲介層內佈線由附圖標記114具體指定，應理解，仲介層電介質112內顯示的12個仲介層內佈線中的任意或所有佈線均可被表徵為仲介層內佈線114。還應注意，在圖1中儘管焊球104、UBM 118和微凸塊124中的每一個均只有一個被附圖標記具體指定，但圖1中顯示的8個焊球、8個UBM和16個微凸塊中的任意個或所有均可以分別被表徵為焊球104、UBM 118和微凸塊124。
例如，第一主動式晶片121和第二主動式晶片122可以是封裝好的或未封裝的晶片。儘管圖1中第一主動式晶片121和第二主動式晶片122被顯示為倒裝晶片配置，但這樣的描述僅僅是範例性的，在其他實施方式中，第一主動式晶片121和第二主動式晶片122中的一個或兩個可具有不同的配置。此外，應理解，儘管圖1中所示的實施方式顯示了例如第一主動式晶片121和第二主動式晶片122的兩個主動式晶片透過仲介層110耦接至封裝件基板102，但在一種實施方式中，主動式晶片121的單個主動式晶片可被透過仲介層110耦接至封裝件基板102，而在另一種實施方式中，多於兩個主動式晶片可被透過仲介層110耦接至封裝件基板102。
如圖1所示，在半導體封裝件100中，第一主動式晶片121 位於仲介層110之上並被配置為不採用TSV，而採用仲介層內佈線114將電信號傳輸至位於仲介層110下面的封裝件基板102，其中，仲介層110中完全不存在所述TSV。換句話說，第一主動式晶片121透過不具有TSV的仲介層110，利用微凸塊124、仲介層內佈線114、UBM 118和焊球104將電信號傳輸至封裝件基板102。
半導體封裝件100還包括第二主動式晶片122，所述第二主動式晶片122位於仲介層110之上，並被配置為不採用TSV，而是採用仲介層內佈線114將電信號傳輸至位於仲介層110下面的封裝件基板102。即是說，與第一主動式晶片121相似，第二主動式晶片122被配置為透過仲介層110利用微凸塊124、仲介層內佈線114、UBM 118和焊球104將電信號傳輸至封裝件基板102。此外，如圖1進一步所示，根據本實施方式，半導體封裝件100被配置為使第一主動式晶片121和第二主動式晶片122可以透過例如仲介層110利用微凸塊124和仲介層電介質112中的仲介層內佈線114傳輸晶片間信號。
仲介層電介質112由剛性電介質材料形成，例如，纖維增強雙馬來醯亞胺三嗪(BT)、FR-4、玻璃或陶瓷。可選地，仲介層電介質112可以是由聚醯亞胺膜或其他合適的帶狀材料形成的柔性電介質。在某些實施方式中，仲介層電介質112可以由環氧酚醛樹脂或氰酸鹽酯環氧來構造的材料形成。作為具體範例，在一種實施方式中，仲介層電介質112可由味之素TM增強膜(ABF：AjinomotoTM Build-up Film)形成。根據範例性實施方式，仲介層內佈線114可以利用適當的習知技術在形成仲介層電介質112的構造處理期間形成。
如上所述，根據本實施方式，仲介層110包括鈍化層116。鈍化層116可以是例如氮化矽(Si3N4)層的氧化物或氮化物層，所述氧化物或氮化物層利用用於生成鈍化層116的化學氣相沉積處理(CVD)、或任意其他合適的處理形成。注意，在某些實施方式 中，鈍化層116可以被省略。UBM 118在仲介層內佈線114和焊球104之間提供電連接。UBM 118可以由金屬、合金、多層金屬或多層合金片形成，例如，包括銅(Cu)、鎳(Ni)、鈦(Ti)、鎢(W)、釩(V)、鉻(Cr)和金(Au)的組合的多層合金片。可利用例如電化學沉積處理或任意其他合適的技術來形成UBM 118。
根據圖1中所示的實施方式，第一主動式晶片121和第二主動式晶片122透過微凸塊124電連接至仲介層110。然而注意，更一般地，微凸塊124可對應於適於將第二主動式晶片122和/或第一主動式晶片121耦接至仲介層110的任意電接觸體。因此，在其他實施方式中，各個微凸塊124可被替換為導電柱體或立柱，例如，由銅形成的金屬柱體或立柱。此外，在其他實施方式中，焊球104可對應於適於在仲介層110的UBM 118和封裝件基板102之間形成穩定電連接的任意導體。
對比其中仲介層一般包括仲介層電介質層和仲介層半導體基板的現有的半導體封裝件，半導體封裝件100被利用仲介層110實現，在所述仲介層中刪去了仲介層半導體基板。此外，進一步對比利用TSV在位於仲介層之上的主動式晶片和在仲介層下面的封裝件基板之間提供電連接的現有的封裝件解決方案，半導體封裝件100包括不具有TSV的仲介層110。因此，半導體封裝件100有利地避免了現有技術中不利地影響透過TSV的信號的半導體洩漏和TSV間的電耦接。此外，半導體封裝件100方便實現小(超薄)型器件。
現參照圖2，圖2顯示了具有無TSV的超薄仲介層的半導體封裝件的另一種實施方式的截面圖。如圖2所示，半導體封裝件200包括第一主動式晶片221、第二主動式晶片222、仲介層211以及封裝件基板202。如圖2進一步所示，仲介層211包括具有仲介層內佈線214的仲介層電介質212、具有厚度217的仲介層半導體215、以及形成於仲介層半導體215中以便接觸仲介層內佈線 214的連接墊219。仍如圖2所示，焊球204電連接仲介層211至封裝件基板202，微凸塊224將第一主動式晶片221和第二主動式晶片222連接至仲介層211。
第一主動式晶片221、第二主動式晶片222、微凸塊224、焊球204和封裝件基板202分別對應於圖1中的第一主動式晶片121、第二主動式晶片122、微凸塊124、焊球104和封裝件基板102，並享有上面這些對應部件所具有的特徵。此外，在圖2中，仲介層電介質212和仲介層內佈線214分別對應於圖1中的仲介層電介質112和仲介層內佈線114，並還可享有這些對應部件之前享有的特徵。例如，與仲介層電介質112相似，在一種實施方式中，圖2中的仲介層電介質212可由ABFTM形成。
注意，儘管在圖2中連接墊219中僅一個由附圖標記具體指定，但圖2中顯示的延伸過仲介層半導體215以便接觸仲介層內佈線214的8個連接墊中的任意個或所有可被表徵為連接墊219。此外，重複說明，儘管第一主動式晶片221和第二主動式晶片222被顯示為倒裝晶片配置，該表徵僅僅是範例性的，在其他實施方式中，第一主動式晶片221和第二主動式晶片222中的一個或兩個均可具有不同的配置。此外，應理解，儘管圖2顯示的實施方式顯示了例如第一主動式晶片221和第二主動式晶片222的兩個主動式晶片透過仲介層211耦接至封裝件基板202，但在一種實施方式中，主動式晶片221的單個的主動式晶片可透過仲介層211被耦接至封裝件基板202。而與圖1中所示的表徵相同，在圖2中，多於兩個的主動式晶片可透過仲介層211被耦接至封裝件基板202。
根據圖2中所示的實施方式，第一主動式晶片221位於仲介層211之上。如圖2進一步所示，仲介層211包括具有形成於其內的仲介層內佈線214的仲介層電介質212、和在仲介層電介質212下面的仲介層半導體215。第一主動式晶片221被配置為不利 用TSV，而是利用仲介層內佈線214和連接墊219將電信號傳輸至位於仲介層211下面的封裝件基板202，所示TSV已從仲介層211中省略。即是說，第一主動式晶片221透過無TSV的仲介層211利用微凸塊224、仲介層內佈線214、連接墊219和焊球204將電信號傳輸至封裝件基板202。
如圖2中所示，半導體封裝件200還包括第二主動式晶片222，所示第二主動式晶片222位於仲介層211之上並被配置為不利用TSV，而利用仲介層內佈線214和連接墊219將電信號傳輸至位於仲介層211下面的封裝件基板202。即是說，與第一主動式晶片221相似，第二主動式晶片222被配置為透過仲介層211利用微凸塊224、仲介層內佈線214、連接墊219以及焊球204將電信號傳輸至封裝件基板202。此外，如圖2中進一步所示，根據本實施方式，半導體封裝件200被配置為使第一主動式晶片221和第二主動式晶片222透過仲介層211傳輸晶片間信號。
如上所述，根據本實施方式，仲介層211包括具有厚度217的仲介層半導體215，連接墊219延伸過所述仲介層半導體215。仲介層半導體215可以是IV族半導體，例如矽。不過，與包括半導體基板、一般穿過其形成TSV的傳統仲介層相比，仲介層半導體215可具有充分減少的厚度217。例如，與現有仲介層實現方式中的一般半導體基板厚度約100微米(100 μm)或更多的厚度相比，減小後的厚度217僅約20微米(20 μm)或更少。例如，在一種實施方式中，仲介層半導體215可具有在約5微米到約20微米(5-20 μm)範圍內的厚度217。
連接墊219可由銅的導電金屬形成。例如，連接墊219可透過仲介層半導體215經由首先在半導體晶片中蝕刻或鑽出孔腔，透過電鍍處理用銅填充孔腔，拋光半導體以暴露出連接墊219來實現。不同於TSV一般包括電介質隔斷層和導電孔填充材料，連接墊219可被形成為延伸穿過仲介層半導體215，而無需中間電介 質層來隔離連接墊片219與仲介層半導體215。此外，由於仲介層半導體215的減小後的厚度217，半導體封裝件200有利地避免或大體減少了在現有技術中已知的不利地影響透過TSV的信號的TSV間的電耦接和半導體洩漏(漏電)。
繼續參考圖3，圖3顯示了具有無TSV的超薄仲介層的半導體封裝件的再一種實施方式的截面圖。如圖3所示，半導體封裝件300包括具有側壁331的第一主動式晶片321、具有側壁332的第二主動式晶片322、在第一主動式晶片321和第二主動式晶片322的各自的側牆331和332之間的填充材料333、仲介層310、和封裝件基板302。如下面將進一步所述，填充材料333可以是在側牆332和333之間提供電容耦接的電介質填充材料。
如圖3所示，仲介層310包括具有仲介層內佈線314的仲介層電介質312、鈍化層316、和形成在鈍化層316中以接觸仲介層內佈線314的UBM 318。圖3中還顯示了將仲介層310電連接至封裝件基板302的焊球304、和將第一主動式晶片321和第二主動式晶片322電連接至仲介層310的微凸塊324。
第一主動式晶片321、第二主動式晶片322、微凸塊324、焊球304和封裝件基板302分別對應於圖1中的第一主動式晶片121、第二主動式晶片122、微凸塊124、焊球104和封裝件基板102，並享有上面這些對應部件所具有的特徵。此外，在圖3中，包括仲介層電介質312、仲介層內佈線314、鈍化層316和UBM 318的仲介層310對應於圖1中包括仲介層電介質112、仲介層內佈線114、鈍化層116和UBM 118的仲介層110，並還可享有這些對應部件之前享有的特徵。例如，與仲介層電介質112相似，在一種實施方式中，圖3中的仲介層電介質312可由ABFTM形成。
如圖3所示，第一主動式晶片321和第二主動式晶片322位於仲介層310之上。如圖3所示，仲介層310包括具有形成在其中的仲介層內佈線314的仲介層電介質312。第一主動式晶片321 包括可形成為例如電容連接墊的側壁331。相似地，第二主動式晶片322包括也可形成為電容連接墊的側壁332。根據圖3的實施方式，第一主動式晶片321被配置為透過填充材料333將AC信號(交流信號)傳輸至第二主動式晶片322。例如，根據一種實施方式，第一主動式晶片321的側壁331可作為第一電容板，第二主動式晶片322的側壁333可作為第二電容板，而填充材料333被選擇作為電容器電介質以用於調停各個側壁331和332之間的AC耦接。
除如上所述的第一主動式晶片321和第二主動式晶片322透過填充材料333的AC耦接外，第一主動式晶片321和第二主動式晶片322進一步被配置為不利用TSV，而利用仲介層內佈線314將電信號傳輸至位於仲介層310下面的封裝件基板302。注意，在可選的實施方式中，圖3中所示的佈置可透過將仲介層310替換為圖2中的仲介層211而被修改。在這種實施方式中，除了第一主動式晶片321和第二主動式晶片322透過填充材料333的AC耦接，第一主動式晶片321和第二主動式晶片322還進一步被配置為不利用TSV，而利用對應於仲介層內佈線214的仲介層內佈線和對應於連接墊219的連接墊將電信號傳輸至封裝件基板302。即是說，第一主動式晶片321和第二主動式晶片322可透過對應於仲介層211的仲介層將電信號傳輸至封裝件基板302，該仲介層包括不具有TSV的仲介層半導體。
因此，透過利用具有減少的仲介層半導體或沒有仲介層半導體的仲介層，本文所公開的思想的各個實施方式透過仲介層有利地實現了洩漏的大體減少或消除。此外，所述實施方式有利地公開了不具有TSV的仲介層的使用。從而，本文公開的思想和實施方式實現了對穿過具有TSV的現有仲介層的信號的不利影響的避免。此外，可透過本文所公開的各個實施方式實現小(超薄)型器件。
綜上所述，顯而易見的是，在不背離本申請所述思想的前提下，可使用各種技術來實現這些思想。此外，儘管這些思想被具體參考某實施方式加以描述，但該發明所屬技術領域中具有通常知識者應認識到，在不背離這些思想精神和範圍的前提下可進行形式和細節上的改變。因此，應認為所述的實施方式在任何方面均是範例性的，並不具有限制性。還應理解，本申請並不局限於本文所述的特定的實施方式，而是可在不背離本發明範圍的前提下進行重組、修改和替換。
100‧‧‧半導體封裝件
102‧‧‧基板
104‧‧‧焊球
110‧‧‧仲介層
112‧‧‧仲介層電介質
114‧‧‧仲介層內佈線
116‧‧‧鈍化層
118‧‧‧底凸塊金屬層
121‧‧‧第一主動式晶片
122‧‧‧第二主動式晶片
124‧‧‧微凸塊

Claims (7)

  1. 一種半導體封裝件，包括：第一主動式晶片，位於仲介層之上，所述仲介層包括仲介層電介質；所述仲介層電介質，具有仲介層內佈線，所述第一主動式晶片不利用半導體通孔而利用所述仲介層內佈線將電信號傳輸至位於所述仲介層之下的封裝件基板；第二主動式晶片，位於所述仲介層之上，所述第一主動式晶片和所述第二主動式晶片不利用存在於所述仲介層的任何半導體通孔而透過所述仲介層傳輸晶片間信號；以及填充材料，在所述第一主動式晶片和所述第二主動式晶片的各自的側壁之間，所述第一主動式晶片透過所述填充材料將AC信號傳輸至所述第二主動式晶片。
  2. 根據申請專利範圍第1項所述的半導體封裝件，其中，所述第二主動式晶片不利用半導體通孔而利用所述仲介層內佈線將電信號傳輸至所述封裝件基板。
  3. 根據申請專利範圍第1項所述的半導體封裝件，其中，所述第一主動式晶片和所述第二主動式晶片透過所述仲介層內佈線傳輸晶片間信號。
  4. 一種半導體封裝件，包括：第一主動式晶片，位於仲介層之上，所述仲介層包括仲介電介質，所述仲介電介質具有形成於其內的仲介層內佈線；仲介層半導體，在所述仲介層電介質之下，所述仲介層半導體包括連接墊，所述第一主動式晶片不利用半導體通孔而利用所述仲介層內佈線和所述連接墊將電信號傳輸至位於所述仲介層之下的封裝件基板；第二主動式晶片，位於所述仲介層之上，所述第一主動式晶片和所述第二主動式晶片不利用存在於所述仲介層的任何 半導體通孔而透過所述仲介層傳輸晶片間信號；以及填充材料，在所述第一主動式晶片和所述第二主動式晶片的各自的側壁之間，所述第一主動式晶片透過所述填充材料將AC信號傳輸至所述第二主動式晶片。
  5. 根據申請專利範圍第4項所述的半導體封裝件，其中，所述連接墊延伸穿過所述仲介層半導體以接觸所述仲介層內佈線。
  6. 根據申請專利範圍第4項所述的半導體封裝件，其中，所述第二主動式晶片不利用半導體通孔而利用所述仲介層內佈線和所述連接墊將電信號傳輸至所述封裝件基板。
  7. 一種半導體封裝件，包括：第一主動式晶片和第二主動式晶片，位於包括仲介層電介質的仲介層之上，所述仲介層電介質具有形成於其內的仲介層內佈線；以及填充材料，在所述第一主動式晶片和所述第二主動式晶片的各自的側壁之間，所述第一主動式晶片透過所述填充材料將AC信號傳輸至所述第二主動式晶片；其中，所述第一主動式晶片和所述第二主動式晶片中的至少一個不利用半導體通孔而利用所述仲介層內佈線將電信號傳輸至位於所述仲介層之下的封裝件基板。
TW101146369A 2011-12-28 2012-12-10 具有無半導體通孔的超薄仲介層的半導體封裝件 TWI559476B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/339,234 US9013041B2 (en) 2011-12-28 2011-12-28 Semiconductor package with ultra-thin interposer without through-semiconductor vias

Publications (2)

Publication Number Publication Date
TW201330200A TW201330200A (zh) 2013-07-16
TWI559476B true TWI559476B (zh) 2016-11-21

Family

ID=48678487

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146369A TWI559476B (zh) 2011-12-28 2012-12-10 具有無半導體通孔的超薄仲介層的半導體封裝件

Country Status (5)

Country Link
US (1) US9013041B2 (zh)
KR (1) KR20130076748A (zh)
CN (2) CN203103294U (zh)
HK (1) HK1183969A1 (zh)
TW (1) TWI559476B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013041B2 (en) 2011-12-28 2015-04-21 Broadcom Corporation Semiconductor package with ultra-thin interposer without through-semiconductor vias
US20130242493A1 (en) * 2012-03-13 2013-09-19 Qualcomm Mems Technologies, Inc. Low cost interposer fabricated with additive processes
US10475732B2 (en) * 2013-07-12 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. 3DIC package integration for high-frequency RF system
CN105556648B (zh) 2013-10-16 2019-08-27 英特尔公司 集成电路封装衬底
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
KR101622453B1 (ko) 2014-01-22 2016-05-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20150135611A (ko) 2014-05-22 2015-12-03 에스케이하이닉스 주식회사 멀티 칩 패키지 및 제조 방법
WO2015183915A1 (en) * 2014-05-27 2015-12-03 The University Of Florida Research Foundation, Inc. Glass interposer integrated high quality electronic components and systems
CN104637909A (zh) * 2015-01-30 2015-05-20 华进半导体封装先导技术研发中心有限公司 一种三维芯片集成结构及其加工工艺
US10074630B2 (en) 2015-04-14 2018-09-11 Amkor Technology, Inc. Semiconductor package with high routing density patch
US9735079B2 (en) * 2015-10-08 2017-08-15 Dyi-chung Hu Molding compound wrapped package substrate
US10163856B2 (en) 2015-10-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuit structure and method of forming
US10276403B2 (en) * 2016-06-15 2019-04-30 Avago Technologies International Sales Pe. Limited High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer
US20180102776A1 (en) * 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
KR20180086804A (ko) * 2017-01-23 2018-08-01 앰코 테크놀로지 인코포레이티드 반도체 디바이스 및 그 제조 방법
US10057976B1 (en) * 2017-08-31 2018-08-21 Xilinx, Inc. Power-ground co-reference transceiver structure to deliver ultra-low crosstalk
US11282776B2 (en) * 2018-02-22 2022-03-22 Xilinx, Inc. High density routing for heterogeneous package integration
US20190312019A1 (en) * 2018-04-10 2019-10-10 Intel Corporation Techniques for die tiling

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619441B1 (en) * 2008-03-03 2009-11-17 Xilinx, Inc. Apparatus for interconnecting stacked dice on a programmable integrated circuit
TW201140792A (en) * 2010-01-29 2011-11-16 Stats Chippac Ltd Semiconductor device and method of forming thin profile WLCSP with vertical interconnect over package footprint

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636416B2 (en) 2001-06-14 2003-10-21 Intel Corporation Electronic assembly with laterally connected capacitors and manufacturing method
JP3674780B2 (ja) 2001-11-29 2005-07-20 ユーディナデバイス株式会社 高周波半導体装置
US7317622B2 (en) 2002-12-31 2008-01-08 Intel Corporation Method and apparatus for supplying power to a semiconductor device using a capacitor DC shunt
US6819001B2 (en) * 2003-03-14 2004-11-16 General Electric Company Interposer, interposer package and device assembly employing the same
US7027289B2 (en) * 2004-03-25 2006-04-11 Intel Corporation Extended thin film capacitor (TFC)
US7486525B2 (en) * 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
US7576435B2 (en) * 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
US20090014852A1 (en) 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
US8951839B2 (en) 2010-03-15 2015-02-10 Stats Chippac, Ltd. Semiconductor device and method of forming conductive vias through interconnect structures and encapsulant of WLCSP
US9406738B2 (en) * 2011-07-20 2016-08-02 Xilinx, Inc. Inductive structure formed using through silicon vias
US9013041B2 (en) 2011-12-28 2015-04-21 Broadcom Corporation Semiconductor package with ultra-thin interposer without through-semiconductor vias

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619441B1 (en) * 2008-03-03 2009-11-17 Xilinx, Inc. Apparatus for interconnecting stacked dice on a programmable integrated circuit
TW201140792A (en) * 2010-01-29 2011-11-16 Stats Chippac Ltd Semiconductor device and method of forming thin profile WLCSP with vertical interconnect over package footprint

Also Published As

Publication number Publication date
HK1183969A1 (zh) 2014-01-10
TW201330200A (zh) 2013-07-16
KR20130076748A (ko) 2013-07-08
CN103187396A (zh) 2013-07-03
CN203103294U (zh) 2013-07-31
CN103187396B (zh) 2016-03-30
US20130168860A1 (en) 2013-07-04
US9013041B2 (en) 2015-04-21

Similar Documents

Publication Publication Date Title
TWI559476B (zh) 具有無半導體通孔的超薄仲介層的半導體封裝件
US11469201B2 (en) Semiconductor package and method for fabricating base for semiconductor package
US10804204B2 (en) Multi-chip package structure having chip interconnection bridge which provides power connections between chip and package substrate
TWI485838B (zh) 具有橋型中介層的半導體封裝
KR101447322B1 (ko) 멀티 칩 패키징을 위한 범프 구조물들
TWI416693B (zh) 半導體裝置及其製造方法
US9136143B2 (en) Thermally enhanced structure for multi-chip device
US9627223B2 (en) Methods and apparatus of packaging with interposers
TWI473218B (zh) 穿孔中介板及其製法與封裝基板及其製法
US20140035095A1 (en) Semiconductor package and method for fabricating base for semiconductor package
TWI753623B (zh) 半導體封裝件及製造方法
US20240096827A1 (en) Semiconductor device and method
TWI719670B (zh) 積體電路封裝體及其製造方法
US20240071965A1 (en) Adaptive Interconnect Structure for Semiconductor Package
TWI543311B (zh) 半導體封裝基座的製造方法
US20230369267A1 (en) 3D Packaging Heterogeneous Area Array Interconnections
KR20110078186A (ko) 시스템 인 패키지 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees