TWI558291B - Multilayer circuit board and semiconductor device - Google Patents

Multilayer circuit board and semiconductor device Download PDF

Info

Publication number
TWI558291B
TWI558291B TW103136162A TW103136162A TWI558291B TW I558291 B TWI558291 B TW I558291B TW 103136162 A TW103136162 A TW 103136162A TW 103136162 A TW103136162 A TW 103136162A TW I558291 B TWI558291 B TW I558291B
Authority
TW
Taiwan
Prior art keywords
thin
multilayer circuit
electrodes
plate capacitor
circuit board
Prior art date
Application number
TW103136162A
Other languages
English (en)
Other versions
TW201532488A (zh
Inventor
Seisei Oyamada
Masamitsu Yoshizawa
Hirotaka Ogawa
Original Assignee
Noda Screen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noda Screen Co Ltd filed Critical Noda Screen Co Ltd
Publication of TW201532488A publication Critical patent/TW201532488A/zh
Application granted granted Critical
Publication of TWI558291B publication Critical patent/TWI558291B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

多層電路基板及半導體裝置
本發明係有關內藏電容器元件所成之多層電路基板及半導體裝置。
多層電路基板係相互層積以銅箔等加以形成配線圖案於表面之複數的絕緣層而加以形成。多層電路基板則在作為安裝半導體晶片等之電子構件的安裝基板所使用時，有著於多層電路基板，加以設置有作為旁通電容器而發揮機能之電容器元件者。電容器元件係對於與電子構件之間的配線距離作比例，知道有電容器元件之等效電路之電感成分(ESL)則增大，高頻率特性則惡化者。因此，自以往，使用由使電容器元件內藏於絕緣層間者，將電容器元件接近於電子構件而配置之技術。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2007-165814號公報
但，例如即使在將薄板電容器等之電容器元件，內藏於多層電路基板而形成之情況，經由薄板電容器之配置的限制等，未必限制可將薄板電容器接近配置於電子構件，而對於縮短配線亦有界限。因此，由與配線之縮短不同之方法，降低抑制薄板電容器之ESL的技術為佳。
本發明係依據如上述之情事所完成之構成，在內藏電容器薄板之多層電路基板及半導體裝置中，降低抑制薄板電容器之ESL者為目的。
經由本說明書所揭示之多層電路基板係在具備第1及第2絕緣層，和位置於前述第1絕緣層與前述第2絕緣層之間的薄板電容器之多層電路基板中，前述薄板電容器係夾持介電體而一對的電極則對向，個別地牽連於前述一對的電極之各導線配線係同時在與前述第1或第2絕緣層之前述薄板電容器相反側中，從前述多層電路基板之層積方向而視，呈與前述電極重疊地加以配置。
在此多層電路基板中，各導線配線則在多層電路基板之層積方向中，呈與薄板電容器之電極重疊地加以配置。經由此，經由流動在導線配線之電流而產生的磁場，和經由流動在與電極之中的導線配線對向之部分的電 流之磁場則相互抵消，可使薄板電容器之ESL降低。
在上述之多層電路基板中，前述導線配線係在對應之電極之中，自對向於前述介電體之對向部，擴張於前述多層電路基板之平面方向外側而加以形成之突片部，加以連接於該電極亦可。
在於薄板電容器之各電極，設置擴張於外側之突片部的構成中，通過突片部而出入有電流於電極。如以往之多層電路基板，在導線配線未與電極重疊之構造中，在高頻率範圍中，呈現電流係沿著電極之中之一對的突片部間的外緣而流動的傾向。如此之電流的集中，即導電路徑之狹隘化係帶來薄板電容器的等效電路之阻抗成分(ESR)的增大。
對此，在本發明之多層電路基板中，經由磁場的抵消，電流係成為擴散而流動至電極之廣範圍者，而比較於以往之構造，可降低薄板電容器之ESR者。
在本發明之多層電路基板中，前述導線配線係加以設置於前述多層電路基板之一方的表面，與在前述多層電路基板外部之半導體晶片的電源系統之晶片側連接襯墊加以連接之基板側連接襯墊，從前述多層電路基板之層積方向而視，連繫於呈與前述電極重疊地加以配置之前述基板側連接襯墊亦可。
如根據此多層電路基板，可減低作為多層電路基板外部之半導體晶片的旁通電容器而發揮機能之薄板電容器之ESL者。另外，在多層電路基板之層積方向， 於與薄板電容器重疊之位置，由配置基板側連接襯墊者，加以抑制經由導線配線之薄板電容器之ESL的增大。
在上述之多層電路基板中，對於各基板側連接襯墊而言，具有連繫於對應之前述電極之不同處之複數之前述導線配線亦可。
如根據此多層電路基板，對於薄板電容器之各電極而言，因從複數處分散加以供給有電流之故，比較於集中於1處而加以供給電流的情況，可降低薄板電容器之ESR者。
另外，經由本說明書所揭示之半導體裝置係具備：電路基板，和覆晶安裝於前述電路基板上之半導體晶片的半導體裝置，其中，前述半導體晶片係包含：加以電力供給而發熱之發熱範圍，和為了電力供給至前述發熱範圍之一對的電力供給線，而對於前述電路基板或前述半導體晶片，係加以設置有夾持介電體膜而具備一對之面電極的薄板電容器，而前述薄板電容器係具有夾持介電體之一對的面電極，而前述一對之面電極則從前述介電體膜及前述一對之面電極的層積方向而視，呈與前述半導體晶片之前述一對的電力供給線重疊地加以配置。
如根據此半導體裝置，薄板電容器之一對的面電極則從介電體膜及一對之面電極的層積方向而視，呈與半導體晶片之一對的電力供給線重疊地加以配置。經由此，經由流動在電力供給線之電流而產生的磁場，和經由流動在與面電極之中的電力供給線對向之部分的電流之磁場則相互 抵消，可使從發熱範圍而視之薄板電容器之ESL降低。
在上述之半導體裝置中，前述發熱範圍係作為呈從前述層積方向而視，加以配置於與前述一對之面電極重疊之位置亦可。
如根據此半導體裝置，可使到達至發熱範圍之電力供給線之略全部，對向於薄板電容器者。因此，與未加以配置發熱範圍於與一對之面電極重疊之位置的情況做比較，更可使從發熱範圍而視之薄板電容器之ESL降低，經由此，更可使從發熱範圍所生成之雜訊降低者。
在上述之半導體裝置中，前述發熱範圍係作為在前述半導體晶片內，發熱為最高溫度之範圍亦可。
如根據此半導體裝置，發熱為最高溫度之範圍係半導體裝置內部之電晶體的開關動作最為活躍，電力消耗最多之範圍，而雜訊的產生為大之故，經由薄板電容器之雜訊降低效果則最可期待。
如根據本發明，由加以抵消經由電流之磁場者，得到可降低抑制包含導線配線之電容器元件之ESL的效果。
1、41、51‧‧‧多層電路基板
5‧‧‧晶片連接用襯墊
7‧‧‧薄板電容器
12‧‧‧面電極
12A‧‧‧突片部
12B‧‧‧對向部
12C‧‧‧外周緣部
20、21‧‧‧半固化薄板
33‧‧‧層間連接導體
37‧‧‧導線配線
38‧‧‧內部配線
62‧‧‧電源用配線
63‧‧‧接地用配線
66‧‧‧電路範圍
100‧‧‧LSI封裝
圖1係顯示使用多層電路基板之LSI封裝的一例剖面 圖
圖2係薄板電容器之剖面圖
圖3係薄板電容器部分之擴大平面圖
圖4係顯示多層電路基板之層積過程的剖面圖
圖5係作為兩面銅箔層積板的狀態之剖面圖
圖6係顯示層間連接導體之形成過程的擴大剖面圖
圖7係形成大口徑貫孔的狀態之擴大剖面圖
圖8係顯示導體開孔工程的擴大剖面圖
圖9係形成小口徑貫孔的狀態之擴大剖面圖
圖10係顯示層間連接導體之形成過程的擴大剖面圖
圖11係電鍍充填後之剖面圖
圖12係形成兩面電路之剖面圖
圖13係形成抗焊劑狀態之剖面圖
圖14係折返型之電容器的斜視圖
圖15係顯示在折返型之電容器的電極之電流分佈圖
圖16係以往之電容器的斜視圖
圖17係顯示在以往之電容器的電極之電流分佈圖
圖18係顯示阻抗之頻率數特性的圖表
圖19係對向折返型之電容器的斜視圖
圖20係顯示有關實施形態3之LSI封裝之一例的部分斜視圖
圖21係在實施形態3之折返型之電容器的斜視圖
圖22係顯示LSI之電源配線圖案及電路範圍，和薄板電容器之位置關係的平面圖
圖23係顯示在實施形態3之阻抗之頻率數特性的圖表
圖24係顯示使用其他實施形態之多層電路基板之LSI封裝的一例剖面圖
<實施形態1>
經由圖1至圖18加以說明本發明之實施形態1。
圖1係顯示將有關本發明之多層電路基板1作為中繼基板而進行LSI2之封裝的例。對於多層電路基板1之下面係加以形成有多數之外部連接襯墊3，於此，加以設置外部連接用之焊錫球4。對於多層電路基板1之上面係加以形成有LSI2之未圖示之對應於襯墊群之多數的晶片連接用襯墊5，經由設置於此之微焊錫球6而多層電路基板1則與LSI2加以連接。多層電路基板1係於內部，內藏複數之薄板電容器7，此等則位置於LSI2之複數對之電源端子/GND端子間，呈作為旁通電容器而發揮機能。晶片連接用襯墊5係基板側連接襯墊的一例。
上述之多層電路基板1係作為呈以下而加以製造。首先，加以製造薄板電容器7。薄板電容器7係如圖2所示，例如於厚度30μm程度之絕緣基板10的一方的面，夾持介電體層11而層積一對之面電極12所成。一方的面電極12係於絕緣基板10之一方的面上，經由厚度 數μm的銅等之金屬薄膜而加以形成為矩形狀，如圖3所示，於外周緣部形成有突片部12A。介電體層11係例如，經由CVD法或氣溶膠CVD法而將鈦酸鍶等之常介電體材料，形成數百nm厚度於一方的面電極12上者，為介電體的一例。並且，另一方的面電極12係呈重疊於介電體層11地，與先前的面電極12同樣地加以形成者，在本實施形態中，兩面電極12之各突片部12A，12A係相互位置於同一側。更具情況係亦有兩面電極12之各突片部12A，12A係相互位置於相反側之情況。
接著，如圖4所示，夾持形成上述薄板電容器7之絕緣基板10，從上下加以分配一對之B平台之半固化薄板20，21，更加地於其上下，加以層積銅箔22，23，將此等加以真空加熱衝壓。如此，半固化薄板20，21則硬化，內藏薄板電容器7之兩面銅箔層積板30則完成(參照圖5)。半固化薄板20，21係第1及第2絕緣層之一例。然而，圖2，圖4至圖13係與圖1上下關係作為相反而描繪。
於是，如上述所製造之兩面銅箔層積板30係將薄板電容器7之兩面電極12算為一層分時，成為與上下的銅箔22，23合併具有3層之導電電路者。因此，接著，說明相互連接此等之導電電路間之層間連接構造的形成方法。
首先，經由紫外線雷射照射，形成開口部22A於上面側的銅箔22(參照圖6)。在此，使用紫外線 雷射的理由係因對於在一般的碳酸氣體雷射中，形成開口於銅箔22，係波長．能量不足而無法形成充分的開口之故。接著，由通過其開口部22A而照射碳酸氣體雷射者，除去上側之半固化薄板20及薄板電容器7之絕緣基板10，形成例如160μm程度的大口徑貫孔31。碳酸氣體雷射係雖對於此等之有機質材料的除去為最佳，但無法貫通面電極12之故，如圖7所示，成為在大口徑貫孔31的底面中，露出有面電極12之一部分的面之狀態。
接著，再次將紫外線雷射，以較先前的照射縮小照射點徑的形式，照射至大口徑貫孔31的底部。紫外線雷射係具有可除去在大口徑貫孔31的底部所露出之面電極12之波長能量之故，如圖8所示，於其面電極12，加以形成例如60μm程度之小開口部12D。因此，由再次將碳酸氣體雷射，通過小開口部12D進行照射者，如圖9所示，除去下面側之半固化薄板21而形成小口徑貫孔32。此小口徑貫孔32係通過形成於面電極12之突片部12A之小開口部12D而與大口徑貫孔31連結。另外，形成於面電極12之突片部12A之小開口部12D，進而小口徑貫孔32係較大口徑貫孔31縮小設定口徑之故，成為在大口徑貫孔31之底部中露出有銅箔23之一部分的面之狀態。然而，雖無詳述，但對於各雷射照射工程之後，係作為進行必要的無電鍍銅處理等者。
之後，對於形成齒合之貫孔31，32的上述之兩面銅箔層積板30而言進行電鍍處裡，如圖10所示，於 大口徑貫孔31及小口徑貫孔32之內部，充填電鍍金屬。經由此，如圖11所示，成為加以形成有使銅箔22，薄板電容器7之面電極12之突片部12A，及銅箔23之三層的導電電路相互導通之層間連接導體33者。
在圖6至圖10中，為了簡略化說明，顯示連結於薄板電容器7之一方的面電極12之層間連接導體33的形成步驟，但實際上，對於所有的薄板電容器7，形成連結於各面電極12之層間連接導體33。然而，在之後的說明中，為了簡略化圖面，未區別在層間連接工程所形成之電鍍層，和銅箔22，23，及面電極12，而一體地加以圖示。
並且，對於位置於最外層之各銅箔22，23而言，經由周知的印刷配線手法而形成所要的電路時，於如圖12所示之上下兩面，加以形成導電電路34，35。如圖13所示，對於導電電路34，35之必要的部分，係加以形成有外部連接襯墊3，晶片連接用襯墊5。在導電電路35中，經由未加以除去而殘留的銅箔23，加以設置有連接晶片連接用襯墊5與層間連接導體33之間的導線配線37。更且，由形成抗焊劑層36於必要之部位者，前述之多層電路基板1則完成。
導線配線37係加以配置於多層電路基板1之上面，也就是與半固化薄板21之薄板電容器7相反側，如圖3所示，從多層電路基板1之層積方向而視，呈與薄板電容器7之面電極12重疊地加以配置。
晶片連接用襯墊5係加以形成於導電電路35之導線配線37上，而詳細來說，係加以形成於導線配線37之中，與突片部12A以外之面電極12重疊之範圍。導線配線37係在多層電路基板1之上面側，直線狀地連結晶片連接用襯墊5與層間連接導體33之間，藉由層間連接導體33而與面電極12加以連接。
因此，於圖14，呈從多層電路基板1抽出晶片連接用襯墊5與薄板電容器7與層間連接導體33與導線配線37而示地，經由從晶片連接用襯墊5加以供給至薄板電容器7之電荷的電流係經由導線配線37，從與面電極12重疊之位置流動至與面電極12之突片部12A重疊之位置為止之後，從突片部12A折返流動至面電極12。也就是，在本實施形態之多層電路基板1中，經由晶片連接用襯墊5與薄板電容器7與層間連接導體33與導線配線37，加以形成有折返流動之電流路徑，所謂折返型之電容器。
在折返型之電容器中，從多層電路基板1之層積方向而視，導線配線37則藉由極薄之絕緣層，而呈與薄板電容器7之面電極12重疊地加以配置之故，經由流動在導線配線37之電流的磁場則對於與面電極12之中的導線配線37對向之對向部12B的電流分佈，帶來影響。即，對於面電極12係通過突片部12A而出入有電流之故，存在有從突片部12A朝向於面電極12之中心側的電流分佈。此電流之流動方向係成為與流動至對向之導線 配線37的電流相反方向。其結果，經由流動至導線配線37之電流的磁場，和經由流動至面電極12之電流的磁場則變為抵消，而經由磁場的強度所決定之導電路徑之本身電感則下降。
使用經由有限元素方法之3維電磁場型模擬程式而進行模擬的結果，於圖15以箭頭所示地，在折返型之電容器中，在面電極12之對向部12B中，亦得到與對向之導線配線37相反方向之電流分佈增加的傾向。此係認為於面電極12之對向部12B，由與導線配線37相反方向流動有電流者，經由流動至導線配線37之電流的磁場，和經由流動至面電極12之對向部12B之電流的磁場則抵消，降低抑制薄板電容器7之電感成分。
附帶說明，對於未具有折返構造之以往的電容器(參照圖16)，進行同樣的模擬。在以往的電容器中，如同圖所示，導線配線37則呈未與薄板電容器7之突片部12A以外之面電極12重疊地加以配置，靜電電容係與圖14之構成相同地進行設定。
如圖17所示，在以往的電容器之模擬結果中，得到電流分佈則集中於一對的面電極12之一對的突片部12A間的外周緣部12C的結果。此係認為導線配線37則未與面電極12重疊之故，而未發揮有經由流動至兩者之電流的磁場抵消之效果，而集中於面電極12之外周緣部12C流動有電流者。
比較於此，在折返型之電容器之模擬結果 中，在面電極12之對向部12B中，沿著對向之導線配線37而對於面電極12之內部，亦流動有電流。因此，在折返型之電容器中，比較於以往的電容器，抑制了經由流動至面電極12之電流的集中之阻抗成分的增大，而亦降低抑制薄板電容器7之阻抗成分。
於圖18，顯示折返型之電容器及以往之電容器的共振頻率數附近之阻抗的頻率數特性。
如圖18所示，在以實線所示之折返型之電容器中，比較於以點線所示之以往的電容器，共振頻率數則上升，顯示有加以降低抑制薄板電容器7之ESL者。另外，在折返型之電容器中，顯示有比較於以往之薄板電容器7，阻抗成為1Ω以下之頻率數帶域為寬，在顯示薄板電容器7之ESR之共振點的阻抗亦被加以降低抑制者。
如根據此實施形態，導線配線37則在多層電路基板1之層積方向中，因呈與薄板電容器7之面電極12重疊地加以配置之故，經由流動在導線配線37之電流的產生磁場，和經由流動在面電極12之對向部12B的電流之產生磁場則相互加以抵消，而可使薄板電容器7之ESL降低者。
更且，在加以連接導線配線37於面電極12之突片部12A之薄板電容器7中，因可使流動於面電極12之電流擴散流動於面電極12之對向部12B之故，比較於集中電流流動於面電極12之外周緣部12C的以往之電容器，可使薄板電容器7之ESR降低者。
另外，薄板電容器7係位置於LSI晶片2之複數對之電源端子/GND端子間，作為旁通電容器而發揮機能。因此，可降低從LSI晶片2側而視之電源阻抗，而成為可進行LSI晶片2之高速動作。
並且，與LSI晶片2加以連接之晶片連接用襯墊5則因在多層電路基板1之層積方向中，呈與薄板電容器7之面電極12重疊地加以配置之故，可將導線配線37全域，呈與薄板電容器7之面電極12重疊地配置，而抑制經由導線配線37之薄板電容器7的ESL之增大。
如根據此實施形態，從抑制經由導線配線37之薄板電容器7的ESL之增大之情況，亦可得到以下的效果。
一般而言，在連接LSI晶片與該LSI晶片的封裝或印刷配線基板之情況，在40MHz至200MHz之頻率數範圍產生之並聯共振，LSI晶片內部的寄生電容，和LSI晶片之封裝或經由印刷配線基板之阻抗的並聯共振為原因之電源電壓的變動則成為問題。對於此問題，通常，由調整LSI晶片內部之寄生電容者，控制此共振頻率數而進行雜訊降低，加以抑制電源電壓的變動。但，對於LSI晶片內部，為了形成所期望之寄生電容的電容器，係LSI晶片的面積變大，而成為成本變高的要因。
對於上述的問題，如此實施形態，如為ESL低的薄板電容器7，在上述之頻率數範圍中，加以設置於多層電路基板1之薄板電容器7，也就是，可將對於LSI 晶片2係外加的薄板電容器7，看作LSI晶片2內部之薄板電容器7者。因此，即使未形成比較大面積之電容器於LSI晶片2內部，亦可控制成為雜訊的原因之共振頻率數，進而成為可抑制將此為原因之雜訊者。
另外，在此實施形態中，將薄板電容器7內藏於多層電路基板1時，薄板電容器7之各面電極12係藉由層間連接導體33而連接於基板1上面之導線配線37，晶片連接用襯墊5，及基板1下面的外部連接襯墊3。層間連接導體33係由加以充填電鍍金屬於內徑尺寸不同之大口徑貫孔31及小口徑貫孔32者而加以形成，而大口徑貫孔31及小口徑貫孔32係小口徑貫孔32之上端部則由口徑較大口徑貫孔31之下端部為小者而成為齒合形狀。
並且，薄板電容器7之面電極12係位置於大口徑貫孔31的底部，而面電極12之上面的一部分係為大口徑貫孔31之底部，在小口徑貫孔32之上端開口部周圍，成為作為面而露出之形態。因此，在充填電鍍金屬於大口徑貫孔31及小口徑貫孔32而加以形成之層間連接導體33中，層間連接導體33則成為與露出於大口徑貫孔31的底部之面電極12面接觸之狀態，而確保了充分之接觸面積，降低抑制其接觸阻抗。
也就是，在此實施形態中，即使為內藏薄板電容器7於多層電路基板1之情況，亦可降低抑制薄板電容器7與導線配線37等之接觸阻抗，進而保持降低抑制 薄板電容器7之電感成分，可使形成薄板電容器7於多層電路基板1之情況的面積效率提升者。
<實施形態2>
接著，經由圖19而說明本發明之實施形態2。在以下的說明中，為了簡略化說明，對於與實施形態1同一部分係附上同一符號，省略詳細之說明。
在本實施形態之多層電路基板41中，如圖19所示，在構成薄板電容器7之各面電極12中，於對向之外周緣部，各形成有一組之突片部12A。各突片部12A係各加以設置有層間連接導體33及導線配線37，加以連接於對應之晶片連接用襯墊5。
加以連接於各突片部12A之各導線配線37係從多層電路基板1之層積方向而視，呈與薄板電容器7之面電極12重疊地加以配置，而晶片連接用襯墊5係加以形成於連接於同一之面電極12的導線配線37之共通部分上。也就是，在本實施形態之多層電路基板41中，折返而流動之電流路徑則對向加以配置，所謂形成有對向折返型之電容器。
在對向折返型之電容器中，從晶片連接用襯墊5流動於薄板電容器7之電流係對於各面電極12而言，分散流入至複數之導線配線37。因此，比較於對於各面電極12而言，僅經由1個的導線配線37而流入有電流之折返型之電容器，加以抑制經由流動於面電極12之 電流的集中之阻抗成分的增大。
其結果，如圖18所示，在以一點鎖鏈線示之對向折返型之電容器中，比較於以實線所示之折返型之電容器，阻抗成為1Ω以下之頻率數帶域為寬的同時，在共振頻率數之抗阻亦變低，顯示降低抑制薄板電容器7之ESR者。
如根據此實施形態，對於薄板電容器7之各面電極12而言，因從複數處分散加以流入有電流之故，比較於集中於1處而流入有電流的情況，可降低薄板電容器之ESR者。
<實施形態3>
接著，將本發明之實施形態3，參照圖20至圖23加以說明。在以下的說明中，為了簡略化說明，對於與實施形態1同一部分係附上同一符號，省略詳細之說明。實施形態1與實施形態3係如在以下所說明地，形成折返而流動之電流路徑之構成，即，形成折返型之電容器之構成則為不同。
如圖20所示，LSI封裝(半導體裝置之一例)100係具備：多層電路基板(電路基板之一例)1，和覆晶安裝多層電路基板1上之LSI(半導體晶片之一例)2。在此，LSI封裝100係與圖1所示之實施形態1的LSI封裝，形成上述折返型之電容器之構成不同，其他的構成係同一。
然而，圖20係與圖1上下方向相反地加以顯示。另外，在圖20中，經由二點鎖鏈線，顯示有在多層電路基板1中，形成有薄板電容器7之範圍(換言之，「層」)RA、連接有LSI2和多層電路基板1之範圍RB、在LSI2內形成有電力供給線(62，63)與電晶體之範圍RC、LSI2之塊狀範圍RD，及LSI2之保護塑模範圍RE。
LSI2之電力供給線(62，63、64，65)係如圖20及圖22所示，經由不同的2層而加以形成為網目狀。即，電源用(+)配線62及接地用(-)配線63，和電源用(+)配線64及接地用(-)配線65係呈正交地加以形成。此時，電源用配線62及接地用配線63係如圖21，圖22所示，從薄板電容器7之介電體膜11及一對的面電極12之層積方向而視，呈與薄板電容器7之一對的面電極12重疊地加以配置。換言之，薄板電容器7之一對的面電極12則從介電體膜11及一對的面電極12之層積方向而視，呈與LSI2之一對的電力供給線(62，63)重疊地加以配置。
呈與面電極12重疊地加以配置之電源用配線62係藉由LSI電極襯墊61，晶片連接用襯墊5，層間連接導體33，及突片部12A而加以連接於薄板電容器7之一方的面電極12。另外，呈與面電極12重疊地加以配置之接地用配線63係藉由LSI電極襯墊61，晶片連接用襯墊5，層間連接導體33，及突片部12A而加以連接於薄板 電容器7之另一方的面電極12。
另外，對於LSI2內係如圖22所示，加以設置有從電力供給線(62，63)加以電力供給而動作，伴隨動作而發熱之電路範圍(66：發熱範圍之一例)。電路範圍66係從上述層積方向而視，加以配置於與一對之面電極(12)重疊之位置。電路範圍66係例如，形成有CPU之範圍。
並且，在實施形態3中，如圖21所示，經由LSI2內之電源用配線62或接地用配線63，LSI電極襯墊61，晶片連接用襯墊5，層間連接導體33，突片部12A，及薄板電容器7，加以形成有折返而流動之電流路徑，經由此等，加以形成折返型之電容器。
即，與實施形態1之圖14所示之電流路徑同樣地，在實施形態3之折返型的電容器7中，從多層電路基板1之層積方向而視，電源用配線62或接地用配線63則藉由極薄之絕緣層而呈與薄板電容器7之面電極12重疊地加以配置。因此，經由流動在電源用配線62或接地用配線63之電流的磁場，則對於與面電極12之中的電源用配線62或接地用配線63對向之對向部12E的電流分佈，帶來影響。即，對於面電極12係通過突片部12A而出入有電流之故，存在有從突片部12A朝向於面電極12之中心側的電流分佈。此電流之流動方向係成為與流動至對向之電源用配線62或接地用配線63的電流相反方向。
其結果，與實施形態1同樣地，經由流動至 電源用配線62或接地用配線63之電流的磁場，和經由流動至面電極12之電流的磁場則變為抵消，而經由磁場的強度所決定之導電路徑之本身電感則下降。另外，經由此，與實施形態1同樣地，在折返型之電容器中，在面電極12之對向部12E中，與對向之電源用配線62或接地用配線63相反方向之電流分佈則增加。
然而，於圖23，顯示在實施形態3之折返型的電容器7之共振頻率數附近之阻抗的頻率數特性的模擬結果。在圖23中，實線係如圖22所示，電路範圍66A則從上述層積方向而視，顯示加以配置於未與一對之面電極12重疊之位置情況之模擬結果，而一點鎖鏈線電路範圍66則從上述層積方向而視，顯示加以配置於與一對之面電極12重疊之位置情況之模擬結果。
自模擬，電路範圍66則從上述層積方向而視，加以配置於與一對之面電極12重疊之位置情況者，則與電路範圍66A之情況做比較，共振頻率數則上升6.3%，其結果，確認到約13%之電感的下降效果。即，雜訊產生源之電路範圍66則位置於折返型之電容器7附近者，則確認到有利於電容器之ERL及ESR之降低。
如此，如根據實施形態3，在折返型之電容器7之構成中，薄板電容器7之一對的面電極12則從介電體膜11及一對的面電極12之層積方向而視，呈與LSI2之一對的電力供給線(62，63)重疊地加以配置。經由此構成，與實施形態1同樣地，經由折返型之電容器7之構 成，可使從電路範圍(發熱範圍)66而視之薄板電容器7之ESL及ESR降低者。
另外，在實施形態3中，電路範圍66係從層積方向而視，加以配置於與一對之面電極12重疊之位置。經由此，可使到達至電路範圍66之電力供給線之略全部，對向於薄板電容器7者。因此，如電路範圍66A，與未加以配置電路範圍於與一對之面電極12重疊之位置的情況做比較，更可使從電路範圍66而視之薄板電容器7之ESL降低，經由此，更可使從電路範圍66所生成之雜訊降低者。
然而，電路範圍66係在形成有CPU之範圍等之在LSI2內發熱成最高溫之範圍者為佳。即，發熱成最高溫之範圍係經由LSI2內之電晶體的最活躍之開關動作則以高密度加以進行，而最消耗電力之範圍，伴隨於此而雜訊的產生為大之故，最可期待經由薄板電容器之雜訊降低效果。
<其他的實施形態>
本發明係並非限定於經由上述記述及圖面所說明之實施形態者，而例如，如以下之種種形態亦包含於本發明之技術範圍。
(1)在上述實施形態1，2中，對於將導線配線37，從層積於多層電路基板1，41之下面的銅箔23設置之形態，已做過說明，但並不限於此，而亦可適用於將導 線配線37，從多層電路基板1，41之內部配線設置之形態。如圖24所示，在具有薄板電容器7以外的內部配線38之多層電路基板51中，從多層電路基板51之層積方向而視，由呈與薄板電容器7之面電極12重疊地配置內部配線38者，可與上述實施形態1，2同樣地，使薄板電容器7之ESL降低。
(2)在上述各實施形態1，2中，對於將連結於各面電極12之導線配線37，同時設置於多層電路基板1，41之下面的形態已做過說明，但並不限於此，而亦可適用於將導線配線37，各設置於多層電路基板1，41之上面與下面之形態。例如，薄板電容器7之面電極12之中，將連結於設置於多層電路基板之上面側的面電極12之導線配線37，設置於多層電路基板之上面，而將連結於設置於多層電路基板之下面側的面電極12之導線配線37，設置於多層電路基板之下面亦可。經由此，經由流動在各導線配線37之電流的磁場，則可加強對於對應之面電極12之對向部12B帶來的影響者。
(3)在上述各實施形態1，2中，適用於將連結於各面電極12之層間連接導體33，呈連結於各面電極12之突片部12A地形成之形態，但並不限於此，而亦可適用本發明於在面電極12之中央部分連結之形態。
(4)在上述各實施形態1，2中，採用於多層電路基板1，41，從多層電路基板1，41之層積方向而視，單數段形成薄板電容器7的例，進行過說明，但亦可 加以複數段形成。對於此情況，對於加以複數段形成之各薄板電容器7的面電極12而言，由將設置於多層電路基板之上面側及下面側之貫孔31，加以設置成齒合形狀者，即使在複數段形成薄板電容器7於多層電路基板之層積方向的情況，亦可降低抑制各薄板電容器7與導線配線37等之接觸阻抗的同時，可降低抑制各薄板電容器7之電感者。
(5)在上述實施形態1中，對於兩面電極12之各突片部12A，12A係對於兩面電極12而言，相互配置於同一側之形態已做過說明，但並不限於此，而亦可兩面電極12之各突片部12A，12A係對於兩面電極12而言，加以配置於相互對向的側，或不同的側。
(6)在上述各實施形態1，2中，對於將形成層間連接導體33的孔，經由雷射照射等而分成複數次的工程而形成的形態已做過說明，但並不限於此，而亦可經由鑽孔等之手法，呈以1次開孔地進行。
(7)在上述各實施形態1，2中，對於經由電鍍手法而形成層間連接導體33的形態已做過說明，但並不限於此，而亦可呈經由印刷等而充填導電性材料於大口徑貫孔及小口徑貫孔內而形成。
(8)在上述實施形態3中，顯示過將薄板電容器7形成於多層電路基板1的內部的例，但並不限於此。亦可呈將薄板電容器，設置於LAI2。此時，例如，呈將薄板電容器，於連接於多層電路基板1側之LAI2的 表面，藉由薄的絕緣膜而設置亦可。主要係將薄板電容器的面電極與LSI2之一對的電力供給線(62，63)接近加以設置者為佳。
5‧‧‧晶片連接用襯墊
12‧‧‧面電極
12A‧‧‧突片部
33‧‧‧層間連接導體
37‧‧‧導線配線

Claims (6)

  1. 一種多層電路基板，係具備第1及第2絕緣層，和位置於前述第1絕緣層與前述第2絕緣層之間的薄板電容器的多層電路基板，其特徵為前述薄板電容器係夾持介電體而一對的電極則對向，個別連結於前述一對的電極之各導線配線係同時在與前述第1或第2絕緣層之前述薄板電容器相反側中，從前述多層電路基板之層積方向而視，呈與前述電極重疊地加以配置，各導線配線係在對應之電極之中，自對向於前述介電體之對向部，擴張於前述多層電路基板之平面方向外側而加以形成之突片部，加以連接於該電極。
  2. 如申請專利範圍第1項記載之多層電路基板，其中，前述導線配線係加以設置於前述多層電路基板之一方的表面，與在前述多層電路基板外部之半導體晶片的電源系統之晶片側連接襯墊加以連接之基板側連接襯墊，從前述多層電路基板之層積方向而視，連結於呈與前述電極重疊地加以配置之前述基板側連接襯墊者。
  3. 如申請專利範圍第2項記載之多層電路基板，其中，對於各基板側連接襯墊而言，具有連結於對應之前述電極之不同處之複數之前述導線配線者。
  4. 一種半導體裝置，係具備：電路基板，和覆晶安裝於前述電路基板上之半導體晶片的半導體裝置，其特徵為前述半導體晶片係包含：加以電力供給而發熱之發熱範圍，和為了電力供給至前述發熱範圍之一對的電力供給線，對於前述電路基板或前述半導體晶片，係加以設置有夾持介電體膜而具備一對之面電極的薄板電容器，前述薄板電容器係具有夾持介電體之一對的面電極，前述一對之面電極則從前述介電體膜及前述一對之面電極的層積方向而視，呈與前述半導體晶片之前述一對的電力供給線重疊地加以配置者。
  5. 如申請專利範圍第4項記載之半導體裝置，其中，前述發熱範圍係從前述層積方向而視，加以配置於與前述一對之面電極重疊之位置者。
  6. 如申請專利範圍第4項或第5項記載之半導體裝置，其中，前述發熱範圍係作為在前述半導體晶片內，發熱為最高溫度之範圍者。
TW103136162A 2013-10-21 2014-10-20 Multilayer circuit board and semiconductor device TWI558291B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013218138A JP5756958B2 (ja) 2013-10-21 2013-10-21 多層回路基板

Publications (2)

Publication Number Publication Date
TW201532488A TW201532488A (zh) 2015-08-16
TWI558291B true TWI558291B (zh) 2016-11-11

Family

ID=52992813

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103136162A TWI558291B (zh) 2013-10-21 2014-10-20 Multilayer circuit board and semiconductor device

Country Status (4)

Country Link
US (1) US10149379B2 (zh)
JP (1) JP5756958B2 (zh)
TW (1) TWI558291B (zh)
WO (1) WO2015060216A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6423313B2 (ja) * 2015-05-26 2018-11-14 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子装置
KR101893841B1 (ko) * 2015-06-03 2018-08-31 가부시키가이샤 무라타 세이사쿠쇼 부품 실장 기판
JPWO2017094062A1 (ja) * 2015-11-30 2018-06-14 ルネサスエレクトロニクス株式会社 電子装置
US20170330691A1 (en) * 2016-05-12 2017-11-16 Denso Corporation Capacitor Module
US10034373B2 (en) * 2016-08-24 2018-07-24 Apple Inc. Circuit board secured to battery cell using a circuit board through hole and methods for welding the circuit board
JP6981432B2 (ja) 2017-01-18 2021-12-15 Tdk株式会社 電子部品搭載パッケージ
JP6826467B2 (ja) * 2017-03-10 2021-02-03 ルネサスエレクトロニクス株式会社 電子装置
JP6389998B1 (ja) * 2017-11-28 2018-09-19 株式会社野田スクリーン Ｌｃ共振素子および共振素子アレイ
US11240908B2 (en) * 2018-10-29 2022-02-01 Tdk Corporation Thin film capacitor and circuit board incorporating the same
WO2022230353A1 (ja) * 2021-04-30 2022-11-03 株式会社村田製作所 集積型コンデンサおよび集積型コンデンサの製造方法
US20220122929A1 (en) * 2021-12-24 2022-04-21 Intel Corporation Package routing for crosstalk reduction in high frequency communication

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068923A (ja) * 2001-08-24 2003-03-07 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2013140952A (ja) * 2011-12-08 2013-07-18 Canon Inc プリント回路板及びプリント配線板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7175249B2 (en) * 2003-06-06 2007-02-13 Canon Kabushiki Kaisha Recording apparatus and electronic apparatus
TW595275B (en) * 2003-11-05 2004-06-21 Tatung Co Low noise printed circuit board
JP2005210074A (ja) 2003-12-26 2005-08-04 Tdk Corp 多層基板及びパワーアンプモジュール
JP4736451B2 (ja) 2005-02-03 2011-07-27 パナソニック株式会社 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
JP2007165814A (ja) 2005-11-15 2007-06-28 Hitachi Chem Co Ltd 基板内蔵コンデンサ用部材、およびこれを用いたコンデンサ内蔵基板とその製造方法
JP4047351B2 (ja) * 2005-12-12 2008-02-13 キヤノン株式会社 多層プリント回路板
JP4689461B2 (ja) * 2005-12-26 2011-05-25 富士通株式会社 プリント基板
JP2011146454A (ja) 2010-01-13 2011-07-28 Murata Mfg Co Ltd ノイズ対策構造
JP2013030528A (ja) 2011-07-27 2013-02-07 Cmk Corp 形成キャパシタ内蔵型多層プリント配線板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068923A (ja) * 2001-08-24 2003-03-07 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2013140952A (ja) * 2011-12-08 2013-07-18 Canon Inc プリント回路板及びプリント配線板

Also Published As

Publication number Publication date
WO2015060216A1 (ja) 2015-04-30
US10149379B2 (en) 2018-12-04
JP5756958B2 (ja) 2015-07-29
JP2015082516A (ja) 2015-04-27
TW201532488A (zh) 2015-08-16
US20160262260A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
TWI558291B (zh) Multilayer circuit board and semiconductor device
US7672112B2 (en) Component-embedded substrate and component package using component-embedded substrate
US7889509B2 (en) Ceramic capacitor
JP4195883B2 (ja) 多層モジュール
KR102642913B1 (ko) 적층 전자부품 및 그 제조방법
JPH10270855A (ja) 多層プリント基板とその製造方法
JP2005183890A (ja) 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板
TWI646649B (zh) 具有電感的組件及其封裝結構
US11749597B2 (en) Semiconductor device
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
WO2008044483A1 (fr) Élément électrique composite
JP2007305642A (ja) 多層回路基板及び電子装置
JP4854345B2 (ja) コンデンサシート及び電子回路基板
JP5190811B2 (ja) 電源モジュール
JP6504960B2 (ja) プリント基板
JP6472344B2 (ja) ノイズフィルタ及びプリント基板
US20160105957A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
US8829648B2 (en) Package substrate and semiconductor package
WO2018229978A1 (ja) プリント配線板
JP4793156B2 (ja) ビルドアッププリント配線板
CN114093592A (zh) 表面安装型无源部件
JP2013073951A (ja) 貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造
JP6425632B2 (ja) プリント基板
JP2007173669A (ja) 多層回路基板及びｉｃパッケージ
JP3796104B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees