TWI553641B - 資料儲存裝置及其模式偵測方法 - Google Patents

資料儲存裝置及其模式偵測方法 Download PDF

Info

Publication number
TWI553641B
TWI553641B TW102145064A TW102145064A TWI553641B TW I553641 B TWI553641 B TW I553641B TW 102145064 A TW102145064 A TW 102145064A TW 102145064 A TW102145064 A TW 102145064A TW I553641 B TWI553641 B TW I553641B
Authority
TW
Taiwan
Prior art keywords
mode
flash memory
clock signal
predetermined
edge
Prior art date
Application number
TW102145064A
Other languages
English (en)
Other versions
TW201523615A (zh
Inventor
張進邦
羅峻譯
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW102145064A priority Critical patent/TWI553641B/zh
Priority to CN201410072698.8A priority patent/CN104700902B/zh
Priority to US14/504,014 priority patent/US9612610B2/en
Publication of TW201523615A publication Critical patent/TW201523615A/zh
Application granted granted Critical
Publication of TWI553641B publication Critical patent/TWI553641B/zh
Priority to US15/434,927 priority patent/US10162532B2/en
Priority to US16/190,994 priority patent/US10802720B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)

Description

資料儲存裝置及其模式偵測方法
本發明係關於一種記憶體裝置之模式偵測方法；特別係關於一種同步模式之偵測方法。
快閃記憶體為一種普遍的非揮發性資料儲存裝置，係以電性方式抹除與程式化。以非及閘型的快閃記憶體(即NAND FLASH)為例，常用作記憶卡(memory card)、通用序列匯流排閃存裝置(USB flash device)、固態硬碟(SSD)、嵌入式快閃記憶體模組(eMMC)…等使用。
市面上具有許多種關於快閃記憶體(如，NAND FLASH)的讀寫模式。然而，有些上游廠商並不會告知下游廠商快閃記憶體所支援的模式有哪些，導致下游廠商無法發揮快閃記憶體之最高效能。
本發明所提供之資料儲存裝置以及模式偵測方法可藉由比較在非同步模式下讀取之既定參數以及在偵測模式下讀取之既定參數是否相同，以判斷資料儲存裝置是否支援同步模式。
本發明提供一種資料儲存裝置，其中資料儲存裝置可操作於一非同步模式以及一偵測模式。資料儲存裝置包括 一快閃記憶體以及一控制器。快閃記憶體用以儲存一既定參數。控制器用以在非同步模式下，致使快閃記憶體根據一時脈訊號中之一第一既定觸發緣回傳既定參數，並根據時脈訊號中之第一既定觸發緣讀取既定參數以獲得一第一參考參數，以及在偵測模式下，致使快閃記憶體切換至一同步模式並回傳既定參數，並根據時脈訊號中之第一既定觸發緣讀取既定參數以獲得一第二參考參數，其中控制器更用以比較第一參考參數以及第二參考參數，以判斷快閃記憶體是否支援同步模式。當快閃記憶體支援同步模式時，快閃記憶體在同步模式中，係根據時脈訊號中之一發緣回傳既定參數，其中第一觸發緣與第二觸發緣不相等。當快閃記憶體不支援同步模式時，快閃記憶體在同步模式中，係根據時脈訊號中之第一觸發緣回傳既定參數。因此，當第一參考參數以及第二參考參數不相同時，快閃記憶體支援同步模式，並且當第一參考參數以及第二參考參數相同時，快閃記憶體不支援同步模式。
另外，控制器係在非同步模式中，根據時脈訊號中之第一既定觸發緣，讀取快閃記憶體根據時脈訊號中之第一既定觸發緣所回傳之既定參數中之至少兩筆資料，以作為第一參考參數，並且控制器係在偵測模式中，根據時脈訊號中之第一既定觸發緣，讀取快閃記憶體被切換至同步模式後所回傳之既定參數中之至少兩筆資料，以作為第二參考參數。舉例而言，控制器係在非同步模式中，根據時脈訊號中之第一既定觸發緣，讀取快閃記憶體根據時脈訊號中之第一既定觸發緣所回傳之既定參數中之四筆資料，以作為第一參考參數，並且控制 器係在偵測模式中，根據時脈訊號中之第一既定觸發緣，讀取快閃記憶體被切換至同步模式後所回傳之既定參數中之四筆資料，以作為第二參考參數。
在一實施例中，第一既定觸發緣係為時脈訊號之正緣，並且第二既定觸發緣係為時脈訊號之正緣以及負緣。在另一實施例中，第一既定觸發緣係為時脈訊號之負緣，並且第二既定觸發緣係為時脈訊號之正緣以及負緣。在一實施例中，同步模式係為ONFI Toggle模式，並且時脈訊號係為控制器傳送至快閃記憶體之一讀取致能時脈訊號。在另一實施例中，同步模式係為ONFI DDR模式，並且時脈訊號係為控制器傳送至快閃記憶體之一寫入致能時脈訊號。
本發明另提供一種模式偵測方法，適用於可操作於一非同步模式以及一偵測模式之一資料儲存裝置。模式偵測方法包括：在非同步模式下，致使資料儲存裝置中之一快閃記憶體根據一時脈訊號中之一第一既定觸發緣，回傳所儲存之一既定參數；在非同步模式下，根據時脈訊號中之第一既定觸發緣，讀取快閃記憶體所回傳之既定參數以獲得一第一參考參數；在偵測模式下，致使快閃記憶體切換至一同步模式並回傳既定參數；在偵測模式下，根據時脈訊號中之第一既定觸發緣，讀取快閃記憶體所回傳之既定參數以獲得一第二參考參數；比較第一參考參數以及第二參考參數，以判斷快閃記憶體是否支援一同步模式；當第一參考參數以及第二參考參數不相同時，判斷快閃記憶體支援同步模式；以及當第一參考參數以及第二參考參數相同時，判斷快閃記憶體不支援同步模式。
100‧‧‧資料儲存裝置
160‧‧‧控制器
162‧‧‧運算單元
164‧‧‧永久記憶體
180‧‧‧快閃記憶體
CE‧‧‧致能時脈訊號
WE#‧‧‧寫入致能時脈訊號
RE#‧‧‧讀取致能時脈訊號
DATA‧‧‧資料線
S1000-S1012‧‧‧步驟
第1圖係本發明之資料儲存裝置之一種實施例之方塊圖。
第2圖係本發明之非同步模式之一種實施例的訊號圖。
第3圖係本發明之非同步模式之另一種實施例的訊號圖。
第4圖係本發明之偵測模式之一種實施例的訊號圖。
第5圖係本發明之偵測模式之另一種實施例的訊號圖。
第6圖係本發明之偵測模式之另一種實施例的訊號圖。
第7圖係本發明之偵測模式之另一種實施例的訊號圖。
第8圖係本發明之同步模式之一種實施例的訊號圖。
第9圖係本發明之同步模式之另一種實施例的訊號圖。
第10圖係本發明之模式偵測方法之一種實施例之流程圖。
以下將詳細討論本發明各種實施例之裝置及使用方法。然而值得注意的是，本發明所提供之許多可行的發明概念可實施在各種特定範圍中。這些特定實施例僅用於舉例說明本發明之裝置及使用方法，但非用於限定本發明之範圍。
第1圖係本發明之一種實施例之資料儲存裝置之方塊圖。資料儲存裝置100包括一控制器160以及一快閃記憶體180。值得注意的是，資料儲存裝置100可操作於一非同步模式(Asynchronous Mode/SDR Mode)以及一偵測模式。控制器160用以傳送複數致能訊號至快閃記憶體180，例如致能時脈訊號CE、讀取致能時脈訊號RE#、寫入致能時脈訊號WE#，但本發明不限於此。另外，控制器160以及快閃記憶體180之間更包括 一資料線DATA，用以傳送資料。控制器160包括一運算單元162以及一永久記憶體(如，唯讀記憶體ROM)164。永久記憶體164與所載之程式碼、資料組成韌體(firmware)，由運算單元162執行，使控制器160基於該韌體控制該快閃記憶體180。快閃記憶體180用以儲存資料。值得注意的是，在本發明中，快閃記憶體180儲存了一既定參數。舉例而言，既定參數可為快閃記憶體180在製造的過程中，預先存入之字串，用以判斷快閃記憶體180之類型，但本發明不限於此。
根據本案所揭露之技術，韌體係設計來提供控制器160對快閃記憶體180進行模式偵測方法，用以偵測快閃記憶體180是否支援一同步模式(Synchronous Mode)，例如目前廠商所制定之ONFI DDR Mode或者ONFI Toggle Mode，但本發明不限於此。舉例而言，控制器160用以在非同步模式下，致使快閃記憶體180根據一時脈訊號中之一第一既定觸發緣回傳既定參數，並根據時脈訊號中之第一既定觸發緣讀取既定參數以獲得一第一參考參數。接著，控制器160在偵測模式下，致使快閃記憶體180切換至同步模式並回傳既定參數，以及根據時脈訊號中之第一既定觸發緣讀取既定參數以獲得一第二參考參數。值得注意的是，控制器160可在非同步模式以及偵測模式下，根據一讀取命令，對既定參數進行讀取。舉例而言，讀取命令可為READ Command或者READ PARAMETER Command。最後，控制器160用以比較第一參考參數以及第二參考參數，以判斷快閃記憶體180是否支援一同步模式。值得注意的是，當快閃記憶體180支援同步模式時，快閃記憶體180在同步模式 中，係根據時脈訊號中之一第二觸發緣回傳既定參數，其中第一觸發緣與第二觸發緣不相等。當快閃記憶體180不支援同步模式時，快閃記憶體180在同步模式中，係根據時脈訊號中之第一觸發緣回傳既定參數。因此，當第一參考參數與第二參考參數相同時，控制器160判斷快閃記憶體180不支援同步模式。當第一參考參數與第二參考參數不相同時，控制器160判斷快閃記憶體180支援同步模式。在本發明之一實施例中，控制器160可根據判斷之結果產生一判斷訊號，並提供給一主機(未圖示)，使得主機可根據判斷訊號執行相應之動作。舉例而言，主機可根據判斷訊號將判斷結果顯示於一輸出裝置上，例如顯示器、燈示或者揚聲器，但本發明不限於此。
值得注意的是，當快閃記憶體180支援同步模式並且資料儲存裝置100操作於同步模式時，控制器160用以致使快閃記憶體180根據時脈訊號中之第二既定觸發緣的頻率傳送以及寫入資料，並根據時脈訊號中之第二既定觸發緣的頻率讀取快閃記憶體180所傳送之資料以及將資料寫入快閃記憶體180。另外，在本發明之一實施例中，第一既定觸發緣係為時脈訊號之正緣，並且第二既定觸發緣係為時脈訊號之正緣以及負緣。在本發明之另一實施例中，第一既定觸發緣係為時脈訊號之負緣，並且第二既定觸發緣係為時脈訊號之正緣以及負緣。
換言之，在本發明之一實施例中，非同步模式係以時脈訊號之正緣或者負緣之速率，對快閃記憶體180進行讀寫，而同步模式係以時脈訊號之正緣以及負緣之速率，對快閃 記憶體180進行讀寫。換言之，非同步模式係以相較於同步模式快兩倍之速率對快閃記憶體180進行讀寫。另外，在偵測模式下，控制器160係以非同步模式讀取快閃記憶體180被切換至同步模式後所回傳之資料。
在本發明之一實施例中，同步模式係為ONFI Toggle模式。在本發明之另一實施例中，同步模式係為ONFI DDR模式。值得注意的是，當同步模式係為ONFI Toggle模式時，時脈訊號係為控制器160傳送至快閃記憶體180之讀取致能時脈訊號RE#。當同步模式係為ONFI DDR模式時，時脈訊號係為控制器160傳送至快閃記憶體180之寫入致能時脈訊號WE#，但本發明不限於此。
舉例而言，如2圖所示，第2圖係本發明之一種實施例之非同步模式的訊號圖。在本實施例中，時脈訊號係為讀取致能時脈訊號RE#，並且第一既定觸發緣係為讀取致能時脈訊號RE#之正緣。控制器160用以在非同步模式下，致使快閃記憶體180根據讀取致能時脈訊號RE#之正緣，藉由資料線DATA回傳既定參數D0-Dn至控制器160。接著，控制器160同樣地根據致能時脈訊RE#之正緣，讀取既定參數D0-Dn以獲得一第一參考參數。值得注意的是，本發明之一實施例中，控制器160係在非同步模式中，根據讀取致能時脈訊號RE#之正緣，讀取快閃記憶體180根據讀取致能時脈訊號RE#之正緣所回傳之既定參數D0-Dn中之至少兩筆資料，以作為第一參考參數。舉例而言，控制器160可讀取快閃記憶體180根據讀取致能時脈訊號RE#之正緣所回傳之既定參數D0-Dn中之四筆資料D0、D1、D2 以及D3，以作為第一參考參數，但本發明不限於此。
第3圖係本發明之另一種實施例之非同步模式的訊號圖。在本實施例中，時脈訊號係為讀取致能時脈訊號RE#，並且第一既定觸發緣係為讀取致能時脈訊號RE#之負緣。控制器160用以在非同步模式下，致使快閃記憶體180根據讀取致能時脈訊號RE#之負緣，藉由資料線DATA回傳既定參數D0-Dn至控制器160。接著，控制器160同樣地根據致能時脈訊RE#之負緣，讀取既定參數D0-Dn以獲得一第一參考參數。值得注意的是，本發明之一實施例中，控制器160係在非同步模式中，根據讀取致能時脈訊號RE#之負緣，讀取快閃記憶體180根據讀取致能時脈訊號RE#之負緣所回傳之既定參數D0-Dn中之至少兩筆資料，以作為第一參考參數。舉例而言，控制器160可讀取快閃記憶體180根據讀取致能時脈訊號RE#之負緣所回傳之既定參數D0-Dn中之四筆資料D0、D1、D2以及D3，以作為第一參考參數，但本發明不限於此。
接著，如第4圖所示，第4圖係本發明之一種實施例之偵測模式的訊號圖。在本實施例中，同步模式係為ONFI Toggle模式，時脈訊號係為讀取致能時脈訊號RE#，第一既定觸發緣係為讀取致能時脈訊號RE#之正緣，第二既定觸發緣係為讀取致能時脈訊號RE#之正緣以及負緣，並且快閃記憶體180支援同步模式。控制器160在偵測模式下，致使快閃記憶體180切換至同步模式並回傳既定參數D0-Dn。值得注意的是，由於快閃記憶體180支援同步模式。因此，快閃記憶體180在被切換至同步模式後，係根據讀取致能時脈訊號RE#之正緣以及負 緣，藉由資料線DATA回傳既定參數D0-Dn至控制器160。另外，控制器160係根據讀取致能時脈訊號RE#之正緣讀取既定參數以獲得一第二參考參數。值得注意的是，在本發明之一實施例中，控制器160係在偵測模式中，根據讀取致能時脈訊號RE#之正緣，讀取快閃記憶體180根據讀取致能時脈訊號RE#之正緣以及負緣所回傳之既定參數D0-Dn中之至少兩筆資料，以作為第二參考參數。換言之，在偵測模式中，控制器160係根據非同步模式，讀取快閃記憶體180被切換至同步模式後所回傳之既定參數D0-Dn。舉例而言，控制器160可根據致能時脈訊RE#之正緣，讀取快閃記憶體180根據讀取致能時脈訊號RE#之正緣以及負緣所回傳之既定參數D0-Dn中之四筆資料D0、D2、D4以及D6，以作為第二參考參數，但本發明不限於此。值得注意的是，在本發明之一實施例中，由於快閃記憶體180支援同步模式，控制器160在非同步模式下所讀取之第一參考參數D0、D1、D2以及D3與控制器160在偵測模式下所讀取之第二參考參數D0、D2、D4以及D6不同。
第5圖係本發明之另一種實施例之偵測模式的訊號圖。在本實施例中，同步模式係為ONFI Toggle模式，時脈訊號係為讀取致能時脈訊號RE#，第一既定觸發緣係為讀取致能時脈訊號RE#之負緣，第二既定觸發緣係為讀取致能時脈訊號RE#之正緣以及負緣，並且快閃記憶體180支援同步模式。控制器160在偵測模式下，致使快閃記憶體180切換至同步模式並回傳既定參數D0-Dn。值得注意的是，由於快閃記憶體180支援同步模式。因此，快閃記憶體180在被切換至同步模式後，係 根據讀取致能時脈訊號RE#之正緣以及負緣，藉由資料線DATA回傳既定參數D0-Dn至控制器160。另外，控制器160係根據讀取致能時脈訊號RE#之負緣讀取既定參數以獲得一第二參考參數。值得注意的是，在本發明之一實施例中，控制器160係在偵測模式中，根據讀取致能時脈訊號RE#之負緣，讀取快閃記憶體180根據讀取致能時脈訊號RE#之正緣以及負緣所回傳之既定參數D0-Dn中之至少兩筆資料，以作為第二參考參數。換言之，在偵測模式中，控制器160係根據非同步模式，讀取快閃記憶體180被切換至同步模式後所回傳之既定參數D0-Dn。舉例而言，控制器160可根據致能時脈訊RE#之負緣，讀取快閃記憶體180根據讀取致能時脈訊號RE#之負緣以及正緣所回傳之既定參數D0-Dn中之四筆資料D1、D3、D5以及D7，以作為第二參考參數，但本發明不限於此。值得注意的是，在本發明之一實施例中，由於快閃記憶體180支援同步模式，控制器160在非同步模式下所讀取之第一參考參數D0、D1、D2以及D3與控制器160在偵測模式下所讀取之第二參考參數D1、D3、D5以及D7不同。
第6圖係本發明之另一種實施例之偵測模式的訊號圖。在本實施例中，同步模式係為ONFI DDR模式，時脈訊號係為寫入致能時脈訊號WE#，第一既定觸發緣係為寫入致能時脈訊號WE#之正緣，第二既定觸發緣係為寫入致能時脈訊號WE#之正緣以及負緣，並且快閃記憶體180支援同步模式。控制器160在偵測模式下，致使快閃記憶體180切換至同步模式並回傳既定參數D0-Dn。值得注意的是，由於快閃記憶體180支援 同步模式。因此，快閃記憶體180在被切換至同步模式後，係根據寫入致能時脈訊號WE#之正緣以及負緣，藉由資料線DATA回傳既定參數D0-Dn至控制器160。另外，控制器160係根據寫入致能時脈訊號WE#之正緣讀取既定參數以獲得一第二參考參數。值得注意的是，在本發明之一實施例中，控制器160係在偵測模式中，根據寫入致能時脈訊號WE#之正緣，讀取快閃記憶體180根據寫入致能時脈訊號WE#之正緣以及負緣所回傳之既定參數D0-Dn中之至少兩筆資料，以作為第二參考參數。換言之，在偵測模式中，控制器160係根據非同步模式，讀取快閃記憶體180被切換至同步模式後所回傳之既定參數D0-Dn。舉例而言，控制器160可根據寫入致能時脈訊號WE#之正緣，讀取快閃記憶體180根據寫入致能時脈訊號WE#之正緣以及負緣所回傳之既定參數D0-Dn中之四筆資料D0、D2、D4以及D6，以作為第二參考參數，但本發明不限於此。值得注意的是，在本發明之一實施例中，由於快閃記憶體180支援同步模式，控制器160在非同步模式下所讀取之第一參考參數D0、D1、D2以及D3與控制器160在偵測模式下所讀取之第二參考參數D0、D2、D4以及D6不同。
第7圖係本發明之另一種實施例之偵測模式的訊號圖。在本實施例中，同步模式係為ONFI DDR模式，時脈訊號係為寫入致能時脈訊號WE#，第一既定觸發緣係為寫入致能時脈訊號WE#之負緣，第二既定觸發緣係為寫入致能時脈訊號WE#之正緣以及負緣，並且快閃記憶體180支援同步模式。控制器160在偵測模式下，致使快閃記憶體180切換至同步模式並 回傳既定參數D0-Dn。值得注意的是，由於快閃記憶體180支援同步模式。因此，快閃記憶體180在被切換至同步模式後，係根據寫入致能時脈訊號WE#之正緣以及負緣，藉由資料線DATA回傳既定參數D0-Dn至控制器160。另外，控制器160係根據寫入致能時脈訊號WE#之負緣讀取既定參數以獲得一第二參考參數。值得注意的是，在本發明之一實施例中，控制器160係在偵測模式中，根據寫入致能時脈訊號WE#之負緣，讀取快閃記憶體180根據寫入致能時脈訊號WE#之正緣以及負緣所回傳之既定參數D0-Dn中之至少兩筆資料，以作為第二參考參數。換言之，在偵測模式中，控制器160係根據非同步模式，讀取快閃記憶體180被切換至同步模式後所回傳之既定參數D0-Dn。舉例而言，控制器160可根據寫入致能時脈訊號WE#之負緣，讀取快閃記憶體180根據寫入致能時脈訊號WE#之負緣以及正緣所回傳之既定參數D0-Dn中之四筆資料D1、D3、D5以及D7，以作為第二參考參數，但本發明不限於此。值得注意的是，在本發明之一實施例中，由於快閃記憶體180支援同步模式，控制器160在非同步模式下所讀取之第一參考參數D0、D1、D2以及D3與控制器160在偵測模式下所讀取之第二參考參數D1、D3、D5以及D7不同。
當快閃記憶體180不支援同步模式時，快閃記憶體180無法在同歨模式中相應於控制器160之要求，根據讀取致能時脈訊號RE#之正緣以及負緣，回傳既定參數D0-Dn。換言之，雖然控制器160已將快閃記憶體180切換至同步模式，但快閃記憶體180僅能根據讀取致能時脈訊號RE#之正緣或者負緣回傳 既定參數D0-Dn。因此，當快閃記憶體180不支援同步模式時，資料儲存裝置100所產生之訊號圖會與第2圖或者第3圖相同，在此不再贅述。換言之，第一參考參數與第二參考參數會相同。在本發明之一實施例中，由於快閃記憶體180不支援同步模式，控制器160在非同步模式下所讀取之第一參考參數D0、D1、D2以及D3與控制器160在偵測模式下所讀取之第二參考參數D0、D1、D3以及D3會相同。因此，控制器160可藉由比較第一參考參數以及第二參考參數，判斷快閃記憶體180是否支援同步模式。
第8圖係本發明之一種實施例之同步模式的訊號圖。在本實施例中，同步模式係為ONFI Toggle模式，時脈訊號係為讀取致能時脈訊號RE#，第二既定觸發緣係為讀取致能時脈訊號RE#之正緣以及負緣，並且快閃記憶體180支援同步模式。當資料儲存裝置100操作於同步模式時，控制器160致使快閃記憶體180根據讀取致能時脈訊號RE#之正緣以及負緣，藉由資料線DATA回傳資料。另外，控制器160根據讀取致能時脈訊號RE#之正緣以及負緣讀取快閃記憶體180所回傳之資料。
第9圖係本發明之一種實施例之同步模式的訊號圖。在本實施例中，同步模式係為ONFI DDR模式，時脈訊號係為寫入致能時脈訊號WE#，第二既定觸發緣係為寫入致能時脈訊號WE#之正緣以及負緣，並且快閃記憶體180支援同步模式。當資料儲存裝置100操作於同步模式時，控制器160致使快閃記憶體180根據寫入致能時脈訊號WE#之正緣以及負緣，藉由資料線DATA回傳資料。另外，控制器160根據寫入致能時脈 訊號WE#之正緣以及負緣讀取快閃記憶體180所回傳之資料。
第10圖係本發明之一種實施例之模式偵測方法之流程圖。模式偵測方法適用於第1圖所示之資料儲存裝置100。流程開始於步驟S1000。
在步驟S1000中，在非同步模式下，控制器160用以致使快閃記憶體180根據一時脈訊號中之一第一既定觸發緣回傳既定參數。值得注意的是，在本發明中，快閃記憶體180儲存了一既定參數。舉例而言，既定參數可為快閃記憶體180在製造的過程中，預先存入之字串，用以判斷快閃記憶體180之類型，但本發明不限於此。在本發明之一實施例中，第一既定觸發緣係為時脈訊號之正緣。在本發明之另一實施例中，第一既定觸發緣係為時脈訊號之負緣
接著，在步驟S1002中，在非同步模式下，控制器160根據時脈訊號中之第一既定觸發緣讀取既定參數以獲得一第一參考參數。值得注意的是，控制器160可在非同步模式下，根據一讀取命令，對既定參數進行讀取。舉例而言，讀取命令可為READ Command或者READ PARAMETER Command。另外，在一實施例中，控制器160係根據時脈訊號中之第一既定觸發緣，讀取快閃記憶體180根據時脈訊號中之第一既定觸發緣所回傳之既定參數中之至少兩筆資料，以作為第一參考參數。舉例而言，控制器160係根據時脈訊號中之第一既定觸發緣，讀取快閃記憶體180根據時脈訊號中之第一既定觸發緣所回傳之既定參數中之四筆資料，以作為第一參考參數。詳細說明請參考第2圖以及第3圖，在此不再贅述。
在步驟S1004中，在偵測模式下，控制器160致使快閃記憶體180切換至同步模式並回傳既定參數。在本發明之一實施例中，同步模式係為ONFI Toggle模式。在本發明之另一實施例中，同步模式係為ONFI DDR模式。值得注意的是，當快閃記憶體180支援同步模式時，快閃記憶體180在同步模式中，係根據時脈訊號中之一第二觸發緣回傳既定參數，其中第一觸發緣與第二觸發緣不相等。。當快閃記憶體180不支援同步模式時，快閃記憶體180在同步模式中，係根據時脈訊號中之第一觸發緣回傳既定參數。當同步模式係為ONFI Toggle模式時，時脈訊號係為控制器160傳送至快閃記憶體180之讀取致能時脈訊號RE#。當同步模式係為ONFI DDR模式時，時脈訊號係為控制器160傳送至快閃記憶體180之寫入致能時脈訊號WE#，但本發明不限於此。另外，第一既定觸發緣係為時脈訊號之正緣或者負緣，第二既定觸發緣係為時脈訊號之正緣以及負緣。
在步驟S1006中，在偵測模式下，控制器160根據時脈訊號中之第一既定觸發緣讀取既定參數以獲得一第二參考參數。值得注意的是，控制器160可在偵測模式下，根據讀取命令，對既定參數進行讀取。舉例而言，讀取命令可為READ Command或者READ PARAMETER Command。在一實施例中，控制器160係根據時脈訊號中之第一既定觸發緣，讀取快閃記憶體180根據時脈訊號中之第二既定觸發緣所回傳之既定參數中之至少兩筆資料，以作為第二參考參數。舉例而言，控制器160係根據時脈訊號中之第一既定觸發緣，讀取快閃記憶體180 根據時脈訊號中之第二既定觸發緣所回傳之既定參數中之四筆資料，以作為第二參考參數。詳細說明請參考第4-7圖，在此不再贅述。
在步驟S1008中，控制器160用以比較第一參考參數以及第二參考參數，以判斷快閃記憶體180是否支援一同步模式。當第一參考參數與第二參考參數相同時，流程進行至步驟S1012；否則，流程進行至步驟S1010。
在步驟S1010中，控制器160判斷快閃記憶體180支援同步模式。流程結束於步驟S1010。值得注意的是，當快閃記憶體180支援同步模式並且資料儲存裝置100操作於同步模式時，控制器160用以致使快閃記憶體180根據時脈訊號中之第二既定觸發緣的頻率回傳以及寫入資料，並根據時脈訊號中之第二既定觸發緣的頻率讀取快閃記憶體180所回傳之資料以及將資料寫入快閃記憶體180。另外，第一既定觸發緣係為時脈訊號之正緣或者負緣，第二既定觸發緣係為時脈訊號之正緣以及負緣。換言之，非同步模式係以時脈訊號之正緣或者負緣之速率，對快閃記憶體180進行讀寫，而同步模式係以時脈訊號之正緣以及負緣之速率，對快閃記憶體180進行讀寫。詳細說明請參考第8-9圖，在此不再贅述。
在步驟S1012中，控制器160判斷快閃記憶體180不支援同步模式。流程結束於步驟S1012。在本發明之一實施例中，控制器160可根據判斷之結果產生一判斷訊號，並提供給一主機(未圖示)，使得主機可根據判斷訊號執行相應之動作。舉例而言，主機可根據判斷訊號將判斷結果顯示於一輸出裝置 上，例如顯示器、燈示或者揚聲器。
由上述可知，本發明所提供之資料儲存裝置100以及模式偵測方法可藉由比較在非同步模式下讀取之既定參數以及在偵測模式下讀取之既定參數是否相同，以判斷資料儲存裝置100是否支援同步模式。
本發明之方法，或特定型態或其部份，可以以程式碼的型態存在。程式碼可儲存於實體媒體，如軟碟、光碟片、硬碟、或是任何其他機器可讀取(如電腦可讀取)儲存媒體，亦或不限於外在形式之電腦程式產品，其中，當程式碼被機器，如電腦載入且執行時，此機器變成用以參與本發明之裝置。程式碼也可透過一些傳送媒體，如電線或電纜、光纖、或是任何傳輸型態進行傳送，其中，當程式碼被機器，如電腦接收、載入且執行時，此機器變成用以參與本發明之裝置。當在一般用途處理單元實作時，程式碼結合處理單元提供一操作類似於應用特定邏輯電路之獨特裝置。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。
100‧‧‧資料儲存裝置
160‧‧‧控制器
162‧‧‧運算單元
164‧‧‧永久記憶體
180‧‧‧快閃記憶體
CE‧‧‧致能時脈訊號
WE#‧‧‧寫入致能時脈訊號
RE#‧‧‧讀取致能時脈訊號
DATA‧‧‧資料線

Claims (26)

  1. 一種資料儲存裝置，可操作於一非同步模式以及一偵測模式，包括：一快閃記憶體，用以儲存一既定參數；以及一控制器，用以在上述非同步模式下，致使上述快閃記憶體根據一時脈訊號中之一第一既定觸發緣回傳上述既定參數，並根據上述時脈訊號中之上述第一既定觸發緣讀取上述快閃記憶體所回傳之上述既定參數以獲得一第一參考參數，以及在上述偵測模式下，致使上述快閃記憶體切換至一同步模式並傳送回傳上述既定參數，並根據上述時脈訊號中之上述第一既定觸發緣讀取上述快閃記憶體所回傳之上述既定參數以獲得一第二參考參數，其中上述控制器更用以比較上述第一參考參數以及上述第二參考參數，以判斷上述快閃記憶體是否支援上述同步模式。
  2. 根據申請專利範圍第1項之資料儲存裝置，其中當上述快閃記憶體支援上述同步模式時，上述快閃記憶體在上述同步模式中，係根據上述時脈訊號中之一第二觸發緣回傳上述既定參數，其中上述第一觸發緣與上述第二觸發緣不相等。
  3. 根據申請專利範圍第1項之資料儲存裝置，其中當上述快閃記憶體不支援上述同步模式時，上述快閃記憶體在上述同步模式中，係根據上述時脈訊號中之上述第一觸發緣回傳上述既定參數。
  4. 根據申請專利範圍第1項之資料儲存裝置，其中當上述第一參考參數以及上述第二參考參數不相同時，上述控制器判 斷上述快閃記憶體支援上述同步模式，並且當上述第一參考參數以及上述第二參考參數相同時，上述控制器判斷上述快閃記憶體不支援上述同步模式。
  5. 根據申請專利範圍第1項之資料儲存裝置，其中當上述快閃記憶體支援上述同步模式並上述資料儲存裝置操作於上述同步模式時，上述控制器用以致使上述快閃記憶體根據上述時脈訊號中之一第二既定觸發緣的頻率回傳以及寫入資料，並根據上述時脈訊號中之上述第二既定觸發緣的頻率讀取上述快閃記憶體所回傳之資料以及將資料寫入上述快閃記憶體，其中上述第一觸發緣與上述第二觸發緣不相等。
  6. 根據申請專利範圍第5項之資料儲存裝置，其中上述第一既定觸發緣係為上述時脈訊號之正緣，並且上述第二既定觸發緣係為上述時脈訊號之正緣以及負緣。
  7. 根據申請專利範圍第5項之資料儲存裝置，其中上述第一既定觸發緣係為上述時脈訊號之負緣，並且上述第二既定觸發緣係為上述時脈訊號之正緣以及負緣。
  8. 根據申請專利範圍第1項之資料儲存裝置，其中上述控制器係在上述非同步模式中，根據上述時脈訊號中之上述第一既定觸發緣，讀取上述快閃記憶體根據上述時脈訊號中之上述第一既定觸發緣所回傳之上述既定參數中之至少兩筆資料，以作為上述第一參考參數，並且上述控制器係在上述偵測模式中，根據上述時脈訊號中之上述第一既定觸發緣，讀取上述快閃記憶體被切換至上述同步模式後所回傳之上述既定參數中之至少兩筆資料，以作為上述第二參考 參數。
  9. 根據申請專利範圍第8項之資料儲存裝置，其中上述控制器係在上述非同步模式中，根據上述時脈訊號中之上述第一既定觸發緣，讀取上述快閃記憶體根據上述時脈訊號中之上述第一既定觸發緣所回傳之上述既定參數中之四筆資料，以作為上述第一參考參數，並且上述控制器係在上述偵測模式中，根據上述時脈訊號中之上述第一既定觸發緣，讀取上述快閃記憶體被切換至上述同步模式後所回傳之上述既定參數中之四筆資料，以作為上述第二參考參數。
  10. 根據申請專利範圍第1項之資料儲存裝置，其中上述時脈訊號係為上述控制器傳送至上述快閃記憶體之一讀取致能時脈訊號。
  11. 根據申請專利範圍第10項之資料儲存裝置，其中上述同步模式係為ONFI Toggle模式。
  12. 根據申請專利範圍第1項之資料儲存裝置，其中上述時脈訊號係為上述控制器傳送至上述快閃記憶體之一寫入致能時脈訊號。
  13. 根據申請專利範圍第12項之資料儲存裝置，其中上述同步模式係為ONFI DDR模式。
  14. 一種模式偵測方法，適用於可操作於一非同步模式以及一偵測模式之一資料儲存裝置，包括：在上述非同步模式下，致使上述資料儲存裝置中之一快閃記憶體根據一時脈訊號中之一第一既定觸發緣回傳所儲存之一既定參數； 在上述非同步模式下，根據上述時脈訊號中之上述第一既定觸發緣，讀取上述快閃記憶體所回傳之上述既定參數以獲得一第一參考參數；在上述偵測模式下，致使上述快閃記憶體切換至一同步模式並回傳上述既定參數；在上述偵測模式下，根據上述時脈訊號中之上述第一既定觸發緣，讀取上述快閃記憶體所回傳之上述既定參數以獲得一第二參考參數；以及比較上述第一參考參數以及上述第二參考參數，以判斷上述快閃記憶體是否支援一同步模式。
  15. 根據申請專利範圍第14項之模式偵測方法，其中當上述快閃記憶體支援上述同步模式時，上述快閃記憶體在上述同步模式中，係根據上述時脈訊號中之一第二觸發緣回傳上述既定參數，其中上述第一觸發緣與上述第二觸發緣不相等。
  16. 根據申請專利範圍第14項之模式偵測方法，其中當上述快閃記憶體不支援上述同步模式時，上述快閃記憶體在上述同步模式中，係根據上述時脈訊號中之上述第一觸發緣回傳上述既定參數。
  17. 根據申請專利範圍第14項之模式偵測方法，更包括：當上述第一參考參數以及上述第二參考參數不相同時，判斷上述快閃記憶體支援上述同步模式；以及當上述第一參考參數以及上述第二參考參數相同時，判斷上述快閃記憶體不支援上述同步模式。
  18. 根據申請專利範圍第14項之模式偵測方法，其中當上述快閃記憶體支援上述同步模式並上述資料儲存裝置操作於上述同步模式時，上述快閃記憶體係根據上述時脈訊號中之一第二既定觸發緣的頻率回傳以及寫入資料，並且上述資料儲存裝置中之一控制器係根據上述時脈訊號中之上述第二既定觸發緣的頻率讀取上述快閃記憶體所回傳之資料以及將資料寫入上述快閃記憶體，其中上述第一觸發緣與上述第二觸發緣不相等。
  19. 根據申請專利範圍第18項之模式偵測方法，其中上述第一既定觸發緣係為上述時脈訊號之正緣，並且上述第二既定觸發緣係為上述時脈訊號之正緣以及負緣。
  20. 根據申請專利範圍第18項之模式偵測方法，其中上述第一既定觸發緣係為上述時脈訊號之負緣，並且上述第二既定觸發緣係為上述時脈訊號之正緣以及負緣。
  21. 根據申請專利範圍第14項之模式偵測方法，其中讀取上述快閃記憶體所回傳之上述既定參數以獲得上述第一參考參數之步驟更包括在上述非同步模式中，根據上述時脈訊號中之上述第一既定觸發緣，讀取上述快閃記憶體根據上述時脈訊號中之上述第一既定觸發緣所回傳之上述既定參數中之至少兩筆資料，以作為上述第一參考參數，並且讀取上述快閃記憶體所回傳之上述既定參數以獲得上述第二參考參數之步驟更包括在上述偵測模式中，根據上述時脈訊號中之上述第一既定觸發緣，讀取上述快閃記憶體被切換至上述同步模式後所回傳之上述既定參數中之至少兩筆資 料，以作為上述第二參考參數。
  22. 根據申請專利範圍第21項之模式偵測方法，其中讀取上述快閃記憶體所回傳之上述既定參數以獲得上述第一參考參數之步驟更包括在上述非同步模式中，根據上述時脈訊號中之上述第一既定觸發緣，讀取上述快閃記憶體根據上述時脈訊號中之上述第一既定觸發緣所回傳之上述既定參數中之四筆資料，以作為上述第一參考參數，並且讀取上述快閃記憶體所回傳之上述既定參數以獲得上述第二參考參數之步驟更包括在上述偵測模式中，根據上述時脈訊號中之上述第一既定觸發緣，讀取上述快閃記憶體被切換至上述同步模式後所回傳之上述既定參數中之四筆資料，以作為上述第二參考參數。
  23. 根據申請專利範圍第14項之模式偵測方法，其中上述時脈訊號係為上述資料儲存裝置中之一控制器傳送至上述快閃記憶體之一讀取致能時脈訊號。
  24. 根據申請專利範圍第23項之模式偵測方法，其中上述同步模式係為ONFI Toggle模式。
  25. 根據申請專利範圍第14項之模式偵測方法，其中上述時脈訊號係為上述資料儲存裝置中之一控制器傳送至上述快閃記憶體之一寫入致能時脈訊號。
  26. 根據申請專利範圍第25項之模式偵測方法，其中上述同步模式係為ONFI DDR模式。
TW102145064A 2013-12-09 2013-12-09 資料儲存裝置及其模式偵測方法 TWI553641B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW102145064A TWI553641B (zh) 2013-12-09 2013-12-09 資料儲存裝置及其模式偵測方法
CN201410072698.8A CN104700902B (zh) 2013-12-09 2014-03-03 数据储存装置及其模式检测方法
US14/504,014 US9612610B2 (en) 2013-12-09 2014-10-01 Data storage device and mode-detection method thereof
US15/434,927 US10162532B2 (en) 2013-12-09 2017-02-16 Data storage device and mode-detection method thereof
US16/190,994 US10802720B2 (en) 2013-12-09 2018-11-14 Mode-detection method for a storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102145064A TWI553641B (zh) 2013-12-09 2013-12-09 資料儲存裝置及其模式偵測方法

Publications (2)

Publication Number Publication Date
TW201523615A TW201523615A (zh) 2015-06-16
TWI553641B true TWI553641B (zh) 2016-10-11

Family

ID=53271110

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102145064A TWI553641B (zh) 2013-12-09 2013-12-09 資料儲存裝置及其模式偵測方法

Country Status (3)

Country Link
US (3) US9612610B2 (zh)
CN (1) CN104700902B (zh)
TW (1) TWI553641B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6476325B1 (ja) * 2018-02-01 2019-02-27 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． 擬似ｓｒａｍ及びその制御方法
US10838901B1 (en) * 2019-10-18 2020-11-17 Sandisk Technologies Llc System and method for a reconfigurable controller bridge chip
CN112084124B (zh) * 2020-09-03 2022-05-13 广州小鹏汽车科技有限公司 一种嵌入式多媒体卡eMMC的数据信号处理方法和装置
KR20230010764A (ko) 2021-03-29 2023-01-19 양쯔 메모리 테크놀로지스 씨오., 엘티디. 메모리 디바이스 및 이의 비동기 멀티 플레인 독립 판독 동작
CN117079690A (zh) 2021-03-29 2023-11-17 长江存储科技有限责任公司 存储器器件及其异步多面独立读取操作

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090238001A1 (en) * 2008-03-20 2009-09-24 Marco Redaelli Interface for NAND-Type Flash Memory
US20090300237A1 (en) * 2008-06-02 2009-12-03 Micron Technology, Inc. Asynchronous/synchronous interface
US7885140B2 (en) * 2007-02-16 2011-02-08 Mosaid Technologies Incorporated Clock mode determination in a memory system
US20120155173A1 (en) * 2010-12-13 2012-06-21 Peter Wung Lee Universal Timing Waveforms Sets to Improve Random Access Read and Write Speed of Memories
US20130111113A1 (en) * 2005-09-26 2013-05-02 Eliyahou Harari NAND Flash Memory Controller Exporting a NAND Interface

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696917A (en) * 1994-06-03 1997-12-09 Intel Corporation Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory
US6209071B1 (en) * 1996-05-07 2001-03-27 Rambus Inc. Asynchronous request/synchronous data dynamic random access memory
JP4975203B2 (ja) * 2000-01-20 2012-07-11 富士通セミコンダクター株式会社 半導体装置
JP2005222581A (ja) * 2004-02-03 2005-08-18 Renesas Technology Corp 半導体記憶装置
CN1862474A (zh) * 2005-05-13 2006-11-15 群联电子股份有限公司 与非型闪存的存取架构及其存取方法
US20070022242A1 (en) * 2005-07-20 2007-01-25 Phison Electronics Corp. [structure of access of nand flash memory]
US7983099B2 (en) * 2007-12-20 2011-07-19 Mosaid Technologies Incorporated Dual function compatible non-volatile memory device
KR101341905B1 (ko) * 2008-12-24 2013-12-13 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
US20110040924A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code
KR101212760B1 (ko) * 2010-10-29 2012-12-14 에스케이하이닉스 주식회사 반도체 장치의 입출력 회로 및 방법 및 이를 포함하는 시스템
US8687442B1 (en) * 2011-04-08 2014-04-01 Sk Hynix Memory Solutions Inc. Delay matching across semiconductor devices using input/output pads
CN102662878B (zh) * 2012-02-27 2015-01-21 深圳市硅格半导体有限公司 存储设备软件层的识别和驱动方法及装置
US20130318285A1 (en) * 2012-05-23 2013-11-28 Violin Memory Inc Flash memory controller
US20140122775A1 (en) * 2012-10-31 2014-05-01 Freescale Semiconductor, Inc. Memory controller for memory device
CN103915119B (zh) * 2013-07-11 2017-02-15 威盛电子股份有限公司 数据储存装置以及快闪存储器控制方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130111113A1 (en) * 2005-09-26 2013-05-02 Eliyahou Harari NAND Flash Memory Controller Exporting a NAND Interface
US7885140B2 (en) * 2007-02-16 2011-02-08 Mosaid Technologies Incorporated Clock mode determination in a memory system
US20090238001A1 (en) * 2008-03-20 2009-09-24 Marco Redaelli Interface for NAND-Type Flash Memory
US20090300237A1 (en) * 2008-06-02 2009-12-03 Micron Technology, Inc. Asynchronous/synchronous interface
US20110182128A1 (en) * 2008-06-02 2011-07-28 Micron Technology, Inc. Asynchronous/synchronous interface
US20120314517A1 (en) * 2008-06-02 2012-12-13 Micron Technology, Inc. Asynchronous/synchronous interface
US20120155173A1 (en) * 2010-12-13 2012-06-21 Peter Wung Lee Universal Timing Waveforms Sets to Improve Random Access Read and Write Speed of Memories

Also Published As

Publication number Publication date
CN104700902A (zh) 2015-06-10
US20150160688A1 (en) 2015-06-11
CN104700902B (zh) 2017-12-05
US9612610B2 (en) 2017-04-04
TW201523615A (zh) 2015-06-16
US10802720B2 (en) 2020-10-13
US10162532B2 (en) 2018-12-25
US20170160938A1 (en) 2017-06-08
US20190079673A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
TWI553641B (zh) 資料儲存裝置及其模式偵測方法
JP7348325B2 (ja) フラッシュメモリのためのリフレッシュの管理
US9520168B2 (en) Nonvolatile memory devices, memory systems and related control methods
US9280462B2 (en) Nonvolatile storage device and operating system (OS) image program method thereof
KR102187637B1 (ko) 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 소거 방법
KR102273191B1 (ko) 스토리지 장치 및 그것의 데이터 트레이닝 방법
KR102050896B1 (ko) 메모리 컨트롤러 및 그것의 동작 방법
TWI517181B (zh) 資料儲存裝置及其資料維護方法
US8897092B2 (en) Memory storage device, memory controller and controlling method
US20140325122A1 (en) Nonvolatile memory system including nonvolatile memory device, memory controller and operating method thereof
US9424177B2 (en) Clock switching method, memory controller and memory storage apparatus
CN109686391B (zh) 非易失性存储器装置及其操作方法及非易失性存储器封装
KR20130011033A (ko) 불휘발성 메모리를 포함하는 메모리 시스템 및 그것의 제어 방법
KR20220120611A (ko) 자동 메모리 오버클록킹
TWI633551B (zh) 半導體記憶體裝置、具有其之記憶體系統及其之操作方法
TWI482161B (zh) 資料儲存裝置及其電壓偵測及資料保護方法
KR20170062216A (ko) 반도체 메모리 장치
US20160187968A1 (en) Electronic device and function control method thereof
TWI533316B (zh) 錯誤修正方法以及記憶體裝置
KR20180028613A (ko) 메모리 시스템 및 메모리 제어 방법
US9990996B2 (en) Flash memory data storage device and programming method thereof
TWI508070B (zh) 電阻式記憶體的寫入方法
TWI545586B (zh) 資料儲存裝置及其限制存取方法
JP5534852B2 (ja) 半導体ディスク装置