TWI549137B - 記憶體晶片、其資料讀取方法以及資料儲存系統 - Google Patents
記憶體晶片、其資料讀取方法以及資料儲存系統 Download PDFInfo
- Publication number
- TWI549137B TWI549137B TW103132246A TW103132246A TWI549137B TW I549137 B TWI549137 B TW I549137B TW 103132246 A TW103132246 A TW 103132246A TW 103132246 A TW103132246 A TW 103132246A TW I549137 B TWI549137 B TW I549137B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- buffer
- unit
- read
- memory chip
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
本發明是有關於一種資料存取方法,且特別是有關於一種記憶體晶片、其資料讀取方法以及資料儲存系統。
隨著半導體技術的進步,記憶體的容量大幅提升。而快閃記憶體(Flash Memory)具有非揮發性、省電、體積小等特性,因此在行動裝置中的應用相當廣泛。在快閃記憶體的技術中,反及快閃(NAND Flash)記憶體技術亦越趨成熟,更於近年來被應用於做為資料存取媒介的固態硬碟(Solid State Disk;SSD)。固態硬碟的特別之處在於,其利用快閃記憶體的特性來取代傳統硬碟的機械結構,並藉由區塊寫入和抹除的方式進行資料存取,可大幅提升儲存裝置的讀寫速度。與傳統的儲存裝置相較,固態硬碟具有低耗電、耐震、耐低溫、穩定性高等優點。
一般而言,當固態硬碟使用序列先進技術連接(Serial Advanced Technology Attachment;SATA)匯流排介面來連接主機
時,因受限於每秒600百萬位元組(MB/s)的頻寬限制,固態硬碟便無法達到更高的存取速度。因此,具有1000MB/s傳輸頻寬的周邊裝置連接快遞(Peripheral Component Interconnection Express;PCIe)介面的固態硬碟便逐漸在市場上流行起來。
然而,無論是使用SATA介面或PCIe介面,當面對小檔案(例如,4千位元組(KB))的隨機存取時,都無法有效改善存取速度。而作業系統(Operating System;OS)中的程式庫檔案大多以例如是4KB(增強型文件系統(New Technology File System;NTFS)格式的最小單位為4KB)為單位來進行存取動作,因此小檔案傳輸係系統反應的重要指標。有鑑於此,有需要提出一種改善隨機存取小檔案的存取速度的方法。
本發明提供一種記憶體晶片、其資料讀取方法以及資料儲存系統,其透過介面控制器傳送特定讀取指令而使記憶體晶片輸出對應的小檔案,從而提昇小檔案的存取速度。
本發明提出一種記憶體晶片,此記憶體晶片包括記憶體單元、緩衝單元及控制單元。當發生讀取動作時,此緩衝單元對記憶體單元讀取緩衝資料。此外,控制單元耦接緩衝單元及記憶體單元。而當控制單元接收到要求小於緩衝資料之大小的讀取指令時,控制單元自緩衝單元中輸出對應於讀取指令的部份的緩衝資料。
本發明提出一種資料儲存系統,此資料儲存系統包括介面控制器以及記憶體晶片。記憶體晶片耦接介面控制器,且記憶體晶片包括記憶體單元及緩衝單元。當發生讀取動作時,此緩衝單元對記憶體單元讀取緩衝資料。而介面控制器接收讀取命令,並判斷讀取命令所要求的資料大小是否小於緩衝資料的大小,從而選擇對應於資料大小的讀取指令並傳送至記憶體晶片。當記憶體晶片接收到要求小於緩衝資料之大小的讀取指令時,記憶體晶片自緩衝單元中輸出對應於讀取指令的部份的緩衝資料至介面控制器。
本發明提出一種資料讀取方法,適用於記憶體晶片。此資料讀取方法係當接收到要求小於緩衝資料之大小的讀取指令時,自記憶體晶片的緩衝單元中輸出對應於讀取指令的部份的緩衝資料。其中,當發生讀取動作時,自記憶體晶片的記憶體單元中讀出緩衝資料至緩衝單元。
基於上述,本發明的記憶體晶片、其資料讀取方法以及資料儲存系統係在記憶體晶片的控制單元接收到小於緩衝資料之大小的讀取指令時,自緩衝單元中輸出部份的緩衝資料至介面控制器,其中控制單元係自記憶體單元中將頁面單位容量的緩衝資料讀取至緩衝單元。藉此,針對小檔案的隨機存取,便能有效提昇記憶體晶片與介面控制器之間的存取速度。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
10‧‧‧資料儲存系統
100‧‧‧介面控制器
150‧‧‧記憶體晶片
151‧‧‧記憶體單元
153‧‧‧緩衝單元
155‧‧‧控制單元
210、240‧‧‧指令
220‧‧‧儲存位址
250‧‧‧讀取資料
S310~S350、S410~490、S510‧‧‧步驟
CE‧‧‧晶片智能
CLE‧‧‧指令鎖存致能
ALE‧‧‧位址鎖存致能
WE‧‧‧寫入致能
RE‧‧‧讀取致能
DQS‧‧‧資料選通
DQx‧‧‧資料輸入輸出
R/B‧‧‧就緒/忙碌
圖1是依據本發明一實施例說明一種資料儲存系統的方塊圖。
圖2說明頁面讀取操作的時序圖。
圖3是依據本發明一實施例說明一種資料儲存系統的資料讀取方法的流程圖。
圖4是依據本發明一實施例說明介面控制器決定讀取指令的方法流程圖。
圖5為依據本發明一實施例說明記憶體晶片的資料讀取方法的流程圖。
一般而言,固態硬碟(SSD)介面控制器係以100百萬赫茲(MHz)8位元(bit)雙倍資料速率(double data rate;DDR)來對記憶體晶片(例如,反及快閃(NAND Flash)晶片)進行控制,即,傳輸速率約為200每秒百萬位元組(MB/s)。而SSD介面控制器與記憶體晶片之間的傳輸介面相較於在傳輸系統中的檔案傳輸而言,係最慢的一層傳輸介面。此外,記憶體晶片通常是以例如是16KB為單位進行傳輸,即使作業系統(OS)要求讀取小於16KB的小檔案,記憶體晶片仍會輸出16KB的資料至介面控制器。據此,本發明實施例便是在記憶體晶片接收到特定讀取指
令時,依據此讀取指令所指示的位置自記憶體單元中讀出緩衝資料,並自緩衝資料中輸出對應於此讀取指令的部份的緩衝資料。藉此,記憶體晶片便能輸出小於緩衝資料之大小的小檔案,並藉以加快讀取小檔案之存取速度。
圖1是依據本發明一實施例說明一種資料儲存系統的方塊圖。請參照圖1,資料儲存系統10包括介面控制器100及記憶體晶片150。資料儲存系統10可以是各種硬碟(例如,固態硬碟(SSD))、隨身碟、記憶卡、嵌入式多媒體記憶卡(embedded multimedia card;eMMC)、嵌入式多晶片封裝(embedded multi-chip package)等儲存裝置。
介面控制器100可以是具備序列先進技術連接(SATA)、週邊裝置連接快遞(PCIe)、小電腦系統介面(Small Computer System Interface;SCSI)、通用序列匯流排(universal serial bus;USB)、整合驅動電子(Integrated Drive Electronics;IDE)等傳輸介面的嵌入式控制器(embedded controller)或控制晶片(control chip)等晶片以及其他電路所組成的控制器。介面控制器100係作為記憶體晶片150與主機(例如,個人電腦、筆記型電腦、伺服器等)之間的橋接器(例如與主機端的進階主機控制匯流排介面(Advanced Host Controller Interface;AHCI)主機匯流排配接器(Host Bus Adapter;HBA)連接),以使主機可存取儲存於記憶體晶片150中的資料。介面控制器100包括處理單元(未繪示)以執行韌體(firmware)階層的功能,這些功能例如是錯誤校正編碼
(Error-correcting code;ECC)、平均磨損(Wear leveling)、損壞區塊(bad block)映射、讀取及寫入快取(cache)及加密(Encryption)等功能。
記憶體晶片150包括記憶體單元151、緩衝單元153及控制單元155,記憶體單元151、緩衝單元153及控制單元155可內嵌(embedded)於記憶體晶片150上,亦可以是透過任何線路或傳輸介面相互連接。記憶體單元151例如是反及快閃(NAND Flash)記憶體、反或快閃(NOR Flash)記憶體或其他揮發性或非揮發性記憶體之記憶體。緩衝單元153例如是靜態隨機存取記憶體(Static Random Access Memory;SRAM)、靜態隨機存取記憶體(Dynamic Random Access Memory;DRAM)等類型的緩衝器。其中,當發生讀取動作時,控制單元155對記憶體單元151讀出緩衝資料至緩衝單元153,且透過緩衝單元153輸出緩衝資料(例如,透過開放式反及閘快閃記憶體介面(Open NAND Flash Interface;ONFI)、觸發雙倍資料速率(toggle DDR)介面)。
圖2說明頁面讀取操作的時序圖。請參照圖2,當記憶體晶片150接收到介面控制器100所傳送包括指令210(例如,指令集(CMD Set)00h)、儲存位址220(例如,包括區塊索引(block index)、頁面(page)索引及位元組位址)及指令240(例如,CMD Set 30h)的讀取指令,控制單元155便會依據讀取指令所指示的儲存位址220而自記憶體單元151中讀出一個頁面單位容量(例如,16千位元組(KB)、8千位元組、32千位元組等)的緩衝資
料250至緩衝單元153,並透過緩衝單元153輸出緩衝資料250。
值得說明的是,在傳統的頁面讀取操作中,緩衝單元153係將整個頁面單位容量的緩衝資料250直接輸出至介面控制器100。其中,無論主機所要求讀取的資料大小是否等於此頁面單位容量,緩衝單元153仍會輸出頁面單位容量的緩衝資料。此外,記憶體晶片150與介面控制器100之間的資料傳輸速度於整個資料傳輸系統(例如包括記憶體晶片150、介面控制器100及主機)中係最慢的。因此,本發明實施例便是著重於提昇記憶體晶片150與介面控制器100之間的小檔案的存取速度,以下將舉實施例說明之。
圖3是依據本發明一實施例說明一種資料儲存系統10的資料讀取方法的流程圖。請參照圖3,本實施例的資料讀取方法適用於圖1的資料儲存系統10。下文中,將搭資料儲存系統10中的各項元件說明本發明實施例所述之資料讀取方法。本方法的各個流程可依照實施情形而隨之調整,且並不僅限於此。
在步驟S310中,介面控制器100接收讀取命令。具體而言,當主機的作業系統欲讀取儲存於資料儲存系統10中的程式庫檔案(library file)、文件檔案、多媒體檔案等類型的檔案時,主機將透過其與介面控制器100連接的傳輸介面(例如,AHCI、IDE等)傳送讀取命令至介面控制器100,介面控制器100便能接收到讀取命令。
在步驟S330中,介面控制器100判斷讀取命令所要求的
資料大小是否小於緩衝資料的大小,從而選擇對應於資料大小的讀取指令並傳送至記憶體晶片150。在本實施例中,此緩衝資料的大小即是前述實施例說明緩衝單元153自記憶體單元151所讀出之頁面單位容量。介面控制器100經由主機所傳送的讀取命令中取得讀取命令所要求儲存位址及資料大小,並於快閃轉譯層(flash translation layer;FTL)尋找對應的頁面。由於快閃轉譯層中已記錄邏輯區塊位址(logical block address)及實體區塊位址(physical block address)的位置對應,介面控制器100便能得知讀取命令所要求的讀取資料位於記體體單元151中所儲存的儲存位址。此外,當介面控制器100判斷讀取命令所要求的資料大小小於緩衝資料之大小時,介面控制器100取得讀取命令對應於記憶體晶片150中的儲存位址,並依據儲存位址及資料大小選擇對應的讀取指令。
舉例而言,圖4是依據本發明一實施例說明介面控制器100決定讀取指令的方法流程圖。在步驟S410中,介面控制器100接收主機所傳送的讀取命令。接著,介面控制器100判斷讀取命令所要求的資料大小是否小於例如16千位元組(即,一個頁面單位容量)(步驟S430)。若讀取命令所要求的資料大小未小於16千位元組,則介面控制器100會傳送既有的讀取指令(例如圖2所說明的CMD Set 00h、儲存位址及CMD Set 30h)(步驟S435)。
反之,若介面控制器100判斷讀取命令所要求的資料大小小於16千位元組,則介面控制器100將繼續判斷資料大小(例如,判斷為4千位元組、8千位元組或12千位元組等)(步驟S450)。
需說明的是,步驟S450亦可與步驟S430結合直接判斷資料大小,本發明實施例不加以限制。
接著,介面控制器100將根據邏輯區塊位址(LBA)來判斷讀取命令所要求的讀取資料位於記憶體單元151中所儲存的儲存位址(步驟S470)。需說明的是,在一實施例中,主機的作業系統可先採用例如四千位元組對準(alignment)來對記憶體單元151中的儲存位址進行配置,介面控制器100便可根據邏輯區塊位址除以四千位元組後再除以四千位元組的餘數,來判斷讀取資料位於記憶體單元151中某一頁面中第幾個四千位元組。例如,餘數為零代表第四個四千位元組,餘數為1代表第一個,依此類推。在其他實施例中,主機的作業系統亦可不採用四千位元組對準(alignment),而針對佔據記憶體單元151中兩個頁面的讀取資料則將決定對應此兩個頁面的讀取指令。
在步驟S490中,介面控制器100便是依據步驟S450所判斷的資料大小來決定輸出的讀取指令。舉例而言,針對資料大小為4千位元組,若讀取資料位於頁面中第一個4千位元組,則使用00h搭配40h。若讀取資料位於頁面中第二個4千位元組,則使用00h搭配41h,依此類推。此外,針對讀取資料為任兩個4千位元組,使用00h搭配44h~49h而對應於頁面中位於不同位置4千位元組組合的讀取資料。而針對讀取資料為任三個4千位元組,使用00h搭配4Ah~4Dh而對應於頁面中位於不同位置4千位元組組合的讀取資料。
藉此,本發明實施例便可針對小於頁面單位容量的檔案發出特定的讀取指令(例如,00h搭配40h~4Dh等),請接著參照圖3的步驟S350,當記憶體晶片150接收到要求小於緩衝資料之大小(即,頁面單位容量)的讀取指令(例如,圖4之範例說明的00h搭配44h~4Dh等)時,記憶體晶片150自緩衝單元153中輸出對應於讀取指令的部份的緩衝資料至介面控制器100。
在本實施例中,記憶體晶片150的控制單元155將頁面單位容量的緩衝資料讀取至緩衝單元153,其中緩衝資料包括讀取資料,且控制單元155依據讀取指令而自緩衝資料中輸出讀取指令所要求的資料大小的讀取資料至介面控制器100。具體而言,控制單元155所接收的讀取指令包含讀取資料的儲存位址,控制單元155便依據此儲存位址自記憶體單元151中讀出頁面單位容量的對應頁面至緩衝單元153。
在本實施例中,緩衝單元153中所暫存的緩衝資料之資料大小為頁面單位容量。而控制單元155自緩衝資料中選擇讀取指令所對應的資料區段作為讀取資料而輸出至介面控制器100。舉例而言,假設讀取指令為00h搭配40h,則控制單元155將頁面單位容量的緩衝資料中第一個四千位元組的資料區段作為讀取資料,並輸出至介面控制器100,其他讀取指令例如00h搭配41h~4Dh則依此類推。因此,介面控制器100便無須將多餘的資料排除掉,而可直接將小於頁面單位容量的讀取資料傳回主機,以回應主機的讀取命令。
另一觀點而言,圖5為依據本發明一實施例說明記憶體晶片150的資料讀取方法的流程圖。請參照圖5,本實施例適用於圖1所示記憶體晶片150,記憶體晶片150的資料讀取方法包括下列步驟。當接收到要求小於緩衝資料之大小的讀取指令時,自記憶體晶片150的緩衝單元153中輸出對應於讀取指令的部份的緩衝資料(步驟S510)。其中,當發生讀取動作時,自記憶體晶片150的記憶體單元中151讀出緩衝資料至緩衝單元153。且其中,本資料讀取方法的各個流程可依照實施情形而對應地調整,且並不僅限於此。並且,上述步驟的細節可參照圖1至圖4的實施例的說明,在此不再贅述。
表(1)係傳統方法與本發明實施例的模擬數據對照表。在本發明實施例中,無論是使用SATA介面或PCIe介面都能有效減少延遲時間,從而有效提昇傳輸速度。而應用於固態硬碟(SSD)技術中,相較於傳統架構在多執行續隨機讀取的每秒四千位元組輸入輸出(Input/Output Per second;IOPs)中達到100K的處理量即為高效能的評斷而言,本發明實施例無須更換例如PCIe介面即可大幅提昇4千位元組IOPs的處理量。其中,若使用PCIe介面的固態硬碟,另採用8通道(channel)及交錯(interleave)的操作,傳統方法僅能達到120K的處理量,但本發明實施例則可節省45%的延遲,進而使4千位元組IOPs提昇至220K的處理量。
綜上所述,本發明實施例所述的介面控制器可判斷主機傳送的讀取命令所要求的資料大小是否小於頁面單位容量,並據以產生對應的讀取指令。其中,當讀取指令所要求的資料大小小於頁面單位容量時,記憶體晶片便會依據讀取指令,而自緩衝資料中選擇對應的資料區段來作為讀取資料,並傳送至介面控制器。藉此,針對小檔案的隨機存取,本發明實施例便能有效減少傳輸的延遲時間,更能增加整體的傳輸速度。
雖然本發明已以實施例揭露如上,然其並非用以限定本
發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S310~S350‧‧‧步驟
Claims (6)
- 一種記憶體晶片,包括:一記憶體單元;一緩衝單元,當發生一讀取動作時,對該記憶體單元讀出一緩衝資料;以及一控制單元,耦接該緩衝單元及該記憶體單元,其中當該控制單元接收到要求小於該緩衝資料之大小的一讀取指令時,該控制單元自該記憶體單元中將一頁面單位容量的該緩衝資料讀取至該緩衝單元,其中該緩衝資料包括一讀取資料,且該控制單元依據該讀取指令而自該緩衝單元中輸出小於該頁面單位容量的該讀取資料。
- 如申請專利範圍第1項所述的記憶體晶片,其中該控制單元自該緩衝資料中選擇該讀取指令所對應的一資料區段作為該讀取資料而輸出。
- 一種資料儲存系統,包括:一介面控制器;以及一記憶體晶片,耦接該介面控制器,其中該記憶體晶片包括:一記憶體單元;以及一緩衝單元,當發生一讀取動作時,對該記憶體單元讀出一緩衝資料,其中該介面控制器接收一讀取命令,並判斷該讀取命令所要求的 一資料大小是否小於該緩衝資料的大小,從而選擇對應於該資料大小的一讀取指令並傳送至該記憶體晶片,其中當該記憶體晶片接收到要求小於該緩衝資料之大小的該讀取指令時,該記憶體晶片將一頁面單位容量的該緩衝資料讀取至該緩衝單元,其中該緩衝資料包括一讀取資料,且該記憶體晶片依據該讀取指令而自該緩衝資料中輸出該資料大小的該讀取資料至該介面控制器。
- 如申請專利範圍第3項所述的資料儲存系統,其中該記憶體晶片自該緩衝資料中選擇該讀取指令所對應的一資料區段作為該讀取資料而輸出至該介面控制器。
- 一資料讀取方法,適用於一記憶體晶片,該資料傳輸方法包括:當接收到要求小於一緩衝資料之大小的一讀取指令時,自該記憶體晶片中將一頁面單位容量的該緩衝資料讀取至一緩衝單元,其中該緩衝資料包括一讀取資料;依據該讀取指令而自該緩衝單元中輸出小於該頁面單位容量的該讀取資料,其中當發生一讀取動作時,自該記憶體晶片的一記憶體單元中讀出該緩衝資料至該緩衝單元。
- 如申請專利範圍第5項所述的資料讀取方法,其中依據該讀取指令而自該緩衝資料中輸出小於該頁面單位容量的該讀取資料的步驟包括: 自該緩衝資料中選擇該讀取指令所對應的一資料區段作為該讀取資料而輸出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103132246A TWI549137B (zh) | 2014-09-18 | 2014-09-18 | 記憶體晶片、其資料讀取方法以及資料儲存系統 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103132246A TWI549137B (zh) | 2014-09-18 | 2014-09-18 | 記憶體晶片、其資料讀取方法以及資料儲存系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201612903A TW201612903A (en) | 2016-04-01 |
TWI549137B true TWI549137B (zh) | 2016-09-11 |
Family
ID=56360930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103132246A TWI549137B (zh) | 2014-09-18 | 2014-09-18 | 記憶體晶片、其資料讀取方法以及資料儲存系統 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI549137B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7292551B2 (en) * | 2001-10-10 | 2007-11-06 | Chae-Man Lim | Cell search method in discontinuous reception mode in a mobile communication system |
US20080288675A1 (en) * | 2007-05-18 | 2008-11-20 | Seiko Epson Corporation | Host device, information processor, electronic apparatus, program, and method for controlling reading |
US20090164704A1 (en) * | 2007-12-21 | 2009-06-25 | Spansion Llc | High performance flash channel interface |
US8595420B2 (en) * | 2011-07-04 | 2013-11-26 | Phison Electronics Corp. | Method for dispatching and transmitting data streams between host system and memory storage apparatus having non-volatile memory and smart card chip, memory controller, and memory storage apparatus |
US20140101370A1 (en) * | 2012-10-08 | 2014-04-10 | HGST Netherlands B.V. | Apparatus and method for low power low latency high capacity storage class memory |
-
2014
- 2014-09-18 TW TW103132246A patent/TWI549137B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7292551B2 (en) * | 2001-10-10 | 2007-11-06 | Chae-Man Lim | Cell search method in discontinuous reception mode in a mobile communication system |
US20080288675A1 (en) * | 2007-05-18 | 2008-11-20 | Seiko Epson Corporation | Host device, information processor, electronic apparatus, program, and method for controlling reading |
US20090164704A1 (en) * | 2007-12-21 | 2009-06-25 | Spansion Llc | High performance flash channel interface |
US8595420B2 (en) * | 2011-07-04 | 2013-11-26 | Phison Electronics Corp. | Method for dispatching and transmitting data streams between host system and memory storage apparatus having non-volatile memory and smart card chip, memory controller, and memory storage apparatus |
US20140101370A1 (en) * | 2012-10-08 | 2014-04-10 | HGST Netherlands B.V. | Apparatus and method for low power low latency high capacity storage class memory |
Also Published As
Publication number | Publication date |
---|---|
TW201612903A (en) | 2016-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108073470B (zh) | 执行地址映射表的纠错的存储器***及其控制方法 | |
CN107179996B (zh) | 数据存储装置和其操作方法 | |
US8843697B2 (en) | Operating method of data storage device | |
US8918580B2 (en) | Storage device with buffer memory including non-volatile RAM and volatile RAM | |
US11520660B2 (en) | Storage devices hiding parity swapping behavior | |
US8904095B2 (en) | Data storage device and operating method thereof | |
US20200218653A1 (en) | Controller, data storage device, and operating method thereof | |
KR20200121645A (ko) | 컨트롤러 및 그것의 동작 방법과 메모리 시스템 | |
US11449235B2 (en) | Storage device for processing merged transactions and method of operating the same | |
US20240231663A1 (en) | Storage device and method of operating the same | |
US20230418485A1 (en) | Host device, storage device, and electronic device | |
KR20200114212A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US9946463B2 (en) | Compression of indirection tables | |
US20240176738A1 (en) | Memory controller, storage device including the memory controller, and method of operating the memory controller and the storage device | |
US11782638B2 (en) | Storage device with improved read latency and operating method thereof | |
EP3772682A1 (en) | Method and apparatus to improve write bandwidth of a block-based multi-level cell non-volatile memory | |
KR20210156010A (ko) | 저장 장치 및 그 동작 방법 | |
KR20210018570A (ko) | 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치 | |
TWI549137B (zh) | 記憶體晶片、其資料讀取方法以及資料儲存系統 | |
US20210397558A1 (en) | Storage device and operating method thereof | |
US10515693B1 (en) | Data storage apparatus and operating method thereof | |
TWI616755B (zh) | 儲存裝置及其資料映射方法 | |
KR20210001206A (ko) | 컨트롤러, 메모리 시스템 및 그것의 동작 방법 | |
US11989448B2 (en) | Memory controller and memory system including the same | |
CN105575425A (zh) | 存储器晶片、其资料读取方法以及资料储存*** |