TWI546000B - 電路板封裝結構及其製造方法 - Google Patents

電路板封裝結構及其製造方法 Download PDF

Info

Publication number
TWI546000B
TWI546000B TW102108881A TW102108881A TWI546000B TW I546000 B TWI546000 B TW I546000B TW 102108881 A TW102108881 A TW 102108881A TW 102108881 A TW102108881 A TW 102108881A TW I546000 B TWI546000 B TW I546000B
Authority
TW
Taiwan
Prior art keywords
conductive
annular groove
wall
package structure
circuit board
Prior art date
Application number
TW102108881A
Other languages
English (en)
Other versions
TW201415968A (zh
Inventor
黃柏雄
楊偉雄
石漢青
林正峰
Original Assignee
健鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 健鼎科技股份有限公司 filed Critical 健鼎科技股份有限公司
Priority to TW102108881A priority Critical patent/TWI546000B/zh
Priority to EP14158757.6A priority patent/EP2779810B1/en
Priority to US14/205,344 priority patent/US9258888B2/en
Publication of TW201415968A publication Critical patent/TW201415968A/zh
Application granted granted Critical
Publication of TWI546000B publication Critical patent/TWI546000B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H01F17/062—Toroidal core with turns of coil around it
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

電路板封裝結構及其製造方法
本發明是有關一種電路板封裝結構及其製造方法。
一般而言，在電路板的製作過程中，需將特定的元件置入電路板預設的容置槽內，例如散熱用的銅塊、鐵芯等。其中鐵芯因具有磁性，可應用於變壓器(transformer)或扼流器(power choke)的結構。磁力元件對應力非常敏感，磁力元件的電氣特性會因環境造成的應力影響甚而導致損壞，習知製程與封裝結構本身都會產生影響感值的應力。
習知電路板為四層的封裝結構，並以正反兩面均具有銅的銅箔基板(Copper Clad Laminate；CCL)為基板。在製作四層封裝結構的電路板時，需先圖案化基板正面的銅，再於利用成型機於基板正面形成容置槽。接著蝕刻去除基板背面全部的銅，並置入鐵芯於容置槽中。之後於容置槽中填入黏膠，並分別於基板的正反兩面壓合銅箔。其中銅箔與基板間以玻璃纖維(FR4)或聚丙烯(PP)作為黏合層。接著經由鑽孔、鍍銅於孔洞的壁面、填入環氧樹脂(epoxy)等製程，形成可導通基板正反兩面銅箔的通道(via)。之後，圖案化正反兩面的銅箔，並於基板正反兩面以環氧樹脂覆蓋圖案化的銅箔與黏膠層。
然而，在壓合銅箔於基板的背面之前，需先蝕刻去除銅箔基板背面全部的銅，而造成材料與製程時間的浪費，且銅箔的厚度小於基板背面的銅，因此會降低四層電路板 結構的強度，產生影響感值的應力。
此外，後續電路板經表面貼合製程(Surface Mount Technology；SMT)時，容置槽中的氣體易於紅外線迴焊爐(IR Reflow)受高溫而膨脹，使覆蓋基板的黏合層與環氧樹脂損壞，除非用優質的黏膠才能避免上述情形，但會造成成本增加。另一方面，基板的板材為玻璃纖維，習知在製作導電通道時，易忽略相鄰通道的位置可能位於平行基板的玻璃纖維走向的位置。如此一來，相鄰通道間沿玻璃纖維的距離為最短距離，相鄰通道在基板鑽孔時產生的裂痕易沿玻璃纖維而連接，使相鄰通道壁面的銅可能藉由裂痕而導通，造成短路。
本發明之一技術態樣為一種電路板封裝結構。
根據本發明一實施方式，一種電路板封裝結構包含基板、環形磁力元件、黏著層、複數個導電部與複數個導電通道。基板具有相對的第一與第二表面。第一表面與第二表面分別具有複數個第一金屬部與複數個第二金屬部。一環形凹槽形成於第一表面未被第一金屬部覆蓋的位置。環形磁力元件設置於環形凹槽中。黏著層位於第一表面上，且覆蓋第一金屬部與環形磁力元件。導電部形成於黏著層上，且分別與第二金屬部相對。導電通道貫穿導電部、黏著層與基板，且分別於環形凹槽的內壁內與外壁外。每一導電通道具有導電膜，電性連接兩相對的導電部與第二金屬部。
在本發明一實施方式中，上述基板具有至少二氣體通道。氣體通道形成於環形凹槽的外壁或內壁，使氣體通道連通於環形凹槽。
在本發明一實施方式中，上述黏著層與黏著層上之第二保護層中形成至少二釋壓穿孔。釋壓穿孔分別對齊且連通氣體通道。
在本發明一實施方式中，上述導電通道緊鄰環形凹槽內壁呈近似環狀排列，且基板包含複數個縱向纖維與複數個橫向纖維。橫向纖維分別垂直於縱向纖維。其中導電通道半徑為r，任兩相鄰導電通道之圓心距離為L，於環型凹槽內壁內之任兩相鄰導電通道的圓心連線與縱向纖維的夾角、以及與橫向纖維的夾角均大於或等於1/2(Sin-1(2r/L))。
本發明之另一技術態樣為一種電路板封裝結構的製造方法。
根據本發明一實施方式，一種電路板封裝結構的製造方法包含下列步驟：(a)提供基板，並圖案化基板之第一表面上的第一金屬層，以形成複數個第一金屬部；(b)形成環形凹槽於第一表面未被第一金屬部覆蓋的位置，並設置環形磁力元件於環形凹槽中；(c)貼附黏著層於第一表面上，並壓合導電層於黏著層上；(d)鑽複數個穿孔於導電層、黏著層與基板，並分別於穿孔中形成複數個導電膜，以形成複數個導電通道；(e)形成複數個第一保護層於導電通道的間隙中； (f)圖案化導電層與基板之第二表面上的第二金屬層；以及(g)形成二第二保護層分別於黏著層、導電通道與圖案化的導電層上，及圖案化的第二金屬層、導電通道與基板之第二表面上。
在本發明一實施方式中，上述電路板封裝結構的製造方法更包含形成至少二氣體通道於環形凹槽的外壁或內壁，使氣體通道連通於環形凹槽。
在本發明一實施方式中，上述電路板封裝結構的製造方法更包含形成至少二釋壓穿孔於黏著層與黏著層上之第二保護層。釋壓穿孔分別對齊且連通氣體通道。
在本發明一實施方式中，上述電路板封裝結構的製造方法更包含計算導電通道於基板鑽孔位置相對玻璃纖維經緯向須旋轉的適當角度，使相鄰導電通道的導電膜不易沿鑽孔產生的裂痕連接而導通。
在本發明上述實施方式中，電路板封裝結構為三層封裝結構。基板之第二表面上的第二金屬層可經由圖案化形成複數個第二金屬部，並透過導電通道的導電膜電性連接兩相對的導電部與第二金屬部。與習知四層封裝結構相較，此基板的第二表面不需蝕刻去除全部的第二金屬層，且第二表面也不需再壓合額外的導電層，而是利用圖案化的第二金屬層(即第二金屬部)來與導電通道電性連接。由於第二金屬層為基板(銅箔基板)本身所具有，因此電路板封裝結構可節省習知蝕刻去除全部第二金屬層與壓合額外導電層於第二表面的製程時間與材料成本。此外，磁力元 件對應力非常敏感，磁力元件的電氣特性會因製程與封裝結構本身造成的應力影響甚而導致損壞，三層封裝結構可使第二金屬層的厚度大於習知壓合於第二表面的導電層，因此可提高電路板封裝結構的支撐強度，減少影響感值的應力。
電路板封裝結構亦可藉由位於環形凹槽外壁或內壁的氣體通道、及位於黏著層與其上之第二保護層中的釋壓穿孔來釋壓與排熱，可省略環形凹槽中的黏膠材以減少成本，並因減少製程與封裝結構本身產生之應力而提高感值，並可避免環形凹槽中的氣體於紅外線迴焊爐受高溫而膨脹，使覆蓋基板的黏著層與黏著層上的第二保護層損壞。
導電通道於基板的鑽孔位置相對玻璃纖維經緯向可藉由旋轉一適當角度使相鄰導電通道的導電膜不易沿鑽孔產生的裂痕連接而導通，避免短路。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
第1A圖繪示根據本發明一實施方式之電路板封裝結構100a的上視圖。第1B圖繪示第1A圖之等效電路的示意圖。同時參閱第1A圖與第1B圖，電路板封裝結構100a 具有複數個導電通道150與複數個電路105，其中電路105的配置方式可依設計者需求而定，第1A圖中的電路105實線為上層電路，虛線為下層電路，相反亦可。在本實施方式中，電路板封裝結構100a為扼流器(power choke)的型式，可供電流I1與電流I2通過。在以下敘述中，將說明電路板封裝結構100a之電路105所連接的結構。
第2圖繪示第1A圖沿線段2-2的剖面圖。同時參閱第1A圖與第2圖，電路板封裝結構100a包含基板110、環形磁力元件120、黏著層130、複數個導電部140與複數個導電通道150。其中，基板110具有相對的第一表面111與第二表面113，且第一表面111具有複數個對位用第一金屬部114，第二表面113具有複數個第二金屬部116。環形凹槽112形成於第一表面111未被第一金屬部114覆蓋的位置，且環形磁力元件120設置於環形凹槽112中。黏著層130位於第一表面111上，且覆蓋第一金屬部114與環形磁力元件120。
此外，導電部140形成於黏著層130上，且分別與第二金屬部116兩兩相對。導電通道150貫穿導電部140、黏著層130與基板110，且分別緊鄰環形凹槽112的內壁122與外壁124。每一導電通道150具有導電膜152，可電性連接兩相對的導電部140與第二金屬部116。
電路板封裝結構100a還可包含複數個第一保護層154與二第二保護層162、164。第一保護層154分別形成於導電通道150的間隙中，也就是導電膜152圍繞的空間。第二保護層162形成於黏著層130、導電通道150與導電部 140上，第二保護層164形成於第二金屬部116、導電通道150與基板110之第二表面113上。本實施方式中，電路板封裝結構100a還可包含黏膠材170。黏膠材170位於環形凹槽112中，可用來固定環形磁力元件120。
此外，在實際應用上，第1A圖中的電路105可形成於第二保護層162、164裡層，並選擇性地電性連接導電部140緊鄰環形凹槽112之內壁122與外壁124的其中兩者，或電性連接第二金屬部116緊鄰環形凹槽112之內壁122與外壁124的其中兩者，使第二保護層162、164上的電路105可藉由導電通道150導通，而達到繞線圈於環形磁力元件120的效果。
在本實施方式中，基板110可以為包含玻璃纖維(FR4)的銅箔基板(Copper Clad Laminate；CCL)。第一金屬部114、導電部140、第二金屬部116與導電膜152的材質可以包含銅。黏著層130的材質可以包含玻璃纖維(FR4)或聚丙烯(PP)。第一保護層154與二第二保護層162、164的材質可以包含環氧樹脂(epoxy)，但上述材料並不以限制本發明，可依照設計者需求而變換。
在以下敘述中，將說明電路板封裝結構100a的製作過程。
第3A圖至第4D圖繪示第2圖之電路板封裝結構100a製作時的剖面圖。第3A圖中，銅箔基板110之第一表面111與第二表面113分別具有第一金屬層115與第二金屬層117。接著圖案化第一金屬層115，形成第3B圖的對位用第一金屬部114，本文指的圖案化可包含曝光、顯影或蝕 刻等步驟，但不以此為限。之後可利用成型機的銑刀(route bit)於第一表面111形成第3C圖的環形凹槽112。接著參閱第3D圖，放置環形磁力元件120於環形凹槽112中，並於環形凹槽112中填充黏膠材170。在第4A圖中，貼附黏著層130於第一表面111上，並壓合導電層141於黏著層130上。接著於導電層141、黏著層130與基板110鑽孔，形成第4B圖的穿孔151。
在第4C圖中，於穿孔151中鍍上導電膜152，以形成導電通道150，並於導電通道150的間隙中形成第一保護層154。之後圖案化導電層141與第二金屬層117，便可得到第4D圖的複數個導電部140與第二金屬部116。最後於黏著層130、導電通道150與導電部140上形成第二保護層162(見第2圖)，並於第二金屬部116、導電通道150與基板110之第二表面113上形成第二保護層164(見第2圖)。
第2圖的電路板封裝結構100a為三層封裝結構，與習知四層電路板封裝結構相較，電路板封裝結構100a可節省習知蝕刻去除全部第二金屬層117與壓合額外導電層於第二表面113的製程時間與材料成本。此外，第二金屬層117的厚度大於習知壓合於第二表面113的導電層，因此可提高電路板封裝結構100a的支撐強度，減少影響感值的應力。
第5圖繪示根據本發明一實施方式之電路板封裝結構之製造方法的流程圖。首先在步驟S1中，提供基板，並圖案化基板之第一表面上的第一金屬層，以形成複數個對位用第一金屬部。接著在步驟S2中，形成環形凹槽於第一表 面未被第一金屬部覆蓋的位置，並設置環形磁力元件於環形凹槽中。之後在步驟S3中，貼附黏著層於第一表面上，並壓合導電層於黏著層上。接著在步驟S4中，鑽複數個穿孔於導電層、黏著層與基板，並分別於穿孔中形成複數個導電膜，以形成複數個導電通道，導電膜形成方式可以為電鍍銅。之後在步驟S5中，形成複數個第一保護層於導電通道的間隙中。接著在步驟S6中，圖案化導電層與基板之第二表面上的第二金屬層。最後在步驟S7中，形成二第二保護層分別於黏著層、導電通道與圖案化的導電層上，及圖案化的第二金屬層、導電通道與基板之第二表面上。
第6圖繪示根據本發明一實施方式之電路板封裝結構100b的上視圖。第7圖繪示第6圖沿線段7-7的剖面圖。同時參閱第6圖與第7圖，電路板封裝結構100b包含基板110、環形磁力元件120、黏著層130、複數個導電部140與複數個導電通道150。與第1A圖、第2圖之實施方式不同的地方在於電路板封裝結構100b不具黏膠材170(見第2圖)，基板110具有至少二氣體通道119，且黏著層130與其上之第二保護層162形成至少二釋壓穿孔181。其中，氣體通道119形成於環形凹槽112的外壁124無電路105覆蓋處，使氣體通道119可連通於環形凹槽112，但在其他實施方式中，氣體通道119亦可形成於環形凹槽112的內壁122。此外，釋壓穿孔181分別對齊且連通氣體通道119。
在本實施方式中，氣體通道119的形狀可以為半圓形、圓形、或沿著環形凹槽112之外壁124或內壁122易以銑刀成型之形狀，但不以限制本發明。氣體通道119的 孔徑d1大於或等於釋壓穿孔181的孔徑d2，且氣體通道119的深度D1小於或等於環形凹槽112的深度D2。
當電路板封裝結構100b經表面貼合製程(Surface Mount Technology；SMT)時，電路板封裝結構100b可藉由位於環形凹槽112之外壁124或內壁122的氣體通道119、及位於黏著層130與其上之第二保護層162中的釋壓穿孔181來釋壓與排熱，可省略環形凹槽112中的黏膠材170(見第2圖)以減少成本，並因減少製程與封裝結構本身產生之應力而提高約30%的感值，並可避免環形凹槽112中的氣體於紅外線迴焊爐(IR reflow)受高溫(例如270℃)而膨脹，使覆蓋基板110的黏著層130與第二保護層162損壞。
第8A圖繪示根據本發明一實施方式之環形凹槽112與氣體通道119製作時的剖面圖。環形凹槽112可利用成型機的銑刀182接觸基板110的第一表面111來形成，而氣體通道119可利用鑽頭184穿入緊鄰環形凹槽112的第一表面111來形成，但並不以限制本發明。舉例來說，氣體通道119亦可利用雷射燒切，或於成型機的銑刀182形成環形凹槽112時，將銑刀182接觸內壁122或外壁124，使氣體通道119與環形凹槽112同步形成。在本實施方式中，銑刀182的直徑D3大於鑽頭184的直徑D4。
第8B圖繪示根據本發明一實施方式之釋壓穿孔181製作時的剖面圖。當氣體通道119覆蓋黏著層130與第二保護層162後，且電路板封裝結構100b進行表面貼合製程之前，只需藉由鑽頭186貫穿氣體通道119上方的黏著層130與第二保護層162，便可形成釋壓穿孔181於黏著層 130與第二保護層162，且釋壓穿孔181可對齊且連通氣體通道119。
實際應用上，釋壓穿孔181直徑約為0.2mm~1mm，以足夠釋出熱製程產生之壓力與熱氣。且至少有兩個釋壓穿孔181，以利環形凹槽112內密閉空間之壓力及熱氣對流，並避免當釋壓穿孔181僅有一個時，環型磁力元件120移動至釋壓穿孔181所在之角落(如第8B圖之環形凹槽112右上角)，覆蓋或部分覆蓋住唯一的氣體通道119，影響壓力及熱氣對流，但並不以限制本發明。舉例來說，當氣體通道119形成於電路板封裝結構100b邊緣時，後製程切刻板緣可切除部分氣體通道119使其自然與外連通。或者，當連外通道大於1mm或因其與外連通面積足夠使壓力及熱氣對流時，僅一釋壓穿孔181亦可避免黏合層或環氧樹脂損壞。
此外，當導電通道150(見第7圖)排列密集時，亦可以銑刀182或雷射燒切成型一氣體通道119於各相鄰環形凹槽112之間，再形成釋壓穿孔181連通氣體通道119，以節省製程與成本。
應瞭解到，已經在上述實施方式中敘述過的結構與材料將不再重複贅述，合先敘明。
第9A圖繪示根據本發明一實施方式之電路板封裝結構100c的上視圖。第9B圖繪示第9A圖之等效電路的示意圖。同時參閱第9A圖與第9B圖，電路板封裝結構100c具有複數個導電通道150與複數個電路105。在本實施方式中，電路板封裝結構100c為變壓器(transformer)的型式， 可供電流I3與電流I4通過。
電路板封裝結構100c為三層封裝結構，其剖面結構可參閱第2圖的電路板封裝結構100a。同時參閱第2圖與第9A圖，電路板封裝結構100c包含基板110、環形磁力元件120、黏著層130、複數個導電部140、複數個導電通道150。在本實施方式中，電路板封裝結構100c包含位於環形凹槽112中黏膠材170。
此外，在實際應用上，第9A圖中的電路105可形成於第二保護層162、164裡層，並選擇性地電性連接導電部140緊鄰環形凹槽112之內壁122與外壁124的其中兩者，或電性連接第二金屬部116緊鄰環形凹槽112之內壁122與外壁124的其中兩者，使第二保護層162、164裡層的電路105可藉由導電通道150導通，而達到繞線圈於環形磁力元件120的效果。
第10A圖繪示第9A圖之環形凹槽內壁122內的兩相鄰導電通道150與基板110之縱向、橫向纖維192、194的示意圖。第10B圖繪示第9A圖之環形凹槽內壁122內的導電通道150沿基板110之縱向、橫向纖維192、194旋轉一角度的示意圖。同時參閱第9A圖與第10A、B圖，環形凹槽內壁122內的導電通道150呈近似平均環狀排列，例如第9A圖以斜線標記環形凹槽內壁122的導電通道150。基板110為玻璃纖維基板，包含複數個縱向纖維192與複數個橫向纖維194，且橫向纖維194分別垂直於縱向纖維192。縱向纖維192與橫向纖維194、近似環狀排列之導電通道150於基板110的鑽孔位置相對纖維經緯向呈一適當 角度。在本實施方式中，藉由計算導電通道150於基板110鑽孔位置相對玻璃纖維經緯向須旋轉的適當角度，使相鄰導電通道150的導電膜152(見第2圖)不易沿鑽孔產生的裂痕連接而導通。以下將說明『鑽孔位置相對纖維經緯向呈一適當角度』的含意與功效。
在本實施方式中，以斜線標記環形凹槽內壁122且平均環狀排列之導電通道150的數量為6，半徑為r。第10B圖中左圖的兩相鄰導電通道V1與V2均位於平行橫向纖維194的位置，沿橫向纖維194的距離為L1，導電通道V1與V2之圓心距離為L3。第10B圖中右圖為導電通道150於基板110的鑽孔位置順時鐘旋轉角度θ(pattern twist angle)後，沿橫向纖維194的距離為L2，L2大於L1，且一橫向纖維194與導電通道V1與V2相切於其圓周。θ=Sin-1(2r/L3)。也就是說，第10A圖中導電通道150的排列方向與縱向纖維192的夾角θ 1，及導電通道150的排列方向與橫向纖維194的夾角θ 2皆為θ。
在導電通道150於基板110的鑽孔位置旋轉一角度且有一橫向纖維194連接導電通道V1與V2之圓周的所有實施方式中，本實施方式因一橫向纖維194與導電通道V1與V2相切於圓周，L2為橫向纖維194連接導電通道V1與V2的最大距離值。而當θ>Sin-1(2r/L3)時，因無法找到一橫向纖維194連接相鄰導電通道V1與V2，導電膜152(見第2圖)需既沿橫向纖維194又沿縱向纖維192才能沿鑽孔產生的裂痕導通。
此外，在本實施方式中，恰巧L3為r的四倍，因此θ =30°。雖然L2為橫向纖維194連接導電通道V1與V2的最大距離值，其他相鄰導電通道V2與V3，或者V5與V6，卻在旋轉後均位於平行縱向纖維192的位置，縮短導電通道V2與V3沿縱向纖維192的距離至L1。也就是說，原本為避免相鄰導電通道V1與V2的導電膜152(見第2圖)因鑽孔產生的裂痕沿橫向纖維194連接而導通，因此將鑽孔位置旋轉(pattern twist)使沿橫向纖維194的距離增長為L2避免短路，卻同時造成其他導電通道V2與V3沿縱向纖維192的距離縮短為L1。
因此，在其他實施方式中，因導電通道150在經緯向多為對稱排列，將旋轉角度θ減半至1/2(Sin-1(2r/L3))，可使沿橫向纖維194或縱向纖維192的距離增長，而其他相鄰導電通道在另一經緯向原本沿縱向纖維192或橫向纖維194較大之距離不至於縮短太多。實際應用上，環形磁力元件120半徑內徑約為0.5mm~10mm，環形凹槽內壁122的直徑略小於環型磁力元件120的直徑，導電通道150半徑r約為0.075mm~2.75mm，環形凹槽內壁122之導電通道150的數量大於或等於6，變壓器須耐電壓為500V~4000V，任兩相鄰導電通道150之圓心距離為L，且各兩相鄰導電通道150之圓心距離不必相同，若任兩相鄰導電通道150的圓心連線與縱向纖維192的夾角、以及與橫向纖維194的夾角均大於或等於1/2(Sin-1(2r/L))，可使兩相鄰導電通道150的導電膜152不易沿鑽孔產生的裂痕連接而導通，可在耐電壓的需求下避免短路。
此外，導電通道150的數量越多，在環型凹槽內壁122 直徑不變的條件下，為增長相鄰導電通道150沿纖維的距離，導電通道150半徑r須縮小，相鄰導電通道150之圓心距離L3也會因導電通道數量增多而減少，為增長相鄰導電通道150沿纖維的距離，導電通道150不限於環狀排列，可錯開任意排列。
環形凹槽外壁124外之導電通道150因不受限於環型凹槽內部空間，較環形凹槽內壁122內之導電通道150有較多空間排列，因此可將任兩導電通道150的相鄰距離拉大，其沿纖維的距離即增長。或將其沿纖維的距離與環形凹槽內壁122內之相鄰導電通道150沿纖維的距離比較，若小於環形凹槽內壁122內之相鄰導電通道150沿纖維的距離，亦須對纖維經緯向旋轉至其沿纖維距離足夠使導電膜在耐電壓需求下不易沿鑽孔產生的裂痕導通造成短路。
具體而言，當導電通道150半徑為r，或當兩相鄰之導電通道150的半徑不同時，其中一者具較小半徑為r，且兩相鄰之導電通道150之圓心距離為L時，於環型凹槽內壁122內之兩相鄰之導電通道150的圓心連線與縱向纖維192的夾角、以及與橫向纖維194的夾角均大於或等於1/2(Sin-1(2r/L))。此外，於環型凹槽外壁124外之任兩相鄰之導電通道150的沿纖維距離均大於或等於環型凹槽內壁122內之任兩相鄰之導電通道150的沿纖維距離最短值。
在設計導電通道150時，可計算導電通道150於基板110鑽孔位置相對纖維經緯向須旋轉的適當角度，使任兩相鄰之導電通道150之圓心距離為L，於環型凹槽內壁122內之任兩相鄰之導電通道150的圓心連線與縱向纖維192 的夾角、以及與橫向纖維194的夾角均大於或等於1/2(Sin-1(2r/L))。此外，並計算於環型凹槽內壁122內之任兩相鄰導電通道150的沿纖維距離，取最短值與於環型凹槽外壁124外之任兩相鄰之導電通道150的沿纖維距離比較，若小於上述最短值，將於環型凹槽外壁124外之兩相鄰之導電通道150距離拉長，或於基板110鑽孔位置相對纖維經緯向旋轉至其沿纖維距離大於或等於上述最短值，使導電膜在耐電壓需求下不易沿鑽孔產生的裂痕導通造成短路。
在製作導電通道150時，應考慮以下因素：
(1)磁力元件半徑、導電通道數量、導電通道半徑、以及導電通道於基板與玻璃纖維經緯向的相對位置皆會影響相鄰導電通道沿玻璃纖維的最短距離。耐電壓的需求越大，所需最短距離越大，以避免相鄰導電通道的導電膜因鑽孔產生的裂痕連接而導通造成短路。
(2)實際應用上，在耐電壓的需求下，為增加上述最短距離，須將鑽孔位置旋轉一角度。
(3)適當的旋轉角度可使相鄰導電通道原本沿玻璃纖維過短的距離拉長，雖然距離越長越不易短路，過大的旋轉角度將使其他相鄰導電通道在另一經緯向沿玻璃纖維的距離縮短而造成短路。
(4)玻璃纖維的編織方式與密度亦會影響上述最短距離與適當的旋轉角度。玻璃纖維亦有正方形、長方形、或不同交疊方式的編織方式。玻璃纖維的編織方式會影響相鄰導電通道的導電膜是否能沿位於不同經緯向的玻璃纖維 裂痕導通(如橫向轉縱向或縱向轉橫向)。
(5)導電通道可環狀排列，為增加相鄰導電通道沿纖維的距離，亦可任意排列。
第11圖繪示根據本發明一實施方式之電路板封裝結構100d的上視圖。電路板封裝結構100d為三層封裝結構，其剖面結構可參閱第7圖的電路板封裝結構100b。同時參閱第7圖與第11圖，電路板封裝結構100d包含基板110、環形磁力元件120、黏著層130、複數個導電部140、複數個導電通道150。與第10A圖之實施方式不同的地方在於電路板封裝結構100d不具黏膠材170(見第2圖)，基板110具有三氣體通道119，且其中一者形成於環形凹槽112的內壁122無電路105覆蓋處，另兩者形成於環形凹槽112的外壁124無電路105覆蓋處。黏著層130與其上之第二保護層162形成至少二釋壓穿孔181。此外，釋壓穿孔181分別對齊且連通氣體通道119。
同時參閱第10A圖與第11圖，在本實施方式中，電路板封裝結構100d具有如第10A圖基板110之縱向纖維192與橫向纖維194、環形凹槽內壁122內的導電通道150之間的經緯向角度的設計，也就是兩相鄰導電通道150的圓心連線與縱向纖維192的夾角、以及與橫向纖維194的夾角均大於或等於1/2(Sin-1(2r/L3))。
第12圖繪示根據本發明一實施方式之電路板封裝結構100e的剖面圖。電路板封裝結構100e為電量計(power meter)的型式，為三層封裝結構。也就是說，電路板封裝結構100e亦包含基板110、環形磁力元件120、黏著層130、 複數個導電部140、複數個導電通道150。
在本實施方式中，電路板封裝結構100e不具黏膠材170(見第2圖)。基板110具有氣體通道119。黏著層130與其上之第二保護層162形成釋壓穿孔181，且釋壓穿孔181對齊且連通氣體通道119。此外，電路板封裝結構100e具有如第10A圖基板110之縱向纖維192與橫向纖維194、環狀排列之部分導電通道150之間的經緯向角度的設計。此外，電路板封裝結構100e還可具有位於導電部140上方的電極196來連接其他元件。
本發明上述實施方式與先前技術相較，具有以下優點：
(1)電路板封裝結構可節省習知蝕刻去除全部第二金屬層與壓合額外導電層於第二表面的製程時間與材料成本。此外，磁力元件對應力非常敏感，磁力元件的電氣特性會因製程與封裝結構本身造成的應力影響甚而導致損壞，三層封裝結構可使第二金屬層的厚度大於習知壓合於第二表面的導電層，因此可提高電路板封裝結構的支撐強度，減少影響感值的應力。
(2)電路板封裝結構經表面貼合製程時，電路板封裝結構可藉由位於環形凹槽外壁或內壁的氣體通道、及位於黏著層與其上之第二保護層中的釋壓穿孔來釋壓與排熱，可省略環形凹槽中的黏膠材以減少成本，並因減少製程與封裝結構本身產生之應力而提高感值，並可避免環形凹槽中的氣體於紅外線迴焊爐受高溫而膨脹，使覆蓋基板的黏著層與黏著層上的第二保護層損壞。
(3)於環型凹槽內壁內之導電通道半徑為r，任兩相鄰 導電通道之圓心距離為L，任兩相鄰導電通道的圓心連線與縱向纖維的夾角、以及與橫向纖維的夾角均大於或等於1/2(Sin-1(2r/L))，使相鄰導電通道的導電膜不易沿鑽孔產生的裂痕連接而導通，可在耐電壓的需求下避免短路。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a‧‧‧電路板封裝結構
100b‧‧‧電路板封裝結構
100c‧‧‧電路板封裝結構
100d‧‧‧電路板封裝結構
100e‧‧‧電路板封裝結構
105‧‧‧電路
110‧‧‧基板
111‧‧‧第一表面
112‧‧‧環形凹槽
113‧‧‧第二表面
114‧‧‧第一金屬部
115‧‧‧第一金屬層
116‧‧‧第二金屬部
117‧‧‧第二金屬層
119‧‧‧氣體通道
120‧‧‧環形磁力元件
122‧‧‧內壁
124‧‧‧外壁
130‧‧‧黏著層
140‧‧‧導電部
141‧‧‧導電層
150‧‧‧導電通道
151‧‧‧穿孔
152‧‧‧導電膜
154‧‧‧第一保護層
162‧‧‧第二保護層
164‧‧‧第二保護層
170‧‧‧黏膠材
181‧‧‧釋壓穿孔
182‧‧‧銑刀
184‧‧‧鑽頭
186‧‧‧鑽頭
192‧‧‧縱向纖維
194‧‧‧橫向纖維
196‧‧‧電極
2-2‧‧‧線段
7-7‧‧‧線段
d1‧‧‧孔徑
d2‧‧‧孔徑
D1‧‧‧深度
D2‧‧‧深度
D3‧‧‧直徑
D4‧‧‧直徑
I1‧‧‧電流
I2‧‧‧電流
I3‧‧‧電流
I4‧‧‧電流
L1‧‧‧距離
L2‧‧‧距離
L3‧‧‧距離
S1‧‧‧步驟
S2‧‧‧步驟
S3‧‧‧步驟
S4‧‧‧步驟
S5‧‧‧步驟
S6‧‧‧步驟
S7‧‧‧步驟
V1‧‧‧導電通道
V2‧‧‧導電通道
V3‧‧‧導電通道
V4‧‧‧導電通道
V5‧‧‧導電通道
V6‧‧‧導電通道
θ‧‧‧夾角
θ 1‧‧‧夾角
θ 2‧‧‧夾角
第1A圖繪示根據本發明一實施方式之電路板封裝結構的上視圖。
第1B圖繪示第1A圖之等效電路的示意圖。
第2圖繪示第1A圖沿線段2-2的剖面圖。
第3A圖至第4D圖繪示第2圖之電路板封裝結構製作時的剖面圖。
第5圖繪示根據本發明一實施方式之電路板封裝結構之製造方法的流程圖。
第6圖繪示根據本發明一實施方式之電路板封裝結構的上視圖。
第7圖繪示第6圖沿線段7-7的剖面圖。
第8A圖繪示根據本發明一實施方式之環形凹槽與氣體通道製作時的剖面圖。
第8B圖繪示根據本發明一實施方式之釋壓穿孔製作 時的剖面圖。
第9A圖繪示根據本發明一實施方式之電路板封裝結構的上視圖。
第9B圖繪示第9A圖之等效電路的示意圖。
第10A圖繪示第9A圖之環形凹槽內壁內兩相鄰導電通道與基板之縱向、橫向纖維的示意圖。
第10B圖繪示第9A圖之環形凹槽內壁內的導電通道沿基板之縱向、橫向纖維旋轉一角度的示意圖。
第11圖繪示根據本發明一實施方式之電路板封裝結構的上視圖。
第12圖繪示根據本發明一實施方式之電路板封裝結構的剖面圖。
100a‧‧‧電路板封裝結構
110‧‧‧基板
111‧‧‧第一表面
112‧‧‧環形凹槽
113‧‧‧第二表面
114‧‧‧第一金屬部
116‧‧‧第二金屬部
120‧‧‧環形磁力元件
122‧‧‧內壁
124‧‧‧外壁
130‧‧‧黏著層
140‧‧‧導電部
150‧‧‧導電通道
152‧‧‧導電膜
154‧‧‧第一保護層
162‧‧‧第二保護層
164‧‧‧第二保護層
170‧‧‧黏膠材

Claims (14)

  1. 一種電路板封裝結構，包含：一基板，具有至少二氣體通道、相對的一第一與一第二表面，其中該第一表面與該第二表面分別具有複數個第一金屬部與複數個第二金屬部，一環形凹槽形成於該第一表面未被該些第一金屬部覆蓋的位置，該二氣體通道形成於該環形凹槽的外壁或內壁，使該二氣體通道連通於該環形凹槽；一環形磁力元件，設置於該環形凹槽中；一黏著層，位於該第一表面上，且覆蓋該些第一金屬部與該環形磁力元件；複數個導電部，形成於該黏著層上，且分別與該些第二金屬部相對；以及複數個導電通道，貫穿該些導電部、該黏著層與該基板，且分別於該環形凹槽的內壁內與外壁外，其中每一該導電通道具有一導電膜，電性連接兩相對的該導電部與該第二金屬部。
  2. 如請求項1所述之電路板封裝結構，更包含：複數個第一保護層，分別形成於該些導電通道的間隙中；以及二第二保護層，其中一者形成於該黏著層、該些導電通道與該些導電部上，另一者形成於該些第二金屬部、該 些導電通道與該基板之該第二表面上。
  3. 如請求項1所述之電路板封裝結構，其中每一該氣體通道的形狀為半圓形、圓形、或沿著環形凹槽外壁或內壁易以銑刀成型之形狀。
  4. 如請求項2所述之電路板封裝結構，其中該黏著層與該黏著層上之該第二保護層中形成至少二釋壓穿孔，且該二釋壓穿孔分別對齊且連通該二氣體通道。
  5. 如請求項4所述之電路板封裝結構，且該二氣體通道的孔徑均大於或等於該二釋壓穿孔的孔徑。
  6. 如請求項1所述之電路板封裝結構，其中該二氣體通道的深度均小於或等於該環形凹槽的深度。
  7. 如請求項1所述之電路板封裝結構，且該基板包含：複數個縱向纖維；以及複數個橫向纖維，分別垂直於該些縱向纖維；其中該些導電通道半徑為r，任兩相鄰之該些導電通道之圓心距離為L，於該環型凹槽內壁內之任兩相鄰之該些導電通道的圓心連線與該些縱向纖維的夾角、以及與該些橫向纖維的夾角均大於或等於1/2(Sin-1(2r/L))，且於該環型凹槽外壁外之任兩相鄰之該些導電通道的沿纖維距離均大 於或等於該環型凹槽內壁內之任兩相鄰之該些導電通道的沿纖維距離最短值。
  8. 如請求項1所述之電路板封裝結構，且該基板包含：複數個縱向纖維；以及複數個橫向纖維，分別垂直於該些縱向纖維；其中當兩相鄰之該些導電通道的半徑不同時，其中一者具較小半徑為r，該兩相鄰之導電通道之圓心距離為L，於該環型凹槽內壁內之該兩相鄰導電通道的圓心連線與該些縱向纖維的夾角、以及與該些橫向纖維的夾角均大於或等於1/2(Sin-1(2r/L))，且於該環型凹槽外壁外之任兩相鄰之該些導電通道的沿纖維距離均大於或等於該環型凹槽內壁內之任兩相鄰之該些導電通道的沿纖維距離最短值。
  9. 如請求項1所述之電路板封裝結構，更包含：一黏膠材，位於該環形凹槽中，用以固定該環形磁力元件。
  10. 如請求項1所述之電路板封裝結構，更包含：複數個電路，選擇性地電性連接該些導電部的其中兩者或該些第二金屬部的其中兩者。
  11. 一種電路板封裝結構的製造方法，包含下列步驟：(a)提供一基板，並圖案化該基板之一第一表面上的一 第一金屬層，以形成複數個第一金屬部；(b)形成一環形凹槽於該第一表面未被該些第一金屬部覆蓋的位置，且形成至少二氣體通道於該環形凹槽的外壁或內壁，使該二氣體通道連通於該環形凹槽，並設置一環形磁力元件於該環形凹槽中；(c)貼附一黏著層於該第一表面上，並壓合一導電層於該黏著層上；(d)鑽複數個穿孔於該導電層、該黏著層與該基板，並分別於該些穿孔中形成複數個導電膜，以形成複數個導電通道；(e)形成複數個第一保護層於該些導電通道的間隙中；(f)圖案化該導電層與該基板之一第二表面上的一第二金屬層；以及(g)形成二第二保護層分別於該黏著層、該些導電通道與該圖案化的該導電層上，及圖案化的該第二金屬層、該些導電通道與該基板之該第二表面上。
  12. 請求項11所述之電路板封裝結構的製造方法，更包含：形成至少二釋壓穿孔於該黏著層與該黏著層上之該第二保護層，且該二釋壓穿孔分別對齊且連通該二氣體通道。
  13. 請求項11所述之電路板封裝結構的製造方法，更包含： 計算該些導電通道於該基板鑽孔位置相對纖維經緯向須旋轉的適當角度，其中該些導電通道半徑為r，任兩相鄰之該些導電通道之圓心距離為L，於該環型凹槽內壁內之任兩相鄰之該些導電通道的圓心連線與該些縱向纖維的夾角、以及與該些橫向纖維的夾角均大於或等於1/2(Sin-1(2r/L))；以及計算該些於該環型凹槽內壁內之任兩相鄰導電通道的沿纖維距離，取最短值與於該環型凹槽外壁外之任兩相鄰之該些導電通道的沿纖維距離比較，若小於該最短值，將於該環型凹槽外壁外之兩相鄰之該些導電通道距離拉長，或於該基板鑽孔位置相對纖維經緯向旋轉至其沿纖維距離大於或等於該最短值，使該些導電膜在耐電壓需求下不易沿鑽孔產生的裂痕導通造成短路。
  14. 請求項11所述之電路板封裝結構的製造方法，更包含：計算該些導電通道於該基板鑽孔位置相對纖維經緯向須旋轉的適當角度，當兩相鄰之該些導電通道的半徑不同時，其中一者具較小半徑為r，該兩相鄰之導電通道之圓心距離為L，於該環型凹槽內壁內之該兩相鄰導電通道的圓心連線與該些縱向纖維的夾角、以及與該些橫向纖維的夾角均大於或等於1/2(Sin-1(2r/L))，以及計算該些於該環型凹槽內壁內之任兩相鄰導電通道的沿纖維距離，取最短值與於該環型凹槽外壁外之任兩相鄰之該些導電通道的沿纖維距離比較，若小於該最短值，將 於該環型凹槽外壁外之兩相鄰之該些導電通道距離拉長，或於該基板鑽孔位置相對纖維經緯向旋轉至其沿纖維距離大於或等於該最短值，使該些導電膜在耐電壓需求下不易沿鑽孔產生的裂痕導通造成短路。
TW102108881A 2012-10-02 2013-03-13 電路板封裝結構及其製造方法 TWI546000B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102108881A TWI546000B (zh) 2012-10-02 2013-03-13 電路板封裝結構及其製造方法
EP14158757.6A EP2779810B1 (en) 2013-03-13 2014-03-11 Printed circuit board package structure and manufacturing method thereof
US14/205,344 US9258888B2 (en) 2013-03-13 2014-03-11 Printed circuit board package structure and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101136378 2012-10-02
TW102108881A TWI546000B (zh) 2012-10-02 2013-03-13 電路板封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201415968A TW201415968A (zh) 2014-04-16
TWI546000B true TWI546000B (zh) 2016-08-11

Family

ID=50423959

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102108881A TWI546000B (zh) 2012-10-02 2013-03-13 電路板封裝結構及其製造方法

Country Status (3)

Country Link
US (1) US9258888B2 (zh)
EP (1) EP2779810B1 (zh)
TW (1) TWI546000B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2529235B (en) * 2014-08-14 2019-05-08 Murata Manufacturing Co An embedded magnetic component device
GB2528990B (en) * 2014-08-14 2019-03-06 Murata Manufacturing Co An embedded magnetic component device
GB2531352B (en) * 2014-10-17 2017-07-12 Murata Manufacturing Co Embedded isolation transformer with improved winding arrangement
GB2531354B (en) * 2014-10-17 2018-01-10 Murata Manufacturing Co An embedded magnetic component Device
GB2531350B (en) * 2014-10-17 2019-05-15 Murata Manufacturing Co High leakage inductance embedded isolation transformer device and method of making the same
GB2531348B (en) * 2014-10-17 2019-04-24 Murata Manufacturing Co Compact embedded isolation transformer device and method of making the same
GB2531353B (en) * 2014-10-17 2019-05-15 Murata Manufacturing Co Embedded magnetic component transformer device
JP6390715B2 (ja) * 2014-11-19 2018-09-19 株式会社村田製作所 コイル部品
JP6520130B2 (ja) * 2015-01-13 2019-05-29 株式会社村田製作所 コイル部品
US10043774B2 (en) * 2015-02-13 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit packaging substrate, semiconductor package, and manufacturing method
GB2535762B (en) * 2015-02-26 2019-04-10 Murata Manufacturing Co An embedded magnetic component device
GB2535763B (en) * 2015-02-26 2018-08-01 Murata Manufacturing Co An embedded magnetic component device
GB2535765B (en) * 2015-02-26 2019-06-19 Murata Manufacturing Co Embedded magnetic component transformer device
WO2017022813A1 (ja) * 2015-08-05 2017-02-09 株式会社村田製作所 インダクタ部品およびその製造方法
US10170232B2 (en) * 2015-11-03 2019-01-01 Qualcomm Incorporated Toroid inductor with reduced electromagnetic field leakage
TWI556695B (zh) * 2015-11-30 2016-11-01 健鼎科技股份有限公司 電路板封裝結構及其製造方法
GB2549770A (en) * 2016-04-28 2017-11-01 Murata Manufacturing Co Power electronics device with improved isolation performance
DE102016119164A1 (de) * 2016-10-10 2018-04-12 Phoenix Contact Gmbh & Co. Kg Planarer Übertrager mit integriertem Ringkern
CN110415940B (zh) * 2018-04-29 2024-07-19 深南电路股份有限公司 集成变压器及电子装置
KR20220157493A (ko) 2020-04-08 2022-11-29 셰난 서키츠 씨오., 엘티디. 임베디드 회로기판 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4027994A1 (de) * 1990-09-04 1992-03-05 Gw Elektronik Gmbh Hf-magnetspulenanordnung und verfahren zu ihrer herstellung
US5781091A (en) 1995-07-24 1998-07-14 Autosplice Systems Inc. Electronic inductive device and method for manufacturing
DE19607014A1 (de) * 1996-02-24 1997-08-28 Bosch Gmbh Robert Verfahren zur Herstellung einer Verbundanordnung
US6919635B2 (en) * 2003-11-04 2005-07-19 International Business Machines Corporation High density microvia substrate with high wireability
US8581114B2 (en) * 2009-11-12 2013-11-12 Planarmag, Inc. Packaged structure having magnetic component and method thereof
US8358193B2 (en) * 2010-05-26 2013-01-22 Tyco Electronics Corporation Planar inductor devices

Also Published As

Publication number Publication date
EP2779810B1 (en) 2019-01-30
EP2779810A2 (en) 2014-09-17
US9258888B2 (en) 2016-02-09
EP2779810A3 (en) 2014-11-26
TW201415968A (zh) 2014-04-16
US20140266549A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
TWI546000B (zh) 電路板封裝結構及其製造方法
TWI535354B (zh) 電路板封裝結構及其製造方法
US7774932B2 (en) Circuit board process
TW201427509A (zh) 具有內埋元件的電路板及其製作方法
TWI544850B (zh) 內埋散熱塊的線路結構的製作方法
US8058561B2 (en) Circuit board and manufacturing method thereof
TWI403244B (zh) 多層電路板之製作方法
TWI586232B (zh) 印刷電路板及其製造方法
TWI678952B (zh) 線路板結構及其製作方法
TWI572267B (zh) 具有凹槽的多層線路板與其製作方法
US8365400B2 (en) Manufacturing process for a circuit board
TWM497402U (zh) 多層線路板
US8288663B2 (en) Electrical interconnect structure and process thereof and circuit board structure
TW202036817A (zh) 散熱基板及其製作方法
TWI556695B (zh) 電路板封裝結構及其製造方法
US20150062850A1 (en) Printed circuit board
TWI611743B (zh) 圖案化線路結構及其製作方法
TWI551206B (zh) 多層印刷電路板及其製造方法
TWI517775B (zh) 印刷電路板及其製法
JP5375537B2 (ja) プリント配線基板及びその製造方法
KR102054742B1 (ko) 입력측 1차코일과 출력측 2차코일 일체형 트랜스포머 코일 인쇄회로기판 제조방법
TWM471030U (zh) 電路板封裝結構
TWI399152B (zh) 電路板盲孔的製作方法
CN103813632B (zh) 电路板封装结构及其制造方法
JP4482613B2 (ja) 多層配線基板の製造方法