TWI544487B - 資料儲存裝置以及快閃記憶體控制方法 - Google Patents

資料儲存裝置以及快閃記憶體控制方法 Download PDF

Info

Publication number
TWI544487B
TWI544487B TW104102053A TW104102053A TWI544487B TW I544487 B TWI544487 B TW I544487B TW 104102053 A TW104102053 A TW 104102053A TW 104102053 A TW104102053 A TW 104102053A TW I544487 B TWI544487 B TW I544487B
Authority
TW
Taiwan
Prior art keywords
data
instruction sequence
sequence information
flash memory
storage device
Prior art date
Application number
TW104102053A
Other languages
English (en)
Other versions
TW201628007A (zh
Inventor
張逸康
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW104102053A priority Critical patent/TWI544487B/zh
Priority to CN201510074637.XA priority patent/CN105988939B/zh
Priority to US14/802,515 priority patent/US9569126B2/en
Application granted granted Critical
Publication of TW201628007A publication Critical patent/TW201628007A/zh
Publication of TWI544487B publication Critical patent/TWI544487B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

資料儲存裝置以及快閃記憶體控制方法
本發明係有關於資料儲存裝置，特別有關於快閃記憶體(flash memory)控制技術。
現今資料儲存裝置常以快閃記憶體(flash memory)為儲存媒體，常見型式包括非及閘型快閃記憶體(即NAND flash)…等。
快閃記憶體常用作記憶卡(memory card)、通用序列匯流排閃存裝置(USB flash device)、固態硬碟(SSD)...等產品。另外有一種應用是採多晶片封裝、將快閃記憶體與其控制器包裝在一起-稱為嵌入式快閃記憶體模組(如eMMC)。
快閃記憶體的實體空間通常包括複數個物理區塊(physical blocks)。各物理區塊包括複數物理頁(physical pages)。一物理區塊需要完整抹除(erase)後方能被重新配置使用。快閃記憶體之資料更新並非對同樣儲存空間作複寫，而是將更新資料儲存在閒置空間，至於舊儲存內容則轉為無效。快閃記憶體如此操作特性使得其儲存空間之管理明顯複雜、且不同於其他類型的儲存記憶元件。針對快閃記憶體而特別設計的快閃記憶體控制器相應產生。
本案介紹涉及復電(power recovery)設計的快閃記憶體控制技術。
根據本案一種實施方式所實現的一資料儲存裝置包括一快閃記憶體以及一控制單元。該快閃記憶體提供劃分為複數個物理區塊的儲存空間，且上述物理區塊各自更劃分為複數個物理頁。該控制單元包括一微控制器以及一隨機存取記憶體。該微控制器係運作來為寫入資料產生指令順序資訊，並以該隨機存取記憶體暫存上述寫入資料以及指令順序資訊。該微控制器更運作來將上述寫入資料以及指令順序資訊一併自該隨機存取記憶體刷新至該快閃記憶體之該等物理區塊中的一資料接收區塊。該微控制器更運作來在該資料儲存裝置復電時檢查該資料接收區塊，以根據上述指令順序資訊將指令順序晚於丟失資料的寫入資料捨棄。如此一來，即便有非預期掉電事件發生，復電後，該資料接收區塊內的有效資料係符合指令順序。根據本案技術，即便考量快閃記憶體運作效能使寫入資料非依指令順序刷新至資料接收區塊，該資料接收區塊內的有效資料仍是符合指令順序。
根據本案一種實施方式所實現的快閃記憶體控制方法包括：為欲寫入一快閃記憶體的寫入資料產生指令順序資訊，並以一隨機存取記憶體暫存上述寫入資料以及指令順序資訊；將上述寫入資料以及指令順序資訊一併自該隨機存取記憶體刷新至該快閃記憶體之複數個物理區塊中的一資料接收區塊；以及，在包括該快閃記憶體的一資料儲存裝置復電時，檢查該資料接收區塊，以根據上述指令順序資訊將指令順序晚於 丟失資料的寫入資料捨棄。
下文特舉實施例，並配合所附圖示，詳細說明本發明內容。
100‧‧‧快閃記憶體
200‧‧‧資料儲存裝置
202‧‧‧快閃記憶體
204‧‧‧控制單元
206‧‧‧主機
210‧‧‧系統內程式區塊
212‧‧‧閒置區塊
214‧‧‧資料區塊集合
220‧‧‧微控制器
222‧‧‧隨機存取記憶體
224‧‧‧唯讀記憶體
BLK1、BLK2…BLKi‧‧‧物理區塊
CB‧‧‧資料接收區塊
Data1…Data5‧‧‧寫入資料
S1…S5‧‧‧指令順序資訊
S302…S310、S402…S408‧‧‧步驟
SPO‧‧‧非預期掉電
第1圖圖解一快閃記憶體100的儲存空間規劃；第2圖圖解根據本案一種實施方式所實現的一資料儲存裝置200；第3圖為流程圖，圖解根據本發明一種實施方式所實現的快閃記憶體202寫入操作；第4圖為流程圖，圖解根據本發明一種實施方式所實現的復電程序；且第5圖圖解一種實施方式，係關於第2圖之實施例，使寫入資料對應之各物理頁存有一位元組(8位元)的指令順序資訊。
以下敘述列舉本發明的多種實施例。以下敘述介紹本發明的基本概念，且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。
第1圖圖解一快閃記憶體100的儲存空間規劃，其中係劃分為複數個物理區塊(physical blocks)BLK1、BLK2…BLKi…等。各物理區塊包括複數物理頁(physical pages)。
第2圖圖解根據本案一種實施方式所實現的一資料儲存裝置200，其中包括一快閃記憶體202以及一控制單元 204。控制單元204耦接於一主機206與該快閃記憶體202之間，包括根據主機206所下達的指令操作該快閃記憶體202。
快閃記憶體202之物理區塊係規劃如下，包括：系統內程式區塊210、閒置區塊212、資料接收區塊CB、資料區塊集合214。系統內程式區塊210用於儲存系統內程式(in-system programs)。資料接收區塊CB係由閒置區塊212供應，接收主機206所下達寫入資料。該資料接收區塊CB收集資料完畢後將由閒置區塊212中另一區塊取代其資料接收腳色，並呈資料區塊歸屬至資料區塊集合214。
控制單元204包括一微控制器220、一隨機存取記憶體222(如SRAM)以及一唯讀記憶體224。唯讀記憶體224存有唯讀程式碼(如，ROM code)。微控制器220係藉由執行該唯讀記憶體224所載之唯讀程式碼或/以及該快閃記憶體202系統內程式區塊210所載之系統內程式運作。
微控制器220係運作來為寫入資料產生指令順序資訊，並以該隨機存取記憶體222暫存上述寫入資料以及指令順序資訊。該微控制器220更運作來將上述寫入資料以及指令順序資訊一併自該隨機存取記憶體222刷新至該快閃記憶體202之中的該資料接收區塊CB。該微控制器220更運作來在該資料儲存裝置200復電時檢查該資料接收區塊CB，以根據上述指令順序資訊將指令順序晚於丟失資料的寫入資料捨棄。
此段落詳細說明第2圖所示實施例。主機206係依序發出寫入指令，要求寫入資料Data1、Data2、Data3、Data4以及Data5。微控制器220因而遵循指令先後為寫入資料 Data1、Data2、Data3、Data4以及Data5產生指令順序資訊S1、S2、S3、S4、S5，以標示寫入資料Data1係早於寫入資料Data2、寫入資料Data2係早於寫入資料Data3、寫入資料Data3係早於寫入資料Data4、且寫入資料Data4係早於寫入資料Data5。在微控制器220操作下，上述寫入資料(Data1…Data5)以及指令順序資訊(S1…S5)自該隨機存取記憶體222刷新至該快閃記憶體202之中的該資料接收區塊CB。特別是，該資料接收區塊CB之刷新係以快閃記憶體202之最佳效能為原則；即，刷新至該資料接收區塊CB的內容並不受限於指令順序。如圖所示，在考量快閃記憶體202操作效能下，寫入資料Data4、Data5以及其指令順序資訊S4、S5係早於寫入資料Data2、Data3以及指令順序資訊S2、S3刷新至該資料接收區塊CB。然而，在此實施例中，尚未來得及將寫入資料Data4、Data5以及其指令順序資訊S4、S5刷新入該資料接收區塊CB，即發生非預期掉電SPO(sudden power off)。在該資料儲存裝置200復電(例如，作SPOR(sudden power off recovery)程序)時，微控制器220係運作來檢查該資料接收區塊CB，以根據其所儲存的指令順序資訊S1、S4與S5將指令順序晚於丟失資料Data2、Data3的寫入資料Data4、Data5捨棄。一種實施方式係將該資料接收區塊CB中儲存寫入資料Data4、Data5以及順序資訊S4、S5的物理頁標為無效。如此一來，該資料接收區塊CB內的有效資料Data1係符合指令順序。微控制器220可運作來在此時建立該資料接收區塊CB的邏輯-物理位址映射資訊。根據本案技術，即便考量快閃記憶體運作效能使寫入資料非依指令順序刷新至資料接收區塊CB，該資料 接收區塊CB內的有效資料仍是符合指令順序。
第3圖為流程圖，圖解根據本發明一種實施方式所實現的快閃記憶體202寫入操作，以下搭配第2圖說明之。步驟S302獲得寫入資料；首先獲得寫入資料Data1。步驟S304對欲寫入該快閃記憶體202的寫入資料產生指令順序資訊；對應寫入資料Data1的指令順序資訊S1因而產生。步驟S306將上述寫入資料以及指令順序資訊暫存於該隨機存取記憶體222；故寫入資料Data1以及指令順序資訊S1暫存於該隨機存取記憶體222。步驟S308判斷是否進行快閃記憶體202刷新。以第2圖為例，係反覆進行步驟S302至S308直至處理到寫入資料Data5，步驟S308方判定刷新快閃記憶體202，進行步驟S310。步驟S310負責將處理過的寫入資料(Data1…Data5)以及其指令順序資訊(S1…S5)自該隨機存取記憶體222刷新至該快閃記憶體202的資料接收區塊CB。待步驟S310完成快閃記憶體202刷新後，流程重新回到步驟S302處理新的寫入資料。
在第2圖所示實施例，考量快閃記憶體202之操作效能，步驟S310係令寫入資料Data4、Data5以及其指令順序資訊S4、S5早於寫入資料Data2、Data3以及指令順序資訊S2、S3刷新至該資料接收區塊CB。然而，第2圖實施例中，尚未來得及將寫入資料Data4、Data5以及其指令順序資訊S4、S5刷新入該資料接收區塊CB，即發生非預期掉電SPO。第2圖實施例係因非預期掉電SPO中斷步驟S310。步驟S310中斷可以在復電時設計程序應付之。
第4圖為流程圖，圖解根據本發明一種實施方式所 實現的復電程序，以下搭配第2圖說明之。步驟S402係運作來檢查該資料接收區塊CB，取得其中所儲存的指令順序資訊S1、S4以及S5。步驟S404係運作來根據上述指令順序資訊S1、S4以及S5判斷是否在刷新該快閃記憶體202的過程中(步驟S310)有資料丟失。資料接收區塊CB存有的順序資訊S1、S4以及S5顯示確有寫入資料Data2以及Data3丟失，故流程進行步驟S406，將指令順序晚於丟失資料Data2以及Data3的寫入資料Data4以及Data5捨棄。在寫入資料Data4以及Data5捨棄後，流程進行步驟S408，建立該資料接收區塊CB的邏輯-物理位址映射資訊。以第2圖實施例為例，僅建立該資料接收區塊CB與寫入資料Data1之邏輯-物理位址關係。在其他例子中，倘若步驟S404確定沒有寫入資料丟失，則流程不做步驟S406，而是進行步驟S408，建立該資料接收區塊CB的邏輯-物理位址映射資訊。
一種實施方式係使寫入資料對應之各上述物理頁存有上述指令順序資訊。以第2圖為例，寫入資料Data1以及指令順序資訊S1以同一物理頁儲存；寫入資料Data4以及指令順序資訊S4以同一物理頁儲存；且寫入資料Data5以及指令順序資訊S5以同一物理頁儲存。
一種實施方式係以一串位元作上述指令順序資訊。在該資料儲存裝置200復電時對該資料接收區塊CB所存有的指令順序資訊作邏輯運算，以判斷出晚於上述丟失資料的寫入資料。
第5圖圖解一種實施方式，係關於第2圖之實施例，使寫入資料對應之各物理頁存有一位元組(8位元)的指令順 序資訊。低位元至高位元的邏輯’1’係標示先至後的指令順序。寫入資料Data1的指令順序資訊S1為”00000001”。寫入資料Data2的指令順序資訊S2為”00000010”。寫入資料Data3的指令順序資訊S3為”00000100”。寫入資料Data4的指令順序資訊S4為”00001000”。寫入資料Data5的指令順序資訊S5為”00010000”。如圖所示，刷新至資料接收區塊CB時若發生非預期掉電SPO，復電時步驟S402取得資料接收區塊CB中所儲存的指令順序資訊為”00000001”、”00001000”以及”00010000”。關於此實施例，步驟S404係對該資料接收區塊CB所存有的指令順序資訊”00000001”、”00001000”以及”00010000”作邏輯或(Logic“OR”)運算，獲得”00011001”，並基於最低位元的邏輯’0’判斷出丟失寫入資料Data2以及Data3。步驟S406係因而將晚於上述丟失寫入資料Data2以及Data3的寫入資料Data4以及Data5捨棄。資料接收區塊CB因而只具寫入資料Data1此有效資料，係符合指令順序。根據本案技術，即便考量快閃記憶體運作效能使寫入資料非依指令順序刷新至資料接收區塊CB，該資料接收區塊CB內的有效資料仍是符合指令順序。
基於以上技術內容，本案更涉及快閃記憶體的控制方法，不限定以特定架構的控制單元實現。此外，其他採用同樣概念控制一快閃記憶體的技術都屬於本案所欲保護的範圍。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍 當視後附之申請專利範圍所界定者為準。
200‧‧‧資料儲存裝置
202‧‧‧快閃記憶體
204‧‧‧控制單元
206‧‧‧主機
210‧‧‧系統內程式區塊
212‧‧‧閒置區塊
214‧‧‧資料區塊集合
220‧‧‧微控制器
222‧‧‧隨機存取記憶體
224‧‧‧唯讀記憶體
CB‧‧‧資料接收區塊
Data1…Data5‧‧‧寫入資料
S1…S5‧‧‧指令順序資訊
SPO‧‧‧非預期掉電

Claims (10)

  1. 一種資料儲存裝置，包括：一快閃記憶體，提供劃分為複數個物理區塊的儲存空間，且上述物理區塊各自更劃分為複數物理頁；以及一控制單元，包括一微控制器以及一隨機存取記憶體，其中：該微控制器係運作來為寫入資料產生指令順序資訊，並以該隨機存取記憶體暫存上述寫入資料以及指令順序資訊；該微控制器更運作來將上述寫入資料以及指令順序資訊一併自該隨機存取記憶體刷新至該快閃記憶體之該等物理區塊中的一資料接收區塊；且該微控制器更運作來在該資料儲存裝置復電時檢查該資料接收區塊，以根據上述指令順序資訊將指令順序晚於丟失資料的寫入資料捨棄。
  2. 如申請專利範圍第1項所述之資料儲存裝置，其中：在寫入資料捨棄後，該微控制器更運作來建立該資料接收區塊的邏輯-物理位址映射資訊。
  3. 如申請專利範圍第1項所述之資料儲存裝置，其中：該微控制器係運作來使寫入資料對應之各上述物理頁存有上述指令順序資訊。
  4. 如申請專利範圍第1項所述之資料儲存裝置，其中：該微控制器係運作來以一串位元作上述指令順序資訊；且該微控制器係運作來在該資料儲存裝置復電時對該資料接 收區塊所存有的上述指令順序資訊作邏輯運算，以判斷出晚於上述丟失資料的寫入資料。
  5. 如申請專利範圍第4項所述之資料儲存裝置，其中：該微控制器係以低位元至高位元的邏輯’1’標示先至後的指令順序；且該微控制器係運作來在該資料儲存裝置復電時對該資料接收區塊所存有的上述指令順序資訊作邏輯或運算，以基於最低位元的邏輯’0’判斷出晚於上述丟失資料的寫入資料。
  6. 一種快閃記憶體控制方法，包括：為欲寫入一快閃記憶體的寫入資料產生指令順序資訊，並以一隨機存取記憶體暫存上述寫入資料以及指令順序資訊；將上述寫入資料以及指令順序資訊一併自該隨機存取記憶體刷新至該快閃記憶體之複數個物理區塊中的一資料接收區塊，該快閃記憶體的各上述物理區塊更劃分為複數物理頁；以及在包括該快閃記憶體的一資料儲存裝置復電時，檢查該資料接收區塊，以根據上述指令順序資訊將指令順序晚於丟失資料的寫入資料捨棄。
  7. 如申請專利範圍第6項所述之快閃記憶體控制方法，更包括：在寫入資料捨棄後建立該資料接收區塊的邏輯-物理位址映射資訊。
  8. 如申請專利範圍第6項所述之快閃記憶體控制方法，更包 括：使寫入資料對應之各上述物理頁存有上述指令順序資訊。
  9. 如申請專利範圍第6項所述之快閃記憶體控制方法，更包括：以一串位元作上述指令順序資訊；以及在該資料儲存裝置復電時對該資料接收區塊所存有的上述指令順序資訊作邏輯運算，以判斷出晚於上述丟失資料的寫入資料。
  10. 如申請專利範圍第9項所述之快閃記憶體控制方法，更包括：以低位元至高位元的邏輯’1’標示先至後的指令順序；以及在該資料儲存裝置復電時對該資料接收區塊所存有的上述指令順序資訊作邏輯或運算，以基於最低位元的邏輯’0’判斷出晚於上述丟失資料的寫入資料。
TW104102053A 2015-01-22 2015-01-22 資料儲存裝置以及快閃記憶體控制方法 TWI544487B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104102053A TWI544487B (zh) 2015-01-22 2015-01-22 資料儲存裝置以及快閃記憶體控制方法
CN201510074637.XA CN105988939B (zh) 2015-01-22 2015-02-12 数据储存装置以及快闪存储器控制方法
US14/802,515 US9569126B2 (en) 2015-01-22 2015-07-17 Data storage device and flash memory control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104102053A TWI544487B (zh) 2015-01-22 2015-01-22 資料儲存裝置以及快閃記憶體控制方法

Publications (2)

Publication Number Publication Date
TW201628007A TW201628007A (zh) 2016-08-01
TWI544487B true TWI544487B (zh) 2016-08-01

Family

ID=56434091

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104102053A TWI544487B (zh) 2015-01-22 2015-01-22 資料儲存裝置以及快閃記憶體控制方法

Country Status (3)

Country Link
US (1) US9569126B2 (zh)
CN (1) CN105988939B (zh)
TW (1) TWI544487B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI668700B (zh) * 2017-12-22 2019-08-11 慧榮科技股份有限公司 資料儲存裝置與記憶體裝置之資料處理方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180039785A (ko) * 2016-10-10 2018-04-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
CN107506148B (zh) * 2017-08-29 2020-03-24 郑州云海信息技术有限公司 一种固态硬盘虚拟块弃用的方法与装置
TWI649755B (zh) 2017-12-22 2019-02-01 慧榮科技股份有限公司 資料儲存裝置與記憶體裝置之資料處理方法
CN110532195B (zh) 2018-05-23 2023-04-07 爱思开海力士有限公司 存储器***的工作负荷分簇及执行其的方法
CN109558092A (zh) * 2018-12-17 2019-04-02 杭州普创电子有限公司 一种芯片内部flash存储方法及装置
US20230289094A1 (en) * 2022-03-11 2023-09-14 Micron Technology, Inc. Techniques for controlling command order

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4900807B2 (ja) 2007-03-06 2012-03-21 株式会社日立製作所 ストレージシステム及びデータ管理方法
JP5158187B2 (ja) 2008-02-28 2013-03-06 富士通株式会社 ストレージ装置、ストレージ制御装置およびストレージ制御方法
KR101515621B1 (ko) * 2008-09-26 2015-04-29 삼성전자주식회사 반도체 디스크 장치 및 그것의 랜덤 데이터 처리 방법
JP4696171B2 (ja) 2009-05-19 2011-06-08 富士通株式会社 記憶装置、データ保存方法およびデータ保存プログラム
CN102023811B (zh) * 2009-09-10 2012-11-28 群联电子股份有限公司 对闪存下达程序化指令的方法和***
TWI454906B (zh) * 2009-09-24 2014-10-01 Phison Electronics Corp 資料讀取方法、快閃記憶體控制器與儲存系統
WO2011148223A1 (en) 2010-05-27 2011-12-01 Sandisk Il Ltd Memory management storage to a host device
US8688899B2 (en) 2010-09-28 2014-04-01 Fusion-Io, Inc. Apparatus, system, and method for an interface between a memory controller and a non-volatile memory controller using a command protocol
US8707096B2 (en) 2011-10-12 2014-04-22 Hitachi, Ltd. Storage system, data backup method, and system restarting method of a storage system incorporating volatile and nonvolatile memory devices
US9158700B2 (en) 2012-01-20 2015-10-13 Seagate Technology Llc Storing cached data in over-provisioned memory in response to power loss
TWI529730B (zh) * 2013-03-01 2016-04-11 慧榮科技股份有限公司 資料儲存裝置與快閃記憶體控制方法
KR101369408B1 (ko) 2013-03-15 2014-03-04 주식회사 디에이아이오 스토리지 시스템 및 이의 데이터 전송 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI668700B (zh) * 2017-12-22 2019-08-11 慧榮科技股份有限公司 資料儲存裝置與記憶體裝置之資料處理方法

Also Published As

Publication number Publication date
TW201628007A (zh) 2016-08-01
US20160216907A1 (en) 2016-07-28
US9569126B2 (en) 2017-02-14
CN105988939A (zh) 2016-10-05
CN105988939B (zh) 2018-11-30

Similar Documents

Publication Publication Date Title
TWI544487B (zh) 資料儲存裝置以及快閃記憶體控制方法
US10540289B2 (en) Data storage device and flash memory control method
TWI643066B (zh) 用來於一記憶裝置中重新使用關於垃圾收集的一目的地區塊之方法、記憶裝置及其控制器以及電子裝置
TWI570737B (zh) 資料儲存裝置以及快閃記憶體控制方法
JP5213965B2 (ja) １セル当り単一ビットｎａｎｄフラッシュメモリをエミュレートする１セル当り多ビットｎａｎｄフラッシュメモリ用コントローラ
JP5677336B2 (ja) メモリ・デバイス
TW201933369A (zh) 管理快閃記憶體模組的方法及相關的快閃記憶體控制器及電子裝置
TWI489466B (zh) 記憶體抹除方法、記憶體控制器與記憶體儲存裝置
TWI512609B (zh) 讀取命令排程方法以及使用該方法的裝置
US8819387B2 (en) Memory storage device, memory controller, and method for identifying valid data
TWI823784B (zh) 快閃記憶體控制器的控制方法、快閃記憶體控制器以及儲存裝置
WO2016173470A1 (zh) 一种基于嵌入式多媒体卡eMMC的存储方法及***
US9223688B2 (en) Data storing method and memory controller and memory storage device using the same
TW201633317A (zh) 資料重新寫入方法以及使用該方法的裝置
CN115587011A (zh) 管理存储装置中的调试日志的方法
CN111324549B (zh) 一种存储器及其控制方法和装置
TWI529730B (zh) 資料儲存裝置與快閃記憶體控制方法
TW202026883A (zh) 快閃記憶體控制器、管理快閃記憶體模組的方法及相關的電子裝置
US11526299B2 (en) Elastic buffer for media management of a memory sub-system
US10169224B2 (en) Data protecting method for preventing received data from losing, memory storage apparatus and memory control circuit unit
US20210191649A1 (en) Snap read optimization for media management for a memory sub-system
TW201521029A (zh) 非揮發性記憶體裝置