TWI544461B - 閘極驅動電路 - Google Patents

閘極驅動電路 Download PDF

Info

Publication number
TWI544461B
TWI544461B TW104114822A TW104114822A TWI544461B TW I544461 B TWI544461 B TW I544461B TW 104114822 A TW104114822 A TW 104114822A TW 104114822 A TW104114822 A TW 104114822A TW I544461 B TWI544461 B TW I544461B
Authority
TW
Taiwan
Prior art keywords
transistor
signal
gate
control
potential
Prior art date
Application number
TW104114822A
Other languages
English (en)
Other versions
TW201640468A (zh
Inventor
林志隆
杜元偉
鄭貿薰
塗俊達
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW104114822A priority Critical patent/TWI544461B/zh
Priority to CN201510446672.XA priority patent/CN104992658B/zh
Application granted granted Critical
Publication of TWI544461B publication Critical patent/TWI544461B/zh
Publication of TW201640468A publication Critical patent/TW201640468A/zh

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

閘極驅動電路
本發明是有關於一種驅動電路,尤其是有關於一種閘極驅動電路。
習知的閘極驅動電路架構通常是以4個電晶體搭配1個電容(4T1C)來實現。圖1為習知的一種閘極驅動電路的電路圖。如圖1所示,閘極驅動電路100包括電晶體10、電晶體20、電晶體30、電晶體40以及電容50。電晶體10的其中一端以及控制端共同接收起始訊號ST,而電晶體10的另一端將起始訊號ST輸入至節點Q,電晶體30的一端接收時脈訊號CK,電晶體30的另一端依據時脈訊號CK而輸出閘極訊號G[N]。電晶體20以及電晶體40的控制端共同接收下一級的閘極訊號G[N+1],電晶體40依據下一級的閘極訊號G[N+1]而重置節點Q以及電晶體30輸出閘極訊號G[N]的一端的電位。
上述的4T1C的閘極驅動電路100,在顯示器(圖未示)顯示一個畫面的期間內,一般只會接收一個起始訊號,而對應地輸出一個閘極訊號至顯示器的其中一條掃描線(圖未示)。具體而言,由於當下一級的閘極訊號G[N+1]產生時,節點Q的電位會被電晶體40重置而使得電晶體30無法被導 通,因此在這個時間點,電晶體30無法再一次輸出閘極訊號G[N]
此外,由於閘極驅動電路100不具有穩壓的功能,因此當電晶體30輸出閘極訊號G[N]之後,節點Q以及閘極訊號G[N]的輸出端實質上處於浮接的狀態,因此其電位有可能會受到時脈訊號CK的影響而呈現不穩定的狀態,導致輸出訊號G[N]的波型不穩定。
另外,為了能夠快速且有效地輸出閘極訊號G[N],因此電晶體30的尺寸一般來說會較大,而為了能夠在下一級的閘極訊號G[N+1]產生時,快速地重置節點Q以及閘極訊號G[N]輸出端的電位,因此電晶體40的尺寸必須對應於電晶體30,這會造成在同一個閘極驅動電路100當中必須同時使用兩個尺寸較大的電晶體,使得電路的面積難以縮小。
本發明提供一種閘極驅動電路,其可改善上述習知閘極驅動電路的多個缺點。
本發明提出的一種閘極驅動電路,用以提供閘極訊號至顯示器,顯示器用以顯示多個顯示畫面。閘極驅動電路包括閘極訊號產生電路、穩壓控制電路以及穩壓電路。閘極訊號產生電路接收起始訊號、第一時序訊號以及第二時序訊號,並依據起始訊號、第一時序訊號以及第二時序訊號而輸出閘極訊號至其中一條掃描線。穩壓控制電路接收第一電位、第二電位以及第一時序訊號,並依據第一電位、第二電位以及第一時序訊號而輸出穩壓控制訊號。穩壓電路接收第一電位以及穩壓控制訊號,並依據第一電位以及穩壓控制訊 號而輸出穩壓訊號至閘極訊號產生電路,以使閘極訊號產生電路在不輸出閘極訊號時處於穩壓狀態。其中,在顯示器顯示每一顯示畫面的期間內,閘極訊號產生電路接收多個起始訊號,並在每一顯示畫面的期間內對應地輸出多個閘極訊號至其中一條掃描線。
在本發明的較佳實施例中,上述之閘極訊號產生電路包括第一電晶體、第二電晶體以及電容。第一電晶體具有控制端、第一端以及第二端。第一電晶體之控制端用以接收第一時序訊號,第一電晶體之第二端用以接收起始訊號。第二電晶體具有控制端、第一端以及第二端。第二電晶體之控制端電連接於第一電晶體之第一端,第二電晶體之第一端輸出閘極訊號,第二電晶體之第二端接收第二時序訊號。電容電連接於第二電晶體之控制端以及第二電晶體之第一端之間。
在本發明的較佳實施例中,上述之穩壓控制電路包括第三電晶體以及第四電晶體。第三電晶體具有控制端、第一端以及第二端。第三電晶體之控制端電連接於第二電晶體之控制端,第三電晶體之第一端接收第一電位。第四電晶體具有控制端、第一端以及第二端。第四電晶體之控制端接收第一時序訊號,第四電晶體之第一端電連接第三電晶體之第二端並輸出穩壓控制訊號,第四電晶體之第二端接收第二電位。
在本發明的較佳實施例中,上述之穩壓電路包括第五電晶體以及第六電晶體。第五電晶體具有控制端、第一端以及第二端,第五電晶體之控制端電連接於第四電晶之第一端以接收穩壓控制訊號,第五電晶體之第一端接收第一電 位,第五電晶體之第二端電連接於第二電晶體之控制端,第五電晶體依據穩壓控制訊號而輸出穩壓訊號至第二電晶體之控制端。第六電晶體具有控制端、第一端以及第二端,第六電晶體之控制端電連接於第四電晶之第一端以接收穩壓控制訊號,第六電晶體之第一端接收第一電位,第六電晶體之第二端電連接於第二電晶體之第一端,第六電晶體依據穩壓控制訊號而輸出穩壓訊號至第二電晶體之第一端。
本發明因採用6個電晶體以及1個電容(6T1C)的電路架構來實現閘極驅動電路,因此能夠在顯示器顯示一個畫面的期間內,藉由輸入多個起始訊號而對應地產生多個閘極訊號至顯示器的其中一條掃描線,並且藉由穩壓控制電路以及穩壓電路而穩定閘極訊號輸出端的電位。除此之外,在本發明中,僅透過第二電晶體即可產生閘極訊號並且重置其所產生的閘極訊號,也就是說,只要藉由第二電晶體即可對閘極訊號的輸出端進行充電以及放電,因此只需要採用一個較大尺寸的電晶體,亦即可以縮小電路面積。
100、200、300‧‧‧閘極驅動電路
10、20、30、40‧‧‧電晶體
ST‧‧‧起始訊號
Q、A‧‧‧節點
CK‧‧‧時脈訊號
G[N+1]‧‧‧下一級的閘極訊號
G[N]‧‧‧閘極訊號
CK1‧‧‧第一時序訊號
CK2‧‧‧第二時序訊號
VH‧‧‧第一電位
VL‧‧‧第二電位
P[N]‧‧‧穩壓控制訊號
Q[N]‧‧‧穩壓訊號
201‧‧‧閘極訊號產生電路
202‧‧‧穩壓控制電路
203‧‧‧穩壓電路
21‧‧‧第一電晶體
22‧‧‧第二電晶體
23‧‧‧第三電晶體
24‧‧‧第四電晶體
25‧‧‧第五電晶體
26‧‧‧第六電晶體
27‧‧‧電容
21-1、22-1、23-1、24-1、25-1、26-1、27-1‧‧‧第一端
21-2、22-2、23-2、24-2、25-2、26-2、27-2‧‧‧第二端
21-3、22-3、23-3、24-3、25-3、26-3‧‧‧控制端
XCK‧‧‧第一時序訊號
CK‧‧‧第二時序訊號
G[N]‧‧‧閘極訊號
P[N]‧‧‧穩壓控制訊號
Q[N]‧‧‧穩壓訊號
VH‧‧‧第一電位
VL‧‧‧第二電位
T1‧‧‧第一起始時期
T2‧‧‧第一充電時期
T3‧‧‧第一放電時期
T4‧‧‧第二起始時期
T5‧‧‧第二充電時期
T6‧‧‧第二放電時期
T7‧‧‧穩壓時期
圖1為習知的閘極驅動電路的電路圖;圖2為本發明一實施例的閘極驅動電路的方塊圖;圖3為本發明一實施例的閘極驅動電路的電路圖;圖4為本發明一實施例的閘極驅動電路的時序圖;圖5為本發明另一實施例的閘極驅動電路的時序圖。
圖2為本發明一實施例的閘極驅動電路的方塊圖。如圖2所示,閘極驅動電路200包括閘極訊號產生電路201、穩壓控制電路202以及穩壓電路203。閘極驅動電路200用以提供閘極訊號G[N]至顯示器(圖未示),而顯示器用以顯示多個顯示畫面,且顯示器包含多條掃描線(圖未示)。閘極訊號產生電路201接收起始訊號ST、第一時序訊號CK1以及第二時序訊號CK2,並依據所接收的起始訊號ST、第一時序訊號CK1以及第二時序訊號CK2而輸出閘極訊號G[N]至上述的顯示器中的其中一條掃描線。穩壓控制電路202接收第一電位VH、第二電位VL以及第一時序訊號CK1,並依據第一電位VH、第二電位VL以及第一時序訊號CK1而輸出穩壓控制訊號P[N]。穩壓電路203接收第一電位VH以及穩壓控制訊號P[N],並依據所接收的第一電位VH以及穩壓控制訊號P[N]而輸出穩壓訊號Q[N]至閘極訊號產生電路201,以使閘極訊號產生電路201在不輸出閘極訊號G[N]時處於穩壓狀態。此外,在上述的顯示器顯示每一個顯示畫面的期間內,閘極訊號產生電路201可以接收多個起始訊號ST,並在每一個顯示畫面的期間內對應地輸出多個閘極訊號G[N]至上述的顯示器的其中一條掃描線。以下將詳細介紹閘極訊號產生電路201、穩壓控制電路202以及穩壓電路203的具體電路圖。
圖3為本發明一實施例的閘極驅動電路的電路圖。圖3中與圖2相同的標號表示相同的元件以及訊號。如圖3所示,閘極驅動電路300包括第一電晶體21、第二電晶體22、第三電晶體23、第四電晶體24、第五電晶體25、第六電晶體26以及電容27。閘極驅動電路300包括閘極訊號產生電路201、穩壓控制電路202以及穩壓電路203。閘極訊 號產生電路201包括第一電晶體21、第二電晶體22以及電容27。第一電晶體21具有第一端21-1、第二端21-2以及控制端21-3。第一電晶體21之控制端21-3用以接收第一時序訊號CK1,第一電晶體21之第二端21-2用以接收起始訊號ST。第二電晶體22具有第一端22-1、第二端22-2以及控制端22-3。第二電晶體22之控制端22-3電連接於第一電晶體21之第一端21-1,第二電晶體22之第一端22-1輸出閘極訊號G[N],第二電晶體22之第二端22-2接收第二時序訊號CK2。電容27電連接於第二電晶體22之控制端22-3以及第二電晶體22之第一端22-1之間。
承上述,如圖3所示,穩壓控制電路202包括第三電晶體23以及第四電晶體24。第三電晶體23具有第一端23-1、第二端23-2以及控制端23-3。第三電晶體23之控制端23-3電連接於第二電晶體22之控制端22-3,第三電晶體23之第一端23-1接收第一電位VH,第三電晶體23之控制端23-3電連接於第二電晶體22之控制端22-3。第四電晶體24具有第一端24-1、第二端24-2以及控制端24-3。第四電晶體24之控制端24-3接收第一時序訊號CK1,第四電晶體24之第一端24-1電連接第三電晶體23之第二端23-2並輸出穩壓控制訊號P[N],第四電晶體24之第二端24-2接收第二電位VL
承上述,如圖3所示,穩壓電路203包括第五電晶體25以及第六電晶體26。第五電晶體25具有第一端25-1、第二端25-2以及控制端25-3。第五電晶體25之控制端25-3電連接於第四電晶24之第一端24-1以接收穩壓控制訊號P[N],第五電晶體25之第一端25-1接收第一電位VH, 第五電晶體25之第二端25-2電連接於第二電晶體22之控制端22-3,第五電晶體25依據穩壓控制訊號P[N]而輸出穩壓訊號Q[N]至第二電晶體22之控制端22-3。第六電晶體26具有第一端26-1、第二端26-2以及控制端26-3。第六電晶體26之控制端26-3電連接於第四電晶體24之第一端24-1以接收穩壓控制訊號P[N],第六電晶體26之第一端26-1接收第一電位VH,第六電晶體26之第二端26-2電連接於第二電晶體22之第一端22-1,第六電晶體26依據穩壓控制訊號P[N]而輸出穩壓訊號Q[N]至第二電晶體22之第一端22-1。
特別一提的是,上述的第一時序訊號CK1以及第二時序訊號CK2互為反相且兩者的致能期間互不重疊,且較佳地,第一時序訊號CK1以及第二時序訊號之工作週期CK2實質上小於50%,例如是介於10%至50%之間,也就是說,當該第一時序訊號CK1被禁能且經過一段預設時間之後,第二時序訊號CK2才被致能。此外,本實施例的閘極驅動電路300係以P型電晶體來實現,但本發明並不以此為限,本領域的技術人員亦可以藉由N型電晶體來實現本發明的閘極驅動電路300。
圖4為本發明一實施例之閘極驅動電路的時序圖。如圖4所示,在本實施例中的第一時序訊號CK1以及CK2的工作週期小於50%且兩者的致能期間互不重疊,然而本發明並不以此為限,第一時序訊號CK1以及第二時序訊號CK2在實際上應用時亦可以採用50%的工作週期,理由將在後面詳述。請參照圖3以及圖4,當閘極訊號產生電路201在顯示器顯示一幀(一個畫面)的期間內接收二次起始訊號ST,並對應地輸出二次閘極訊號時G[N],閘極驅動電路201 係依序操作於第一起始時期T1、第一充電時期T2、第一放電時期T3、第二起始時期T4、第二充電時期T5、第二放電時期T6以及穩壓時期T7。當操作於第一起始時期T1,第一電晶體21、第二電晶體22、第三電晶體23以及第四電晶體24被導通,第五電晶體25以及第六電晶體26被截止,此時第二電晶體22之控制端22-3的電位具有第一準位。具體而言,在第一起始時期T1的期間內,第一時序訊號CK1導通第一電晶體21以及第四電晶體24。第一電晶體21被導通而因此將起始訊號ST傳遞至節點A,節點A的電位實質上與第二電晶體22的控制端22-3的電位相同,因此可以藉由節點A的電位而導通第二電晶體22以及第三電晶體23。由於第三電晶體23以及第四電晶體24被導通,此時穩壓控制訊號P[N]處於禁能,因此第五電晶體25以及第六電晶體26處於截止。
當操作於第一充電時期T2,第一電晶體21、第四電晶體24、第五電晶體25以及第六電晶體26被截止,第二電晶體22以及第三電晶體23被導通,此時第二電晶體22之控制端22-3的電位藉由電容27的耦合作用而轉換至第二準位,並使第二電晶體22之第一端22-1輸出閘極訊號G[N]。具體而言,當操作於第一充電時期T2的期間內,由於第二電晶體22被導通,因此第二電晶體22的第二端22-2所接收的第二時序訊號CK2的電位會被傳遞至第二電晶體22的第一端22-1,接著藉由電容27的耦合作用而使得節點A的電位由第一準位轉換至第二準位,如此一來會使得第二電晶體22的通道加大而讓第二電晶體22的第一端22-1的電位完全充電至第二時序訊號CK2,並藉由第二電晶體22的第一端 22-1輸出閘極訊號G[N]
當操作於第一放電時期T3,第二電晶體22之第一端22-1停止輸出閘極訊號G[N],並藉由27電容的耦合作用而使第二電晶體22之控制端22-3的電位回復至第一準位。具體而言,當操作於第一放電時期T3的期間內,第二時序訊號CK2處於禁能而使得第二電晶體22的第一端22-1不再充電,且在此期間內,第一時序訊號CK1尚未致能,因此節點A的電位會藉由電容27的耦合作用而由第二準位回復至第一準位。值得注意的是,由於本實施例採用的第一時序訊號CK1以及第二時序訊號CK2的工作週期小於50%且致能期間互不重疊,因此可以在第一放電時期T3的期間內使第二電晶體22的第一端22-1快速地放電而停止輸出閘極訊號G[N]。然而,第一時序訊號CK1以及第二時序訊號CK2亦可以是工作週期為50%,但致能期間依然互不重疊。
當操作於第二起始時期T4,第一電晶體21、第二電晶體22、第三電晶體33以及第四電晶體24被導通,第五電晶體25以及第六電晶體被截止,此時第二電晶體22之控制端22-3的電位維持在第一準位。與第一起始時期T1相同,在第二起始時期T2的期間內,第一時序訊號CK1導通第一電晶體21以及第四電晶體24。第一電晶體21被導通而因此將起始訊號ST傳遞至節點A,節點A的電位實質上與第二電晶體22的控制端22-3的電位相同,因此可以藉由節點A的電位而導通第二電晶體22以及第三電晶體23。由於第三電晶體23以及第四電晶體24被導通,此時穩壓控制訊號P[N]處於禁能,因此第五電晶體25以及第六電晶體26處於截止。
當操作於第二充電時期T5,第一電晶體21、第四電晶體24、第五電晶體25以及第六電晶體26被截止,第二電晶體22以及第三電晶體23被導通,此時第二電晶體22之控制端22-3的電位藉由電容27的耦合作用而轉換至第二準位,並使第二電晶體22之第一端22-1再次輸出閘極訊號G[N]。與第一充電時期T2相同,當操作於第二充電時期T5的期間內,由於第二電晶體22被導通,因此第二電晶體22的第二端22-2所接收的第二時序訊號CK2的電位會被傳遞至第二電晶體22的第一端22-1,接著藉由電容27的耦合作用而使得節點A的電位由第一準位轉換至第二準位,如此一來會使得第二電晶體22的通道加大而讓第二電晶體22的第一端22-1的電位完全充電至第二時序訊號CK2,並藉由第二電晶體22的第一端22-1而再次輸出閘極訊號G[N]
當操作於第二放電時期T6,第二電晶體22之第一端22-1停止輸出閘極訊號G[N],並藉由電容27的耦合作用而使第二電晶體22之控制端22-3的電位回復至第一準位。與第一放電時期T3相同,當操作於第二放電時期T6的期間內,第二時序訊號CK2被禁能而使得第二電晶體22的第一端22-1不再充電,且在此期間內,第一時序訊號CK1尚未致能,因此節點A的電位會藉由電容27的耦合作用而由第二準位回復至第一準位。值得注意的是,由於本實施例採用的第一時序訊號CK1以及第二時序訊號CK2的工作週期小於50%且致能期間互不重疊,因此可以在第二放電時期T6的期間內使第二電晶體22的第一端22-1快速地放電而停止輸出閘極訊號G[N]。然而,第一時序訊號CK1以及第二時序訊號CK2亦可以是工作週期為50%,但致能期間依然互不 重疊,只是在這種情況之下,則第二電晶體22的尺寸可能必須增加,才能夠較快地進行放電。
當操作於穩壓時期T7,第一電晶體21、第四電晶體24、第五電晶體25以及第六電晶體26被導通,第二電晶體22以及第三電晶體23被截止,此時第二電晶體22不輸出閘極訊號G[N],且第二電晶體22之控制端22-3以及第一端22-1接收穩壓訊號Q[N]而處於穩壓狀態。具體而言,當操作於穩壓時期T7的期間內,第一時序訊號CK1導通第一電晶體21以及第四電晶體24,且在此期間內,起始訊號ST處於禁能,因此節點A的電位無法導通第二電晶體22以及第三電晶體23,如此一來會使得第四電晶體24的第一端24-1依據第四電晶體24的第二端24-2所接收的第二電位VL而輸出穩壓控制訊號P[N]並導通第五電晶體25以及第六電晶體26。當第五電晶體25以及第六電晶體26被導通時,第五電晶體25以及第六電晶體26的第一端26-1會依據所接收的第一電位VH而分別輸出穩壓訊號Q[N]至第二電晶體22的控制端22-3以及第二電晶體22的第一端22-1,以確保第二電晶體22的控制端22-3以及第一端22-1不處於浮接狀態,因此即使第一時序訊號CK1以及第二時序訊號CK2不停地在電位上做改變,也不會影響電晶體22的第一端22-1的電位,而使得第二電晶體22的第一端22-1處於穩壓狀態。
上述實施例係為閘極驅動電路300在顯示器(圖未示)顯示一個畫面的期間內接收兩個起始訊號ST而對應地輸出兩個閘極訊號G[N]至顯示器的其中一條閘極線的說明,然而本領域通常知識者亦可知,當閘極驅動電路300在顯示器顯示一個畫面的期間內僅接收一個起始訊號ST時,則閘 極驅動電路300的操作順序在圖4中的時序會是第一起始時期T1、第一充電時期T2、第一放電時期T3接著便是穩壓時期T7。當然,也可以是由第二起始時期T4做為第一個操作期間,接著是第二充電時期T5、第二放電時期T6以及穩壓時期T7,操作的方法均與前述相同,僅是在顯示器顯示一個畫面的期間內,閘極驅動電路300所接收的起始訊號ST的次數不同而已。
圖5為本發明另一實施例之閘極驅動電路的時序圖。圖5與圖4的差異僅在於,閘極驅動電路300在不同的時間點接收第二個起始訊號ST而對應地輸出閘極訊號G[N],且所輸出的兩個掃描訊號G[N]的時間間距可藉由所接收的兩個起始訊號ST的時間間距做調整,其餘的操作方法都與圖4相同,因此不再於此贅述。雖然在本發明中,僅列舉了閘極驅動電路300在顯示器顯示一個畫面的期間內接收一個與兩個起始訊號ST的實施例,但本發明並不以此為限,所接收的起始訊號ST的數目以及間距當可由本領域技術人員自行依照需求而做調整,且均屬於本發明所保護的範疇之內。
綜上所述,本發明係藉由6T1C的電路結構來實現一種閘極驅動電路,並搭配工作週期小於50%且致能期間互不重疊的兩個時序訊號來進行操作,並藉此使本發明的閘極驅動電路可以在顯示器顯示一個畫面的期間內,依據多個起始訊號而產生對應的閘極訊號至顯示器的其中一條閘極線,並且僅藉由一個尺寸較大的電晶體即可對閘極訊號的輸出端進行快速的充電以及放電,且所輸出的多個掃描訊號的時間間距可藉由所接收的多個起始訊號的時間間距做調整, 在應用層面上較習知的4T1C閘極驅動電路更為廣泛。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧閘極驅動電路
201‧‧‧閘極訊號產生電路
202‧‧‧穩壓控制電路
203‧‧‧穩壓電路
ST‧‧‧起始訊號
XCK‧‧‧第一時序訊號
CK‧‧‧第二時序訊號
G[N]‧‧‧閘極訊號
P[N]‧‧‧穩壓控制訊號
Q[N]‧‧‧穩壓訊號
VH‧‧‧第一電位
VL‧‧‧第二電位

Claims (10)

  1. 一種閘極驅動電路,用以提供一閘極訊號至一顯示器,該顯示器用以顯示多個顯示畫面,該顯示器包含多條掃描線,該閘極驅動電路包括:一閘極訊號產生電路,接收一起始訊號、一第一時序訊號以及一第二時序訊號,並依據該起始訊號、該第一時序訊號以及該第二時序訊號而輸出該閘極訊號至該些掃描線之中的其中一條;一穩壓控制電路,接收一第一電位、一第二電位以及該第一時序訊號,並依據該第一電位、該第二電位以及該第一時序訊號而輸出一穩壓控制訊號;以及一穩壓電路,接收該第一電位以及該穩壓控制訊號,並依據該第一電位以及該穩壓控制訊號而輸出一穩壓訊號至該閘極訊號產生電路,以使該閘極訊號產生電路在不輸出該閘極訊號時處於一穩壓狀態;其中,在該顯示器顯示每一顯示畫面的期間內,該閘極訊號產生電路接收多個該起始訊號,並在每一顯示畫面的期間內對應地輸出多個該閘極訊號至該些掃描線之中的其中一條。
  2. 如申請專利範圍第1項所述之閘極驅動電路,其中,該閘極訊號產生電路包括:一第一電晶體,具有一控制端、一第一端以及一第二端,該第一電晶體之該控制端用以接收該第一時序訊號,該第一電晶體之該第二端用以接收該起始訊號; 一第二電晶體,具有一控制端、一第一端以及一第二端,該第二電晶體之該控制端電連接於該第一電晶體之該第一端,該第二電晶體之該第一端輸出該閘極訊號,該第二電晶體之該第二端接收該第二時序訊號;以及一電容,該電容電連接於該第二電晶體之該控制端以及該第二電晶體之該第一端之間。
  3. 如申請專利範圍第2項所述之閘極驅動電路,其中,該穩壓控制電路包括:一第三電晶體,具有一控制端、一第一端以及一第二端,該第三電晶體之該控制端電連接於該第二電晶體之該控制端,該第三電晶體之該第一端接收該第一電位;以及一第四電晶體,具有一控制端、一第一端以及一第二端,該第四電晶體之該控制端接收該第一時序訊號,該第四電晶體之該第一端電連接該第三電晶體之該第二端並輸出該穩壓控制訊號,該第四電晶體之該第二端接收該第二電位。
  4. 如申請專利範圍第3項所述之閘極驅動電路,其中,該穩壓電路包括:一第五電晶體,具有一控制端、一第一端以及一第二端,該第五電晶體之該控制端電連接於該第四電晶之該第一端以接收該穩壓控制訊號,該第五電晶體之該第一端接收該第一電位,該第五電晶體之該第二端電連接於該第二電晶體之該控制端,該第五電晶體依據該穩壓控制訊號而輸出該穩壓訊號至該第二電晶體之該控制端;以及一第六電晶體,具有一控制端、一第一端以及一第二端, 該第六電晶體之該控制端電連接於該第四電晶體之該第一端以接收該穩壓控制訊號,該第六電晶體之該第一端接收該第一電位,該第六電晶體之該第二端電連接於該第二電晶體之該第一端,該第六電晶體依據該穩壓控制訊號而輸出該穩壓訊號至該第二電晶體之該第一端。
  5. 如申請專利範圍第4項所述之閘極驅動電路,其中,當該閘極訊號產生電路在該顯示器顯示一幀的期間內接收一次該起始訊號,並對應輸出該閘極訊號時,該閘極驅動電路係依序操作於一第一起始時期、一第一充電時期、一第一放電時期以及一穩壓時期,當操作於該第一起始時期,該第一電晶體、該第二電晶體、該第三電晶體以及該第四電晶體被導通,該第五電晶體以及該第六電晶體被截止,此時該第二電晶體之該控制端的電位具有一第一準位,當操作於該第一充電時期,該第一電晶體、該第四電晶體、該第五電晶體以及該第六電晶體被截止,該第二電晶體以及該第三電晶體被導通,此時該第二電晶體之該控制端的電位藉由該電容的耦合作用而轉換至一第二準位,並使該第二電晶體之該第一端輸出該閘極訊號,當操作於該第一放電時期,該第二電晶體之該第一端停止輸出該閘極訊號,並藉由該電容的耦合作用而使該第二電晶體之該控制端的電位回復至該第一準位,當操作於該穩壓時期,該第一電晶體、該第四電晶體、該第五電晶體以及該第六電晶體被導通,該第二電晶體以及該第三電晶體被截止,此時該第二電晶體不輸出該閘極訊號,且該第二電晶體之該控制端以及該第一端接收該穩壓訊號而處於該穩壓狀態。
  6. 如申請專利範圍第5項所述之閘極驅動電路,其中,當該閘極訊號產生電路在該顯示器顯示一幀的期間內接收二次該起始訊號,並對應輸出二次該閘極訊號時,該閘極驅動電路於該第一放電時期之後以及該穩壓時期之前,更依序操作於一第二起始時期、一第二充電時期、以及一第二放電時期,當操作於該第二起始時期,該第一電晶體、該第二電晶體、該第三電晶體以及該第四電晶體被導通,該第五電晶體以及該第六電晶體被截止,此時該第二電晶體之該控制端的電位維持在該第一準位,當操作於該第二充電時期,該第一電晶體、該第四電晶體、該第五電晶體以及該第六電晶體被截止,該第二電晶體以及該第三電晶體被導通,此時該第二電晶體之該控制端的電位藉由該電容的耦合作用而轉換至該第二準位,並使該第二電晶體之該第一端再次輸出該閘極訊號,當操作於該第二放電時期,該第二電晶體之該第一端停止輸出該閘極訊號,並藉由該電容的耦合作用而使該第二電晶體之該控制端的電位回復至該第一準位。
  7. 如申請專利範圍第6項所述之閘極驅動電路,其中,該第一時序訊號以及該第二時序訊號之工作週期小於50%,且該第一時序訊號以及該第二時序訊號之工作週期互不重疊。
  8. 如申請專利範圍第7項所述之閘極驅動電路,其中,當該第一時序訊號與該第二時序訊號並不同時導通,當該第一時序訊號被截止且經過一預設時間之後,該第二時序訊號才被導通。
  9. 如申請專利範圍第7項所述之閘極驅動電路,其中,該第一時序訊號以及該第二時序訊號之工作週期介於10%至50%之間。
  10. 如申請專利範圍第1項所述之閘極驅動電路,其中,該第一時序訊號以及該第二時序訊號之工作週期為50%。
TW104114822A 2015-05-08 2015-05-08 閘極驅動電路 TWI544461B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104114822A TWI544461B (zh) 2015-05-08 2015-05-08 閘極驅動電路
CN201510446672.XA CN104992658B (zh) 2015-05-08 2015-07-27 栅极驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104114822A TWI544461B (zh) 2015-05-08 2015-05-08 閘極驅動電路

Publications (2)

Publication Number Publication Date
TWI544461B true TWI544461B (zh) 2016-08-01
TW201640468A TW201640468A (zh) 2016-11-16

Family

ID=54304462

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114822A TWI544461B (zh) 2015-05-08 2015-05-08 閘極驅動電路

Country Status (2)

Country Link
CN (1) CN104992658B (zh)
TW (1) TWI544461B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI567710B (zh) * 2015-11-16 2017-01-21 友達光電股份有限公司 顯示裝置及陣列上閘極驅動電路
TWI657699B (zh) * 2017-05-12 2019-04-21 友達光電股份有限公司 顯示面板
TWI691943B (zh) * 2018-12-14 2020-04-21 友達光電股份有限公司 脈波產生電路
CN111627404B (zh) * 2020-06-09 2021-11-23 武汉华星光电技术有限公司 一种goa电路、显示面板和显示装置
TWI783570B (zh) * 2021-07-12 2022-11-11 友達光電股份有限公司 驅動裝置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3602343B2 (ja) * 1998-09-02 2004-12-15 アルプス電気株式会社 表示装置
US20030227447A1 (en) * 2002-06-04 2003-12-11 Ngk Insulators, Ltd. Display device
KR101609260B1 (ko) * 2009-12-04 2016-04-05 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
CN103000155B (zh) * 2012-12-11 2014-10-08 京东方科技集团股份有限公司 移位寄存器单元、阵列基板栅极驱动装置及显示设备
CN103165190A (zh) * 2013-02-01 2013-06-19 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、阵列基板和显示装置
CN104299590B (zh) * 2014-10-30 2016-08-24 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104299595B (zh) * 2014-11-06 2016-08-24 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置

Also Published As

Publication number Publication date
CN104992658A (zh) 2015-10-21
CN104992658B (zh) 2018-01-02
TW201640468A (zh) 2016-11-16

Similar Documents

Publication Publication Date Title
TWI544461B (zh) 閘極驅動電路
US9905192B2 (en) GOA unit and driving method, GOA circuit and display device
US10573224B2 (en) Shift register unit and driving method thereof, gate driving circuit and display device to reduce drift of potential of a pull-down node when the potential is risen
TWI413986B (zh) 移位暫存器
US10186230B2 (en) Shift register, gate driving circuit and driving method thereof, display panel
EP3223268B1 (en) Shift register unit and driving method therefor, shift register, and display device
CN103761937B (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
WO2017211094A1 (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN104157252B (zh) 一种移位寄存器、栅极驱动电路及显示装置
EP3041000A1 (en) Shift register unit, shift register, and display device
US20200111435A1 (en) Shift register unit, gate driving circuit and driving method thereof
TWI611413B (zh) 移位暫存器電路
US20180108289A1 (en) Shift register unit and driving method thereof, gate driving circuit and display device
WO2016161725A1 (zh) 移位寄存器单元、栅极驱动装置以及显示装置
EA034004B1 (ru) Схема goa двунаправленной развертки
TW201019306A (en) Gate driver and operating method thereof
WO2019007049A1 (zh) 移位寄存器、栅极驱动电路及驱动方法和液晶显示器
KR102329977B1 (ko) 게이트구동부 및 이를 포함하는 표시장치
US10998067B2 (en) Shift register, driving method thereof, gate driving circuit and display panel
US10102806B2 (en) Shift register, gate driving circuit, array substrate
JP2019501409A (ja) 液晶表示装置及びgoa回路
US8503601B2 (en) Gate-on array shift register
WO2019033641A1 (en) PIXEL CIRCUIT, DISPLAY PANEL, ITS ATTACK METHOD, AND DISPLAY APPARATUS
RU2011152759A (ru) Схема возбуждения устройства отображения, устройство отображения и способ возбуждения устройства отображения
TW201602991A (zh) 畫素電路及其控制方法與具該電路的顯示裝置