TWI543395B - 圖案化光電基板及其製作方法 - Google Patents

圖案化光電基板及其製作方法 Download PDF

Info

Publication number
TWI543395B
TWI543395B TW102133449A TW102133449A TWI543395B TW I543395 B TWI543395 B TW I543395B TW 102133449 A TW102133449 A TW 102133449A TW 102133449 A TW102133449 A TW 102133449A TW I543395 B TWI543395 B TW I543395B
Authority
TW
Taiwan
Prior art keywords
patterned
substrate
photovoltaic
patterned structure
metal layer
Prior art date
Application number
TW102133449A
Other languages
English (en)
Other versions
TW201440251A (zh
Inventor
柯文政
陳衛國
洪福益
何嘉哲
Original Assignee
中國砂輪企業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國砂輪企業股份有限公司 filed Critical 中國砂輪企業股份有限公司
Priority to TW102133449A priority Critical patent/TWI543395B/zh
Priority to CN201310638546.5A priority patent/CN104465917B/zh
Priority to US14/104,547 priority patent/US9385274B2/en
Publication of TW201440251A publication Critical patent/TW201440251A/zh
Application granted granted Critical
Publication of TWI543395B publication Critical patent/TWI543395B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)

Description

圖案化光電基板及其製作方法
本發明係關於一種圖案化光電基板及其製作方法，尤指一種兼具有微米級第一圖案結構及次微米級第二圖案化結構之基板，及具有該基板之發光二極體。
人類照明歷史發展至今已進入固態照明時代，發光亮度更亮、售價更低廉、壽命更長、穩定性更高..等特性需求為固態照明產業共同追求的目標。而照明市場首重發光二極體之亮度需求，一般而言，發光二極體的最大光輸出(Lmax)主要由外部量子效率(ηext)及最大操作電流(Imax)所決定，即Lmax=ηext×Imax，其中，外部量子效率(ηext)又為內部量子效率(ηint)及光萃取效率(ηextr)所決定，即ηext=ηint×ηextr。目前一般藍光發光二極體的內部量子效率已達70%以上，然而綠光發光二極體的內部量子效率卻驟降至40%以下，因此，藉由提升內部量子效率與光萃取效率以改善發光二極體的外部量子效率或增加發光二極體的 發光亮度仍存在很大空間。
由於氮化鎵與藍寶石基板間之晶格不匹配程度高達16%，當以藍寶石基板作為基材，進行氮化鎵薄膜磊晶時，氮化鎵薄膜內部會存在著應力，並出現許多不同種類差排缺陷，使氮化鎵薄膜差排密度達109至1010cm-2，嚴重影響磊晶薄膜品質，且缺陷通常扮演非輻射的復合中心，造成發光效率降低。因此，圖案化藍寶石基板製作技術的開發，其關鍵在於缺陷密度的降低，以實質提升氮化鎵薄膜磊晶品質及增加發光亮度。藉由氮化鎵薄膜在圖案基板側壁上成長以改變氮化鎵薄膜差排缺陷成長方向，差排缺陷將彎曲90°，使互相交錯形成堆疊錯位等消除缺陷，並且在磊晶時透過三維應力釋放減少缺陷形成，降低薄膜內部差排密度以提升晶體品質。目前研究亦指出使用圖案藍寶石基板成長之氮化鎵薄膜發現可以降低差排缺陷密度到108至109cm-2，並進一步提升發光二極體的內部量子效率及發光亮度。
在最新的研究中，亦有使用次微米尺度圖案基板來成長發光二極體結構，對於同一面積之圖案基板，縮小圖案尺寸增加圖案數量將提升側向成長的有效區域面積，側向成長機制增強，造成更容易改變成長方向並形成堆疊錯位以消除差排缺陷，及大幅減低薄膜內部差排密度，同時由於圖案間距較短，易在氮化鎵磊晶時形成空洞阻擋缺陷延伸，提升氮化鎵薄膜磊晶品質。研究結果顯示，使用微米尺度圖案藍寶石基板成長之氮化鎵薄膜可以降低 差排密度到108cm-2，如將圖案基板改成次微米尺度時，由於單位體積應力釋放程度增加，則可將差排密度降低至107cm-2或更低。
已知技術中，如中華民國公告專利第I396297號，係揭示一種發光二極體，包括：基板，具有微米級孔洞於其中；作為緩衝層之奈米級多孔性光子晶體結構，形成於基板之上；第一型磊晶層，形成於上述緩衝層多孔性光子晶體結構之上；發光層，形成於上述第一型磊晶層之上；第二型磊晶層，形成於上述發光層之上；第一接觸電極，形成於上述該第一型磊晶層之上；以及，第二接觸電極，形成於上述第二型磊晶層之上。
另一中華民國公開專利第201251113號，係揭示一種LED基板之製造方法、LED基板及白光LED構造，主要目的係為使LED發出演色性佳之高亮度白光，該基板之反射面上係形成複數頂部呈曲面之凸起顆粒，該些凸起顆粒之底部寬度為2微米至4微米，高度為1.2微米至1.8微米，相鄰凸起顆粒之間距則為0.6微米至3微米，並使一氮化銦鎵磊晶層於通電後發出波長為380至410奈米範圍內之紫外光，紫外光經由該基板之反射面及該些凸起顆粒反射，並激發混合氧化鋅及釔鋁石榴石之螢光物質而產生紫外光之互補色光，而於相互混色後，由一封裝體散射出演色性佳之高亮度白光，而可用於照明等用途。
然而，上述發明二極體中，主要都是藉由單獨在基板上形成一奈米級多孔性光子晶體結構或微米級凸起 顆粒以提高發光二極體之發光效率，然而，前述微米級或奈米級結構設計對於降低差排密度程度或提升發光效率的程度都仍有其本質上的限制。
此外，如本案申請人申請的中華民國專利申請案第102111662號，係揭示一種光電元件的基板，提供至少一光電元件形成於該基板的一上表面，其特徵在於，該基板的該上表面具有複數個微米結構與複數個次微米結構以構成一粗糙表面，其中該些次微米結構的尺寸小於該些微米結構。藉此，可改善基板之光學漫射率，並可增進成長於基板上的磊晶薄膜材料品質，進而提升光電元件之光萃取效率，達到提升整體光電元件之發光亮度。本發明另提供一種光電元件。其中，該前案為本案申請人所提出藉由微米結構及次微米結構之組合以增進磊晶薄膜材料品質或提升整體光電元件之發光亮度。
因此，目前急需發展出一種圖案化光電基板及具有該基板之發光二極體，其可以有效降低氮化鎵薄膜之差排缺陷密度，並增加發光二極體之發光效率，進而提高發光二極體之應用性及價值實有其需要。
本發明之主要目的係在提供一種圖案化光電基板及其製作方法，其可藉由基板表面之圖案化設計，以提升磊晶品質或減少氮化鎵薄膜之差排缺陷密度，進而使發光二極體具有更優異的發光效率及性能。
為達成上述目的，本發明係提供一種圖案化光電基板之製作方法，其步驟包括：(A)提供一基板；(B)藉由一第一蝕刻處理於該基板表面形成一第一圖案化結構及一間隔區域；(C)形成一第一金屬層及一第二金屬層於該基板上之該第一圖案化結構及該間隔區域表面；(D)藉由一陽極氧化鋁處理(anodic aluminum oxide,AAO)於該第二金屬層上形成一第二圖案化結構，該第二圖案化結構位於該第一圖案化結構及該間隔區域上方之其中一者或兩者；(E)藉由一第二蝕刻處理使該第二圖案化結構向下延伸至該第一金屬層及該基板之部分表面；以及(F)藉由一酸液處理以自該基板上移除該第一金屬層及該第二金屬層，以形成具有該第一圖案化結構及該第二圖案化結構之該基板。
在本發明之一種圖案化光電基板之製作方法中，於步驟(B)及(E)中，該第一蝕刻處理或該第二蝕刻處理可為一等向性蝕刻(Isotropic etching)或一非等向性蝕刻(Anisotropic etching)，其中，該第一蝕刻處理或該第二蝕刻處理可為電感式偶合電漿反應性離子蝕刻法(ICP-RIE)、化學液蝕刻法、乾式蝕刻法、電漿蝕刻法、或雷射加工法。此外，在前述本發明之一種圖案化光電基板之製作方法中，該等向性蝕刻可利用化學蝕刻液(例如強酸)在高溫環境下進行化學蝕刻反應，以在基板上製作出具有一定週期性之微米級突出或凹槽結構；此外，該非等向性蝕刻程序為先在基板上形成一圖案化光阻層，再利用電感式耦合電漿反應性離子蝕刻(ICP-RIE)技術進行蝕刻，以選擇性地移除 部分基板，同樣可達到上述形成具有一定週期性之微米級突出或凹槽結構之目的。
在本發明之一種圖案化光電基板之製作方法中，於步驟(B)中，更包括提供一第一光阻層設置於該基板之部分表面上，使該第一蝕刻處理可為選擇性地移除部分的該基板；此外，在前述本發明之一種圖案化光電基板之製作方法中，該第一圖案化結構可為一微米級突出結構或一微米級凹槽結構，且該間隔區域可為一平面結構。於本發明之一態樣中，該第一圖案化結構可為一微米級突出結構。於本發明之另一態樣中，該第一圖案化結構可為一微米級凹槽結構。
在本發明之一種圖案化光電基板之製作方法中，於步驟(C)中，該第一金屬層或該第二屬層之形成可藉由塗佈法、化學電鍍法、濺鍍法、蒸鍍法、陰極電弧法、或化學氣相沉積法，其中，蒸鍍法包括電子束蒸鍍法、熱蒸鍍法、高週波蒸鍍法、或雷射蒸鍍法等，本發明並未侷限於此。在前述本發明之一種圖案化光電基板之製作方法中，該第一金屬層為至少一選擇由鈦、鉻、鉬、或其組合所組成之群組，且該第一金屬層之厚度可為1奈米至1微米；此外，該第二金屬層為鋁，且該第二金屬層之厚度可為10奈米至100微米。於本發明之一態樣中，該第一金屬層為鈦。
在本發明之一種圖案化光電基板之製作方法中，於步驟(D)中，更包括提供一第二光阻層設置於該第一 圖案化結構上方之該第二金屬層表面，使該陽極氧化鋁處理可為選擇性地移除部分的該間隔區域上方之該第二金屬層，因此，該第二圖案化結構可形成於該間隔區域上方之第二金屬層，但該第一圖案化結構上方之第二金屬層則不會具有該第二圖案化結構。另外，在前述本發明之一種圖案化光電基板之製作方法中，於步驟(D)中，更包括提供該第二光阻層設置於該間隔區域上方之該第二金屬層表面，使該陽極氧化鋁處理可為選擇性地移除部分的該第一圖案化結構上方之該第二金屬層，因此，該第二圖案化結構可形成於該第一圖案化結構上方之該第二金屬層，但該間隔區域結構上方之第二金屬層則不會具有該第二圖案化結構。
在本發明之一種圖案化光電基板之製作方法中，於步驟(E)中，該第二圖案化結構可為一次微米級凹槽結構。此外，在前述本發明之一種圖案化光電基板之製作方法中，於步驟(F)之後，更包括提供一緩衝層及一光電元件形成於該基板上，使該基板可結合該緩衝層及該光電元件以形成一發光二極體或一太陽能電池。
本發明之另一目的係在提供一種圖案化光電基板，其係藉由前述圖案化光電基板之製作方法所製成的圖案化光電基板，並可藉由基板表面之圖案化設計，以提升磊晶品質或減少氮化鎵薄膜之差排缺陷密度，進而使發光二極體具有更優異的發光效率及性能。
為達成上述目的，本發明係提供一種圖案化光電基板，其包括一基板，該基板可具有一第一圖案化結構、一間隔區域及一第二圖案化結構，其中，該第二圖案化結構可形成於該第一圖案化結構及該間隔區域之其中一者或兩者，且該第一圖案結構可為一微米級突出結構或一微米級凹槽結構，該間隔區域可為一平面結構，且該第二圖案化結構可為一次微米級凹槽結構。
在本發明之一種圖案化光電基板中，該第一圖案化結構或該第二圖案化結構可為圓錐狀、圓弧狀、圓柱狀、角錐狀(例如，三角錐、六角椎)、或角柱狀。於本發明之一態樣中，該第一圖案化結構較佳為圓錐狀。於本發明之另一態樣中，該第二圖案化結構較佳為角錐狀。在前述本發明之一種圖案化光電基板中，該第一圖案化結構或該第二圖案化結構可具有一傾斜角度，其中，該傾斜角度為第一圖案化結構或該第二圖案化結構之縱向面與水平面之夾角，或第一圖案化結構或該第二圖案化結構內相鄰斜面之夾角，例如，縱向面與間隔區域表面之夾角，或縱向面與凹槽底部之夾角，或相鄰兩斜面之夾角。於本發明之一態樣中，該第一圖案化結構可具有0度至180度之傾斜角度，較佳為該第一圖案化結構可具有10度至80度之傾斜角度，最佳為該第一圖案化結構可具有20度至75度之傾斜角度。於本發明之另一態樣中，該第二圖案化結構可具有0度至180度之傾斜角度，較佳為該第二圖案化結構可具有90度至180度之 傾斜角度，最佳為該第二圖案化結構可具有90度至150度之傾斜角度。
在本發明之一種圖案化光電基板中，第一圖案化結構之該微米級突出結構之高度可為1微米至5微米，較佳為該微米級突出結構之高度可為1.2微米至2微米；此外，第一圖案化結構之該微米級凹槽結構之深度可為1微米至5微米，較佳為該微米級凹槽結構之深度可為1.2微米至2微米。在前述本發明之一種圖案化光電基板中，該第一圖案化結構之外徑可為1微米至5微米；此外，相鄰的該第一圖案化結構之間距可為0.1微米至5微米，較佳為相鄰的該第一圖案化結構之間距可為約0.3微米至1微米，其中，相鄰的該第一圖案化結構之間距即為該間隔區域之長度或寬度，且該間隔區域為一平面表面，並藉由該間隔區域以提供磊晶成長所需要的平坦表面。
在本發明之一種圖案化光電基板中，該第二圖案化結構之深度可為10奈米至10微米，且該第二圖案化結構之外徑可為20奈米至950奈米，其中，該第二圖案化結構之深度(例如，10微米)大於第一圖案化結構之高度或深度(例如，5微米)，主要是因為一般發光二極體的磊晶層厚度約為5微米，因此，第一圖案化結構之高度或深度應該小於該磊晶層厚度，使磊晶層具有一平坦發光表面，然而，第二圖案化結構則可以依據使用需求而貫通部分的第一圖案化結構，或者，使第二圖案化結構貫通全部的第一圖案化結構並延伸至基板，因此，該第二圖案化結構之深度並不需要 侷限於磊晶層厚度之限制；此外，該第一圖案化結構上含有第二圖案化結構之數目為每平方公分含有1×108至2.5×1011個，例如，假設第一圖案化結構為四方柱形狀並忽略第二圖案化結構之間距的前提下，前述該第一圖案化結構之長寬可為5微米，該第二圖案化結構之外徑可為20奈米，因此，在25平方微米的第一圖案化結構上將可以含有約62,500個第二圖案化結構，然而，由於該第一圖案化結構為一非平面之突出或凹槽結構，故相較於平面結構之計算理論值，該非平面的該第一圖案化結構可具有更大的面積範圍及含有更多的第二圖案化結構數目。
本發明之另一目的係在提供一種具有圖案化光電基板之發光二極體，其係藉由前述圖案化光電基板作為發光二極體之基板，並可藉由基板表面之圖案化設計，以提升磊晶品質或減少氮化鎵薄膜之差排缺陷密度，進而使發光二極體具有更優異的發光效率及性能。
為達成上述目的，本發明係提供一種具有圖案化光電基板之發光二極體，其包括：一基板，該基板為前述之圖案化光電基板；一緩衝層，該緩衝層為設置於該基板上；以及一光電元件，該光電元件為設置於該緩衝層上，且該光電元件含有一第一半導體層、一發光層、及一第二半導體層，其中，該第一半導體層為接合至該緩衝層，該發光層為夾設於該第一半導體層及該第二半導體層之間，其中，該第一半導體層及該第二半導體層為具有相對電性，例如，該第一半導體層及該第二半導體層分為P型半導 體層及N型半導體層，或該第一半導體層及該第二半導體層分為N型半導體層及P型半導體層。此外，在前述本發明之一種具有圖案化光電基板之發光二極體中，更包括一第一電極及一第二電極，該第一電極及該第二電極為分別電性接合於該第一半導體層及該第二半導體層，且該第一電極及該第一半導體層或該第二電極及該第二半導體層具有相同的電性，例如，該第一電極及該第一半導體層均為正電性，該第二電極及該第二半導體層均為負電性，或者，該第一電極及該第一半導體層均為負電性，該第二電極及該第二半導體層均為正電性。此外，在前述本發明之一種具有圖案化光電基板之發光二極體中，該光電元件可以為直通式發光二極體、側通式發光二極體、或覆晶式發光二極體，本發明並未侷限於此。
此外，在前述本發明之一種具有圖案化光電基板之發光二極體中，該緩衝層可為一氮化鎵(GaN)、氮化鋁(AlN)、氮化鋁鎵(AlGaN)、或其類似物、或其組合，用以降低該基板(如，藍寶石基板)及該光電元件(如，發光二極體之氮化鎵磊晶層)間之晶格不匹配所造成之應力，進而達到降低光電元件內缺陷數量之目的；此外，除了利用氮化鎵磊晶層作為該光電元件以形成一發光二極體之外，於本發明之另一態樣中，更可以選用一太陽能基板作為該光電元件以形成一太陽能電池，此時，該緩衝層也可以為一非晶矽碳化物，同樣也可用以降低該基板(如，藍寶石基板)及該太陽能單晶層或太陽能多晶層間之晶格不匹配所造成之應 力，進而達到降低光電元件內缺陷數量之目的，且本發明並未侷限於此。
在本發明之一種具有圖案化光電基板之發光二極體中，該基板可具有一第一圖案化結構、一間隔區域及一第二圖案化結構，其中，該第二圖案化結構可形成於該第一圖案化結構及該間隔區域之其中一者或兩者，且該第一圖案結構可為一微米級突出結構或一微米級凹槽結構，該間隔區域可為一平面結構，且該第二圖案化結構可為一次微米級凹槽結構。
由於氮化鎵與藍寶石基板間之晶格不匹配結構，使氮化鎵薄膜內部出現許多不同種類的差排缺陷，造成使氮化鎵薄膜差排密度達1010cm-2，嚴重影響磊晶晶體品質，因此，本發明可藉由氮化鎵薄膜在圖案基板側壁上(例如，在第一圖案化結構的微米級突出結構或微米級凹槽結構之側面，或在該第二圖案化結構的次微米級凹槽結構之側面)成長以改變氮化鎵薄膜差排缺陷成長方向，使互相交錯形成堆疊錯位等消除缺陷，或於第二圖案化結構的次微米級凹槽結構中形成空洞，進而降低薄膜內部差排密度以提升晶體品質，其中，該微米級圖案化光電基板可以將光電元件之差排密度降低至108cm-2，該微米級圖案化光電基板可以將光電元件之差排密度降低至107cm-2或更低。
在本發明之一種具有圖案化光電基板之發光二極體中，該光電元件之差排密度可為107cm-2或更低。於本發明之一態樣中，該光電元件之差排密度可為106cm-2至 107cm-2。本發明之另一態樣中，該光電元件之差排密度可為105cm-2至106cm-2。
本發明更進一步提出使用配有積分球之光譜儀對於圖案基板進行光學特性量測，並透過全反射率(鏡射反射率與漫射反射率之合)與漫反射率兩項光學參數量測，以作為設計圖案化基板之圖案尺寸(外徑、高度或深度、間距)依據。一般而言，漫反射率較高之圖案基板對於發光二極體之光萃取效率提升有實質之影響。在本發明之一種具有圖案化光電基板之發光二極體中，該基板之全反射率可依據第一圖案化結構或第二圖案化結構之結構設計而任意變化，例如，改變第一圖案化結構之深度或高度、外徑及間距，或者，改變第二圖案化結構之深度或外徑，其中，該基板之全反射率可為30%以上，較佳為該基板之全反射率可為40%以上，更佳為該基板之全反射率可為90%至100%，最佳為該基板之全反射率可達到趨近於100%；此外，在本發明之一種具有圖案化光電基板之發光二極體中，該基板之漫反射率可依據第一圖案化結構或第二圖案化結構之結構設計而任意變化，例如，改變第一圖案化結構之深度或高度、外徑及間距，或者，改變第二圖案化結構之深度或外徑，其中，該基板之漫反射率可為35%以上，較佳為該基板之漫反射率可為50%以上，更佳為該基板之漫反射率可為90%至100%，最佳為該基板之漫反射率可達到趨近於100%。
相較於一般具有微米級圖案化基板，本發明兼具微米級及次微米級圖案化基板將可使具有微米級圖案化基板之全反射率及漫反射率大幅提升，或者，相較於完全平面的無圖案化基板，本發明兼具微米級及次微米級圖案化基板更可使無圖案化基板之全反射率及漫反射率大幅提升；因此，本發明兼具微米級及次微米級圖案化基板將可有效提升基板之全反射率及漫反射率，並助於提升發光二極體之光萃取效率，進而增加發光二極體之發光亮度。
綜上所述，根據本發明之圖案化光電基板及其製法、及具有該圖案化光電基板之發光二極體，其可藉由基板表面之圖案化設計，以提升磊晶品質或減少氮化鎵薄膜之差排缺陷密度，進而使發光二極體具有更優異的發光效率及性能。
10,20,301,302,303,401,402‧‧‧基板
11,21,311,312,313,411,412‧‧‧第一圖案化結構
12,22,321,322,323,421,412‧‧‧間隔區域
13‧‧‧第一金屬層
14‧‧‧第二金屬層
15,25,351,352,353,451,452‧‧‧第二圖案化結構
50‧‧‧緩衝層
51‧‧‧第一半導體層
52‧‧‧發光層
53‧‧‧第二半導體層
54‧‧‧第一電極
55‧‧‧第二電極
A,B‧‧‧角度
圖1A至1H係本發明實施例1之圖案化光電基板之製備流程示意圖。
圖2係本發明實施例2之圖案化光電基板之示意圖。
圖3A至3C係本發明實施例3至實施例5之圖案化光電基板之示意圖。
圖4A及4B係本發明實施例6及實施例7之圖案化光電基板之示意圖。
圖5係本發明實施例8之具有該圖案化光電基板之發光二 極體之示意圖。
圖6A及圖6B係本發明實施例1之圖案化光電基板之掃描式電子顯微鏡影像圖。
圖7A及圖7B係本發明實施例8之基板全反射率及漫反射率比較圖。
以下係藉由特定的具體實施例說明本發明之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地了解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可針對不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。
實施例1
請參考圖1A至1H，係本發明實施例1之圖案化光電基板之製備流程示意圖。首先，請參考圖1A及圖1B，提供一基板10，該基板10為一平面表面的藍寶石基板或矽基板，並藉由第一蝕刻處理於基板10表面形成一第一圖案化結構11及一間隔區域12；其中，在第一蝕刻處理過程中，包括提供一第一光阻層(圖未顯示)設置於基板10部分表面上，使第一蝕刻處理為選擇性地移除部分的基板10，以形成具有圓錐狀之微米級突出結構之第一圖案化結構11及平面結構之間隔區域12，且該第一圖案化結構11(即，微米級突出結構)之高度為1.2微米至2微米，外徑為 1微米至5微米，相鄰的該第一圖案化結構11之間距(即為該間隔區域12之長度或寬度)為0.3微米至1微米。
接著，請參考圖1C，於基板10上之第一圖案化結構11及間隔區域12表面依序形成一第一金屬層13及一第二金屬層14，其中，第一金屬層13或第二金屬層14為藉由電子束蒸鍍法以形成於基板10上之第一圖案化結構11及間隔區域12表面，該第一金屬層13為厚度為1奈米至1微米之鈦金屬層，該第二金屬層14為厚度為10奈米至100微米之鋁金屬層。
接著，請參考圖1D，藉由一陽極氧化鋁處理以於第二金屬層14上形成一第二圖案化結構15，該第二圖案化結構15位於第一圖案化結構11及間隔區域12兩者之上方，請一併參考圖6A所示之圖案化光電基板之掃描式電子顯微鏡影像圖；並藉由一第二蝕刻處理使第二圖案化結構15由第二金屬層14向下延伸至第一金屬層13及基板10之部分表面，如圖1E所示；最後，請參考圖1F，藉由一酸液處理以自基板10上移除第一金屬層13及第二金屬層14，以形成具有第一圖案化結構11及第二圖案化結構15之圖案化光電基板10，其中，第二圖案化結構15為角錐狀之次微米級凹槽結構深度為10奈米至10微米，外徑為20奈米至950奈米，使第一圖案化結構11上含有第二圖案化結構15之數目為每平方公分1×108至2.5×1011個。
在前述第一圖案化結構11及第二圖案化結構15之形成過程中，該第一蝕刻處理或第二蝕刻處理可為一 等向性蝕刻或一非等向性蝕刻，例如，電感式偶合電漿反應性離子蝕刻法(ICP-RIE)、化學液蝕刻法、乾式蝕刻法、電漿蝕刻法、或雷射加工法。在此實施例1中，為利用非等向性蝕刻之電感式偶合電漿反應性離子蝕刻法作為第一蝕刻處理以形成第一圖案化結構11，並藉由陽極氧化鋁處理以於第二金屬層14上形成第二圖案化結構15之後，再利用非等向性蝕刻之電感式偶合電漿反應性離子蝕刻法作為第二蝕刻處理以使第二圖案化結構15向下延伸至第一金屬層13及基板10之部分表面；此外，前述第一蝕刻處理中，除了可利用非等向性蝕刻之電感式偶合電漿反應性離子蝕刻法以形成圓錐狀之第一圖案化結構11之外，也可以利用等向性蝕刻之化學液蝕刻法以形成六角錐狀之第一圖案化結構11。
此外，如圖1G所示，第一圖案化結構11之縱向面與間隔區域12間具有一夾角A(請一併參考圖1B所標示的位置G)，即第一圖案化結構11具有20度至75度之傾斜角度；如圖1H所示，第二圖案化結構15之縱向面與其底部間具有一夾角B(請一併參考圖1F所標示的位置H)，即第二圖案化結構15具有90度至150度之傾斜角度。
實施例2
請參考圖2，係為本發明實施例2之圖案化光電基板之示意圖。實施例2與前述實施例1所述之圖案化光電基板及其製作流程大致相同，除了在第一圖案化結構 之凹凸型態不同。不同於實施例1為具有圓錐狀之微米級突出結構之第一圖案化結構(請一併參考圖1B)，在實施例2中，係提供一第一光阻層(圖未顯示)設置於基板20部分表面上，使第一蝕刻處理為選擇性地移除部分的基板20，以形成具有圓錐狀之微米級凹槽結構之第一圖案化結構21及平面結構之間隔區域22；接著，並依據實施例1之製作流程，使第一圖案化結構21上含有複數個第二圖案化結構25，以形成具有第一圖案化結構21及第二圖案化結構25之圖案化光電基板20。
實施例3至實施例5
請參考圖3A至3C，係本發明實施例3至實施例5之圖案化光電基板之示意圖。實施例3至實施例5與前述實施例1所述之圖案化光電基板及其製作流程大致相同，除了在第一圖案化結構之形狀不同。
不同於實施例1為具有圓錐狀之微米級突出結構之第一圖案化結構(請一併參考圖1B)，請參考圖3A，在實施例3中，係提供一第一光阻層(圖未顯示)設置於基板301部分表面上，使第一蝕刻處理為選擇性地移除部分的基板301，以形成具有三角錐狀之微米級突出結構之第一圖案化結構311及平面結構之間隔區域321；接著，並依據實施例1之製作流程，使第一圖案化結構311上含有複數個第二圖案化結構351，以形成具有第一圖案化結構311及第二圖案化結構351之圖案化光電基板301。
請參考圖3B，在實施例4中，係提供一第一光阻層(圖未顯示)設置於基板302部分表面上，使第一蝕刻處理為選擇性地移除部分的基板302，以形成具有四角柱狀之微米級突出結構之第一圖案化結構312及平面結構之間隔區域322；接著，並依據實施例1之製作流程，使第一圖案化結構312上含有複數個第二圖案化結構352，以形成具有第一圖案化結構312及第二圖案化結構355之圖案化光電基板302。
請參考圖3C，在實施例5中，係提供一第一光阻層(圖未顯示)設置於基板303部分表面上，使第一蝕刻處理為選擇性地移除部分的基板303，以形成具有五角柱狀(即，三角錐狀及四角柱狀之結合)之微米級突出結構之第一圖案化結構313及平面結構之間隔區域323；接著，並依據實施例1之製作流程，使第一圖案化結構313上含有複數個第二圖案化結構353，以形成具有第一圖案化結構313及第二圖案化結構353之圖案化光電基板303。
實施例6及實施例7
請參考圖4A及4B，係本發明實施例6及實施例7之圖案化光電基板之示意圖。實施例6及實施例7與前述實施例1所述之圖案化光電基板及其製作流程大致相同，除了在第二圖案化結構之分佈位置不同。
不同於實施例1之第二圖案化結構同時位於第一圖案化結構及間隔區域兩者之上方，請參考圖4A，在實 施例6中，係提供一第二光阻層(圖未顯示)設置於第一圖案化結構411上方之第二金屬層表面(圖未顯示)，使陽極氧化鋁處理為選擇性地移除部分的間隔區域421上方之第二金屬層；接著，並依據實施例1之製作流程，形成具有第一圖案化結構411及第二圖案化結構451之圖案化光電基板401，其中，第一圖案化結構411上方不具有第二圖案化結構451，只有在間隔區域421上方具有第二圖案化結構451。
請參考圖4B，在實施例7中，係提供一第二光阻層(圖未顯示)設置於間隔區域422上方之第二金屬層表面(圖未顯示)，使陽極氧化鋁處理為選擇性地移除部分的第一圖案化結構412上方之第二金屬層；接著，並依據實施例1之製作流程，形成具有第一圖案化結構412及第二圖案化結構422之圖案化光電基板402，其中，間隔區域422上方不具有第二圖案化結構451，只有在第一圖案化結構412上方具有第二圖案化結構451。
實施例8
請參考圖5，係本發明實施例8之具有該圖案化光電基板之發光二極體之示意圖，其係提供一緩衝層及一光電元件形成於前述實施例1之圖案化光電基板上以形成一發光二極體。
請參考圖5，在實施例8中，其包括：一基板10，該基板10係為前述實施例1之圖案化光電基板；一緩衝層50，設置於該基板10上，其可為一氮化鎵層，用以改 善基板10及該光電元件間之晶格不匹配產生之應力與缺陷；以及一光電元件，該光電元件係設置於該緩衝層50上，且該光電元件含有第一半導體層51、發光層52、及第二半導體層53，其中，第一半導體層51接合至緩衝層50，發光層52為夾設於第一半導體層51及第二半導體層53之間。
上述之基板10具有第一圖案化結構11、間隔區域12及第二圖案化結構15，該第二圖案化結構15同時形成於第一圖案化結構11及間隔區域12之兩者，且第一圖案結構11為微米級突出結構，該第二圖案化結構15為次微米級凹槽結構；此外，其包括第一電極54及第二電極55，且第一電極54及第二電極55為分別電性接合於第一半導體51及第二半導體層53。
測試例1
請參考圖6A及圖6B，係本發明實施例1之圖案化光電基板之掃描式電子顯微鏡影像圖，其中，圖6A及圖6B為採用不同配方之陽極氧化鋁處理液以於第二金屬層上形成一第二圖案化結構。請一併參考圖1C及圖1F，於實施例1中，由一陽極氧化鋁處理以於第二金屬層14上形成一第二圖案化結構15，並藉由第二蝕刻處理使第二圖案化結構15由第二金屬層14向下延伸至第一金屬層13及基板10之部分表面，最後，再藉由一酸液處理以自基板10上移除第一金屬層13及第二金屬層14，以形成具有第一圖案化結構11及第二圖案化結構15之圖案化光電基板10，其中， 前述酸液處理為選用含有氫氟酸、硝酸及醋酸以一特定比例(例如，氫氟酸：硝酸：醋酸=2：3：10)調配而成，並酸洗約2分鐘。
圖6A為本發明實施例1之圖案化光電基板之掃描式電子顯微鏡影像圖，其為採用濃度0.3M之草酸溶液作為陽極氧化鋁處理之電解液，以於第二金屬層上形成一第二圖案化結構，再依序經由電感式偶合電漿反應性離子蝕刻法及酸液處理以在基板上形成外徑為20奈米至120奈米、深度為150奈米之第二圖案化結構。圖6B為本發明實施例1之另一圖案化光電基板之掃描式電子顯微鏡影像圖，其為採用磷酸溶液作為陽極氧化鋁處理之電解液，以於第二金屬層上形成一第二圖案化結構，再依序經由電感式偶合電漿反應性離子蝕刻法及酸液處理以在基板上形成外徑為80奈米至250奈米、深度為150奈米之第二圖案化結構。由圖6A及圖6B之圖案化光電基板之掃描式電子顯微鏡影像圖之結果顯示，選用草酸溶液作為陽極氧化鋁處理之電解液時，可提供具有較小外徑之第二圖案化結構，另一方面，選用磷酸溶液作為酸液處理時，則可提供具有較大外徑之第二圖案化結構。
測試例2
請參考圖7A及圖7B，係本發明實施例1之基板全反射率及漫反射率比較圖，其係使用光譜儀量測兼具微米級及次微米級圖案化之藍寶石基板，在波長範圍400 奈米至700奈米之間的全反射率(total reflection rate)與漫反射率(diffuse reflection rate)光學特性，並與具有無圖案化基板或只具有微米級圖案化基板進行比較。在圖7A及圖7B中，曲線A至曲線C分別表示具有不同基板結構之全反射率及漫反射率，其中，曲線A為表示無圖案化基板(例如，圖1A所示之平面基板)，曲線B為表示為具有微米級圖案化基板(例如，圖1B所示具有第一圖案化結構之基板)，曲線C為表示兼具微米級及次微米級圖案化基板(例如，圖1F所示兼具第一圖案化結構及第二圖案化結構之基板)之發光二極體。
請參考圖7A，在全反射率部份，曲線A的平均全反射率為28.27%，曲線B的平均全反射率為29.72%，曲線C的平均全反射率為34.91%。實驗結果顯示，具有微米級圖案化基板(曲線B)將可以使無圖案化基板(曲線A)之平均全反射率由28.27%提升至29.72%，即為使無圖案化基板(曲線A)之平均全反射率再增加5%；此外，兼具微米級及次微米級圖案化基板(曲線C)將可以使具有微米級圖案化基板(曲線B)之平均全反射率由29.72%提升至34.91%，即為使具有微米級圖案化基板(曲線B)之平均全反射率再增加17%。此外，本發明也可以視使用需求而任意選用具有不同全反射率之微米級圖案化基板，例如，選用一具有微米級圖案化基板之全反射率為80%，若再加上第二圖案化結構以形成兼具微米級及次微米級圖案化基板，則可以使其全反射率由80%提升為93.6%。
請參考圖7B，在漫反射率部份，曲線A的平均漫反射率為23.09%，曲線B的平均漫反射率為33.32%，曲線C的平均漫反射率為39.80%。實驗結果顯示，具有微米級圖案化基板(曲線B)將可以使無圖案化基板(曲線A)之平均漫反射率由23.09%提升至33.32%，即為使無圖案化基板(曲線A)之平均漫反射率再增加44%；此外，兼具微米級及次微米級圖案化基板(曲線C)將可以使具有微米級圖案化基板(曲線B)之平均漫反射率由33.32%提升至39.80%，即為使具有微米級圖案化基板(曲線B)之平均漫反射率再增加19%。此外，本發明也可以視使用需求而任意選用具有不同漫反射率之微米級圖案化基板，例如，選用一具有微米級圖案化基板之漫反射率為80%，若再加上第二圖案化結構以形成兼具微米級及次微米級圖案化基板，可以使其漫反射率由80%提升為95.2%。
而根據實驗結果顯示，分別成長於測試例1中採用不同配方之陽極氧化鋁處理液所形成兼具微米級及次微米級圖案化基板(即，圖6A與圖6B)之發光二極體，其發光亮度相較於僅具有微米級圖案化基板將可以再提升約8%及12%，其中，成長在微米級圖案化基板上發光二極體的發光亮度為201mcd，成長於圖6A基板上發光二極體的發光亮度為216mcd，成長在圖6B基板上發光二極體的發光亮度為225mcd。因此，本發明兼具微米級及次微米級圖案化基板可以有效提升基板之全反射率與漫反射率，並有助於提升發光二極體之光萃取效率，進而增加發光二極體之 發光亮度。上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
10‧‧‧基板
11‧‧‧第一圖案化結構
12‧‧‧間隔區域
15‧‧‧第二圖案化結構

Claims (28)

  1. 一種圖案化光電基板之製作方法，其步驟包括：(A)提供一基板；(B)藉由一第一蝕刻處理於該基板表面形成一第一圖案化結構及一間隔區域；(C)形成一第一金屬層及一第二金屬層於該基板上之該第一圖案化結構及該間隔區域表面；(D)藉由一陽極氧化鋁處理於該第二金屬層上形成一第二圖案化結構，該第二圖案化結構係位於該第一圖案化結構及該間隔區域上方之其中一者或兩者；(E)藉由一第二蝕刻處理使該第二圖案化結構向下延伸至該第一金屬層及該基板之部分表面；以及(F)藉由一酸液處理以自該基板上移除該第一金屬層及該第二金屬層，以形成具有該第一圖案化結構及該第二圖案化結構之該基板。
  2. 如申請專利範圍第1項所述之圖案化光電基板之製作方法，其中，於步驟(B)及(E)中，該第一蝕刻處理或該第二蝕刻處理係為一等向性蝕刻或一非等向性蝕刻。
  3. 如申請專利範圍第1項所述之圖案化光電基板之製作方法，其中，於步驟(B)及(E)中，該第一蝕刻處理或該第二蝕刻處理係為電感式偶合電漿反應性離子蝕刻法(ICP-RIE)、化學液蝕刻法、乾式蝕刻法、電漿蝕刻法、或雷射加工法。
  4. 如申請專利範圍第1項所述之圖案化光電基板之製作方法，於步驟(B)中，更包括提供一第一光阻層設置於該基板之部分表面上，使該第一蝕刻處理係為選擇性地移除部分的該基板。
  5. 如申請專利範圍第1項所述之圖案化光電基板之製作方法，其中，於步驟(B)中，該第一圖案化結構係為一微米級突出結構或一微米級凹槽結構。
  6. 如申請專利範圍第1項所述之圖案化光電基板之製作方法，其中，於步驟(C)中，該第一金屬層或該第二金屬層之形成係藉由塗佈法、化學電鍍法、濺鍍法、蒸鍍法、陰極電弧法、或化學氣相沉積法。
  7. 如申請專利範圍第1項所述之圖案化光電基板之製作方法，其中，於步驟(C)中，該第一金屬層係至少一選擇由鈦、鉻、鉬、或其組合所組成之群組，且該第一金屬層之厚度係為1奈米至1微米。
  8. 如申請專利範圍第1項所述之圖案化光電基板之製作方法，其中，於步驟(C)中，該第二金屬層係為鋁，且該第二金屬層之厚度係為10奈米至100微米。
  9. 如申請專利範圍第1項所述之圖案化光電基板之製作方法，於步驟(D)中，更包括提供一第二光阻層設置於該第一圖案化結構上方之該第二金屬層表面，使該陽極氧化鋁處理係為選擇性地移除部分的該間隔區域上方之該第二金屬層。
  10. 如申請專利範圍第1或9項所述之圖案化光電基板之製作方法，其中，該第二圖案化結構係形成於該間隔區域上方之該第二金屬層。
  11. 如申請專利範圍第1項所述之圖案化光電基板之製作方法，於步驟(D)中，更包括提供該第二光阻層設置於該間隔區域上方之該第二金屬層表面，使該陽極氧化鋁處理係為選擇性地移除部分的該第一圖案化結構上方之該第二金屬層。
  12. 如申請專利範圍第1或11項所述之圖案化光電基板之製作方法，其中，該第二圖案化結構係形成於該第一圖案化結構上方之該第二金屬層。
  13. 如申請專利範圍第1項所述之圖案化光電基板之製作方法，其中，於步驟(E)中，該第二圖案化結構係為一次微米級凹槽結構。
  14. 如申請專利範圍第1項所述之圖案化光電基板之製作方法，於步驟(F)之後，更包括提供一緩衝層及一光電元件形成於該基板上。
  15. 一種圖案化光電基板，其包括一基板，該基板係具有一第一圖案化結構、一間隔區域及一第二圖案化結構，其中，該第二圖案化結構係形成於該第一圖案化結構及該間隔區域之其中一者或兩者，且該第一圖案結構係為一微米級突出結構或一微米級凹槽結構，該第二圖案化結構係為一次微米級凹槽結構。
  16. 如申請專利範圍第15項所述之圖案化光電基板，其中，該第一圖案化結構或該第二圖案化結構係為圓錐狀、圓弧狀、圓柱狀、角錐狀或角柱狀。
  17. 如申請專利範圍第15項所述之圖案化光電基板，其中，該第一圖案化結構係具有20度至75度之傾斜角度，該第二圖案化結構係具有90度至150度之傾斜角度。
  18. 如申請專利範圍第15項所述之圖案化光電基板，其中，該微米級突出結構之高度或該微米級凹槽結構之深度係為1微米至5微米。
  19. 如申請專利範圍第15項所述之圖案化光電基板，其中，該第一圖案化結構之外徑係為1微米至5微米。
  20. 如申請專利範圍第15項所述之圖案化光電基板，其中，相鄰的該第一圖案化結構之間距係為0.1微米至5微米。
  21. 如申請專利範圍第15項所述之圖案化光電基板，其中，該第二圖案化結構之深度係為10奈米至10微米。
  22. 如申請專利範圍第15項所述之圖案化光電基板，其中，該第二圖案化結構之外徑係為20奈米至950奈米。
  23. 如申請專利範圍第15項所述之圖案化光電基板，其中，該第一圖案化結構上含有第二圖案化結構之數目為每平方公分1×108至2.5×1011個。
  24. 一種具有圖案化光電基板之發光二極體，包括：一基板，該基板係為依據申請專利範圍第15至23中任一項所述之圖案化光電基板；一緩衝層，該緩衝層係設置於該基板上；以及 一光電元件，該光電元件係設置於該緩衝層上，且該光電元件含有一第一半導體層、一發光層、及一第二半導體層，其中，該第一半導體層係接合至該緩衝層，該發光層係夾設於該第一半導體層及該第二半導體層之間；該基板係具有一第一圖案化結構、一間隔區域及一第二圖案化結構，該第二圖案化結構係形成於該第一圖案化結構及該間隔區域之其中一者或兩者，且該第一圖案結構係為一微米級突出結構或一微米級凹槽結構，該第二圖案化結構係為一次微米級凹槽結構。
  25. 如申請專利範圍第24項所述之發光二極體，其中，該光電元件之差排密度係為107cm-2或更低。
  26. 如申請專利範圍第24項所述之發光二極體，其中，該基板之全反射率係為30%以上。
  27. 如申請專利範圍第24項所述之發光二極體，其中，該基板之漫反射率係為35%以上。
  28. 如申請專利範圍第24項所述之發光二極體，更包括一第一電極及一第二電極，該第一電極及該第二電極係分別電性接合於該第一半導體層及該第二半導體層。
TW102133449A 2013-04-01 2013-09-16 圖案化光電基板及其製作方法 TWI543395B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102133449A TWI543395B (zh) 2013-04-01 2013-09-16 圖案化光電基板及其製作方法
CN201310638546.5A CN104465917B (zh) 2013-04-01 2013-11-29 图案化光电基板及其制作方法
US14/104,547 US9385274B2 (en) 2013-04-01 2013-12-12 Patterned opto-electrical substrate and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102111662 2013-04-01
TW102133449A TWI543395B (zh) 2013-04-01 2013-09-16 圖案化光電基板及其製作方法

Publications (2)

Publication Number Publication Date
TW201440251A TW201440251A (zh) 2014-10-16
TWI543395B true TWI543395B (zh) 2016-07-21

Family

ID=52113930

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133449A TWI543395B (zh) 2013-04-01 2013-09-16 圖案化光電基板及其製作方法

Country Status (3)

Country Link
US (1) US9385274B2 (zh)
CN (1) CN104465917B (zh)
TW (1) TWI543395B (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425661B (zh) * 2013-08-22 2017-03-01 展晶科技(深圳)有限公司 发光二极管及其制造方法
JP6248786B2 (ja) * 2014-04-25 2017-12-20 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
US9548419B2 (en) * 2014-05-20 2017-01-17 Southern Taiwan University Of Science And Technology Light emitting diode chip having multi microstructure substrate surface
CN104241465A (zh) * 2014-09-22 2014-12-24 山东浪潮华光光电子股份有限公司 一种纳米粗化复合图形化的蓝宝石衬底及制备方法
JP6119712B2 (ja) * 2014-10-08 2017-04-26 トヨタ自動車株式会社 半導体装置の製造方法
TWI556469B (zh) * 2014-12-19 2016-11-01 固美實國際股份有限公司 圖案化發光二極體基板
CN105720158B (zh) * 2014-12-19 2018-05-15 固美实国际股份有限公司 图案化发光二极管基板
CN105742440A (zh) * 2014-12-30 2016-07-06 嘉德晶光电股份有限公司 图案化衬底及光电半导体元件
CN104600160A (zh) * 2015-01-04 2015-05-06 西安神光安瑞光电科技有限公司 一种利用aao模板制备复合纳米图形化衬底的方法
TWI550886B (zh) * 2015-07-10 2016-09-21 國立屏東科技大學 矽基板表面粗糙化方法
KR20180018700A (ko) * 2015-07-29 2018-02-21 니기소 가부시키가이샤 발광 소자의 제조 방법
TWI605616B (zh) * 2015-08-12 2017-11-11 固美實國際股份有限公司 用於發光二極體的圖案化基板
CN106469769A (zh) * 2015-08-17 2017-03-01 南通同方半导体有限公司 一种微纳米图形化蓝宝石衬底及其制备方法
KR20180037038A (ko) * 2015-09-30 2018-04-10 아사히 가세이 가부시키가이샤 광학 기재, 반도체 발광 소자용 기판 및 반도체 발광 소자
DE102016200953A1 (de) * 2016-01-25 2017-07-27 Osram Opto Semiconductors Gmbh Substrat mit Strukturelementen und Halbleiterbauelement
DE102016200957A1 (de) * 2016-01-25 2017-07-27 Osram Opto Semiconductors Gmbh Substrat mit Strukturelementen und Halbleiterbauelement
CN105702825B (zh) * 2016-04-01 2018-01-30 陕西新光源科技有限责任公司 一种微米级尺寸图形化蓝宝石衬底的制备方法
CN106206896B (zh) * 2016-08-22 2019-03-26 厦门市三安光电科技有限公司 复合图形化蓝宝石衬底及其外延片的制作方法
CN106384770A (zh) * 2016-10-31 2017-02-08 华南理工大学 纳米/微米复合图形化蓝宝石衬底及其制备方法
CN106816506A (zh) * 2016-12-27 2017-06-09 广东量晶光电科技有限公司 一种蓝宝石衬底图形化制作的方法
TWI641165B (zh) * 2017-03-27 2018-11-11 固美實國際股份有限公司 用於發光二極體的圖案化基板
DE102018116783B4 (de) 2017-09-29 2024-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitersubstrat und Verfahren zum Fertigen von diesem
US20190103267A1 (en) * 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor substrate and method of manufacturing thereof
JP7117136B2 (ja) * 2018-04-20 2022-08-12 スタンレー電気株式会社 発光素子及び発光装置
CN113555477A (zh) 2018-07-09 2021-10-26 首尔伟傲世有限公司 发光元件及该发光元件的制造方法
CN110752277B (zh) * 2018-07-23 2020-10-30 固美实国际股份有限公司 用于发光二极管的图案化基板
JP2020035860A (ja) * 2018-08-29 2020-03-05 固美實国際股▲ふん▼有限公司 発光ダイオードに用いるパターン化基板
TWI671260B (zh) * 2019-01-09 2019-09-11 Kinik Company Ltd. 具有提升發光效率之圖案化光電基板、發光二極體及其製作方法
TWI679774B (zh) * 2019-01-09 2019-12-11 中國砂輪企業股份有限公司 具有強化光電性功能之圖案化光電基板、發光二極體及其製作方法
US11688825B2 (en) * 2019-01-31 2023-06-27 Industrial Technology Research Institute Composite substrate and light-emitting diode
CN111627873A (zh) * 2020-04-17 2020-09-04 柯文政 具高导热能力的钻石薄膜导电层结构及其制造方法
JP7500367B2 (ja) * 2020-09-15 2024-06-17 キオクシア株式会社 半導体ウェハおよび半導体装置の製造方法
CN112349738A (zh) * 2020-10-27 2021-02-09 武汉新芯集成电路制造有限公司 半导体器件及其形成方法、图像传感器
CN112349739A (zh) * 2020-10-27 2021-02-09 武汉新芯集成电路制造有限公司 半导体器件及其形成方法、图像传感器
TWI772950B (zh) * 2020-11-04 2022-08-01 長河企業有限公司 半導體基板超穎結構及其製造方法
TWI760231B (zh) * 2021-05-24 2022-04-01 錼創顯示科技股份有限公司 微型發光元件及其顯示裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040037503A1 (en) * 2002-05-30 2004-02-26 Hastings Jeffrey T. Optical waveguide with non-uniform sidewall gratings
KR100682872B1 (ko) * 2004-12-08 2007-02-15 삼성전기주식회사 고효율 반도체 발광 소자 및 그 제조방법
CN101241959A (zh) * 2007-02-08 2008-08-13 台达电子工业股份有限公司 发光二极管装置及其制造方法
EP2398086A1 (en) * 2010-06-17 2011-12-21 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Opto-electric device and method of manufacturing thereof
CN102299219A (zh) * 2011-08-29 2011-12-28 协鑫光电科技（张家港）有限公司 纳米图形化衬底及其制备方法和发光二极管
EP2629347A1 (en) * 2012-02-17 2013-08-21 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Opto-electric device and method for manufacturing the same
CN103035806B (zh) * 2012-12-28 2015-12-02 湘能华磊光电股份有限公司 用于制备氮化物外延生长的纳米图形衬底的方法
TWI604633B (zh) * 2013-11-05 2017-11-01 晶元光電股份有限公司 發光元件
US10278243B2 (en) * 2014-03-06 2019-04-30 Seoul Semiconductor Co., Ltd. Backlight module with MJT LED and backlight unit including the same

Also Published As

Publication number Publication date
US20150076505A1 (en) 2015-03-19
CN104465917B (zh) 2017-09-19
CN104465917A (zh) 2015-03-25
US9385274B2 (en) 2016-07-05
TW201440251A (zh) 2014-10-16

Similar Documents

Publication Publication Date Title
TWI543395B (zh) 圖案化光電基板及其製作方法
TWI531086B (zh) An optical substrate, a semiconductor light-emitting element, and a semiconductor light-emitting element
TWI419367B (zh) 光電元件及其製造方法
TWI394873B (zh) 具有週期結構之藍寶石基板之製造方法
TWI528585B (zh) Graphic Wafer for LED, Manufacturing Method of Epitaxial Wafer for Epitaxial Wafer and LED
CN104487873B (zh) 纳米结构减反射层及其在led的应用
JP2008091880A (ja) マイクロおよびナノ構造の作製方法
TWI476953B (zh) 半導體發光元件及其製作方法
US20120009768A1 (en) Method for forming sapphire substrate and semiconductor device
US8704227B2 (en) Light emitting diode and fabrication method thereof
JP2007168066A (ja) ナノ構造物が形成された基板の製造方法及び発光素子並びにその製造方法
TWI774759B (zh) 發光元件及其製造方法
Kasugai et al. High-efficiency nitride-based light-emitting diodes with moth-eye structure
KR20120077534A (ko) 나노 구조체를 이용한 발광다이오드 제조 방법과 이에 의해 제조된 발광다이오드
US20180026155A1 (en) Patterned Sapphire Substrate, Light Emitting Diode and Fabrication Method Thereof
TWI671260B (zh) 具有提升發光效率之圖案化光電基板、發光二極體及其製作方法
TWI679774B (zh) 具有強化光電性功能之圖案化光電基板、發光二極體及其製作方法
KR101229063B1 (ko) 발광다이오드 제조방법 및 이에 의해 제조된 발광다이오드
TWI407594B (zh) 發光二極體晶粒的製作方法
Kim et al. Enhanced light output power of GaN-based light emitting diodes with overcut sideholes formed by wet etching
KR102463022B1 (ko) 나노로드 led의 제조방법
TWI495155B (zh) 光電元件及其製造方法
TWI838792B (zh) 發光元件
KR101720864B1 (ko) 반도체 발광 소자의 제조 방법 및 그 반도체 발광 소자
Kim et al. Enhanced light extraction from GaN-based vertical light-emitting diodes with a nano-roughened N-GaN surface using dual-etch