TWI534978B - 晶片封裝結構 - Google Patents

晶片封裝結構 Download PDF

Info

Publication number
TWI534978B
TWI534978B TW102133536A TW102133536A TWI534978B TW I534978 B TWI534978 B TW I534978B TW 102133536 A TW102133536 A TW 102133536A TW 102133536 A TW102133536 A TW 102133536A TW I534978 B TWI534978 B TW I534978B
Authority
TW
Taiwan
Prior art keywords
chip
package structure
module
gold
gold bumps
Prior art date
Application number
TW102133536A
Other languages
English (en)
Other versions
TW201513292A (zh
Inventor
林久順
Original Assignee
奇景光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奇景光電股份有限公司 filed Critical 奇景光電股份有限公司
Priority to TW102133536A priority Critical patent/TWI534978B/zh
Publication of TW201513292A publication Critical patent/TW201513292A/zh
Application granted granted Critical
Publication of TWI534978B publication Critical patent/TWI534978B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

晶片封裝結構
本發明是有關於一種封裝結構，且特別是有關於一種多晶片的封裝結構。
隨著半導體封裝技術的演進、電子產品之微小化以及高運作速度需求的增加，各種不同型態的封裝結構紛紛應運而生，例如直接在封裝基板中嵌埋半導體晶片；或是多晶片模組化的封裝結構，也就是將兩個或兩個以上之晶片組合在單一封裝結構中，以縮減整體體積。
傳統的多晶片封裝結構通常採用平行架構，將兩個以上之晶片安裝於同一平面上。晶片與基板上導體之間通常由導線焊接(Wire Bonding)在一起。然而，傳統的多晶片封裝結構的體積，會隨著晶片數目增加而變大，無法適用於小型電子產品；傳統的多晶片封裝結構也沒辦法將製程相異的晶片整合在一起。再者，在傳統的封裝結構當中，晶片與晶片之間通常由錫凸塊(Solder Bump)焊接在一起，錫凸塊會佔用較大的體積，導致晶片封裝結構的體積進一步增加。
因此需要一種晶片封裝結構，能夠將製程相異的晶 片封裝組合在一起、減小晶片封裝結構的面積，以應用於小型電子產品上。
因此，本發明之一方面提供一種晶片封裝結構，能夠一次封裝多個晶片，尤其是製程相異的晶片，同時能夠縮小整體晶片封裝結構之體積，適用於小型電子裝置之上。
依照本發明之一實施例，晶片封裝結構含有一第一晶片模組、複數個第一金凸塊(Au Bump)、一第二晶片模組、複數個第二金凸塊，以及非導電性黏著劑(Non-conductive Paste)。第一晶片模組具有複數個第一金屬焊墊(Bonding Pad)；複數個第一金凸塊位於一部分的第一金屬焊墊上；第二晶片模組堆疊於第一晶片模組上，此第二晶片模組具有複數個第二金屬焊墊。複數個第二金凸塊位於第二金屬焊墊之上，其中這些第二金凸塊藉由超音波振盪方式(Ultrasonic Bonding)與第一金凸塊對接。非導電性黏著劑填充於第一晶片模組與第二晶片模組之間，以黏結第一晶片模組與第二晶片模組。
以上實施例的晶片封裝結構，利用立體架構來封裝多個晶片，這些晶片具有不同的製程，其間係以金凸塊來連接，兩金凸塊之間的距離可以縮短，因此可進一步減小整體封裝結構的體積，適用於小型電子產品。
100‧‧‧晶片封裝結構
101‧‧‧基板
103‧‧‧金打線
105‧‧‧黏膠層
107‧‧‧第一晶片模組
109‧‧‧第一金屬焊墊
111‧‧‧第三金凸塊
113‧‧‧第一金凸塊
115‧‧‧第二金凸塊
117‧‧‧非導電性黏著劑
119‧‧‧第二晶片模組
121‧‧‧第二金屬焊墊
125‧‧‧第三金屬焊墊
200‧‧‧晶片封裝結構
201‧‧‧第一金凸塊
201a‧‧‧第一區塊
201b‧‧‧第二區塊
203‧‧‧壓模膠
第1圖係繪示本發明一實施例晶片封裝結構之示意剖面圖。
第2圖係繪示本發明另一實施例晶片封裝結構之示意剖面圖。
以下實施例的晶片封裝結構，將兩個或是兩個以上之晶片組合在單一封裝結構中，尤其可以整合製程相異的晶片，使晶片之間的路徑縮短來提昇電性功能，這些晶片之間以金凸塊來連接，兩金凸塊之間的距離可以縮短，因此可進一步減小整體封裝結構的體積，適用於小型電子產品。
第1圖係繪示本發明一實施例晶片封裝結構之示意剖面圖。晶片封裝結構100含有第一晶片模組107、數個第一金凸塊(Au Bump)113、第二晶片模組119、數個第二金凸塊115，以及非導電性黏著劑117。
第二晶片模組119堆疊於第一晶片模組107上，第二晶片模組119之正面朝向第一晶片模組107之正面，為了方便打線，此兩晶片模組係以階梯狀之形式進行堆疊。第一晶片模組107與第二晶片模組119是製程相異的兩種晶片，第一晶片模組107可以是邏輯(Logic)製程所製造的邏輯電路晶片，例如控制晶片或是遊戲(Game)裝置晶片；第二晶片模組119則可能是記憶體電路晶片，例如快閃記憶體晶片(Flash memory chip)或動態隨機存取記憶體晶片 (Dynamic Random Access Memory，DRAM)等。第一晶片模組107與第二晶片模組119的位置可以對調，第二晶片模組119不一定要在第一晶片模組107上層。
第一晶片模組107與第二晶片模組119分別具有數個第一金屬焊墊(Bonding Pad)109或是數個第二金屬焊墊121，這些金屬焊墊為鋁(Al)焊墊，內嵌於第一晶片模組107或是第二晶片模組119當中。第一金屬焊墊109或是第二金屬焊墊121的寬度會小於第一金凸塊113或是第二金凸塊115的寬度。
第一金凸塊113位於一部分的第一金屬焊墊109上。數個第二金凸塊115位於第二金屬焊墊121之上。由於第二金凸塊115與第一金凸塊113之材質為金(Au；Gold)，因此可以採用超音波振盪的方式來對接，金凸塊之間的間距可以縮小。在兩種金凸塊對接之前，會先將非導電性黏著劑(Non-Conductive Paste)117填充於第一晶片模組107與第二晶片模組119之間，以黏結第一晶片模組107與第二晶片模組119，並包覆第一金凸塊113與第二金凸塊115，之後才進行超音波振盪對接。由於採用非導電性黏著劑，晶片與晶片之間、金凸塊與金凸塊之間不再需要預留空間來灌入壓模膠(Molding compound)，進一步縮小了封裝結構的體積。
在此一實施例當中，第一金凸塊113的寬度均一，且其寬度與第二金凸塊115的寬度相等，兩種金凸塊可以互相貼合在一起，不會有突出的部份產生。兩第一金凸塊 113之間的間距L介於10um至30um之間，較佳的間距L則介於18um至20um之間。相較於傳統架構中間距為40um至50um，甚至為100um，採用金凸塊的本發明此一實施例的間距已經縮短許多，連帶使得封裝結構的體積也縮小。
在此一實施例當中，晶片封裝結構100更含基板101以及黏膠層105。黏膠層105將第一晶片模組107黏著於基板101上，黏膠層105之材質可為環氧樹脂(Epoxy)、丙烯酸(Acrylic)聚酯類等熱固性或熱塑性膠材，可利用加溫加壓製程進行貼附。基板101具有數個第三金屬焊墊(Bonding Pad)125，以連接金打線(Au wire)103之一端；金打線103之另一端連接於第三金凸塊111。
藉由此一封裝結構，可一次封裝多個晶片，使晶片之間的連結路徑縮短，提升導電特性以及信號傳遞效率，金凸塊之間的間距也被縮短，進一步縮小封裝結構的體積，適用於小型電子裝置。
第2圖係繪示本發明另一實施例晶片封裝結構之示意剖面圖。在此一實施例當中，封裝結構200的組成大致上與第1圖的實施例相同，但此一實施例增加了壓模膠(Molding Compound)來進行包覆，且採用造型不同的金凸塊來銜接晶片模組。
晶片封裝結構200含有基板101、第一晶片模組107、數個第一金凸塊(Au Bump)201、第二晶片模組119、數個第二金凸塊115，非導電性黏著劑117、金打線103，以及壓模膠203。
第一金凸塊201具有第一區塊201a以及第二區塊201b，這兩種區塊會分成兩個階段來製作。第一區塊201a接觸第一金屬焊墊109，此第一區塊201a之截面積大於第一金屬焊墊109之截面積；第二區塊201b銜接於第一區塊201a以及第二金凸塊115之間，第二區塊201b之截面積小於第一區塊201a之截面積。兩個第一金凸塊201之間的間距則約略為10um至30um，甚至可縮短至18um至20um之間。
壓模膠203包覆第一晶片模組107、第二晶片模組119、金打線103，以及非導電性黏著劑117，以進行封裝，保護焊接完成的金打線103，避免金打線103斷裂或是脫落。此壓模膠203之材質主要為環氧樹脂(Epoxy)，或是其它熱固性(Thermosetting)材質。
以上實施例的晶片封裝結構，將兩個或兩個以上之晶片，尤其是製程不同的晶片組合在單一封裝結構中，使晶片之間的路徑縮短來提昇電性功能，這些晶片之間以金凸塊經過超音波振盪來連接，兩金凸塊之間的距離可以縮短，因此可進一步減小整體封裝結構的體積，適用於小型電子產品。
101‧‧‧基板
103‧‧‧金打線
105‧‧‧黏膠層
107‧‧‧第一晶片模組
109‧‧‧第一金屬焊墊
111‧‧‧第三金凸塊
115‧‧‧第二金凸塊
117‧‧‧非導電性黏著劑
119‧‧‧第二晶片模組
121‧‧‧第二金屬焊墊
125‧‧‧第三金屬焊墊
200‧‧‧晶片封裝結構
201‧‧‧第一金凸塊
201a‧‧‧第一區塊
201b‧‧‧第二區塊
203‧‧‧壓模膠

Claims (10)

  1. 一種晶片封裝結構，包含：一第一晶片模組，具有複數個第一金屬焊墊；複數個第一金凸塊，位於一部分的該些第一金屬焊墊上；一第二晶片模組，堆疊於該第一晶片模組上，該第二晶片模組具有複數個第二金屬焊墊；複數個第二金凸塊，位於該些第二金屬焊墊之上，其中該些第二金凸塊藉由超音波振盪方式與該些第一金凸塊對接；以及非導電性黏著劑，填充於該第一晶片模組與該第二晶片模組之間，以黏結該第一晶片模組與該第二晶片模組。
  2. 如申請專利範圍第1項所述之晶片封裝結構，其中該些第一金凸塊之間距介於10um至30um之間。
  3. 如申請專利範圍第1項所述之晶片封裝結構，其中各個第一金凸塊包含：一第一區塊，接觸該些第一金屬焊墊其中之一，該第一區塊之截面積大於該第一金屬焊墊之截面積；以及一第二區塊，銜接於該第一區塊以及該些第二金凸塊其一之間，該第二區塊之截面積小於該第一區塊之截面積。
  4. 如申請專利範圍第1項所述之晶片封裝結構，其中該第二晶片模組之正面朝向該第一晶片模組之正面。
  5. 如申請專利範圍第1項所述之晶片封裝結構，其中該第一晶片模組以及該第二晶片模組分別為邏輯電路晶片與記憶體電路晶片。
  6. 如申請專利範圍第1項所述之晶片封裝結構，其中該些第一金屬焊墊以及該些第二金屬焊墊係為鋁焊墊，內嵌於該第一晶片模組或是該第二晶片模組。
  7. 如申請專利範圍第1項所述之晶片封裝結構，更包含：複數個第三金凸塊，設置於該第一晶片模組之該些第一金屬焊墊上；以及複數條金打線，該些金打線之一端連接於該些第三金凸塊。
  8. 如申請專利範圍第7項所述之晶片封裝結構，更包含：一基板，具有複數個第三金屬焊墊，以連接該些金打線之另一端；以及一黏膠層，以將該第一晶片模組黏著於該基板上。
  9. 如申請專利範圍第8項所述之晶片封裝結構，更包含：一壓模膠，包覆該第一晶片模組、該第二晶片模組、該些金打線，以及該非導電性黏著劑，以進行封裝。
  10. 如申請專利範圍第9項所述之晶片封裝結構，其中該壓模膠之材質為環氧樹脂。
TW102133536A 2013-09-16 2013-09-16 晶片封裝結構 TWI534978B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102133536A TWI534978B (zh) 2013-09-16 2013-09-16 晶片封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102133536A TWI534978B (zh) 2013-09-16 2013-09-16 晶片封裝結構

Publications (2)

Publication Number Publication Date
TW201513292A TW201513292A (zh) 2015-04-01
TWI534978B true TWI534978B (zh) 2016-05-21

Family

ID=53437244

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133536A TWI534978B (zh) 2013-09-16 2013-09-16 晶片封裝結構

Country Status (1)

Country Link
TW (1) TWI534978B (zh)

Also Published As

Publication number Publication date
TW201513292A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
JP4808408B2 (ja) マルチチップパッケージ、これに使われる半導体装置及びその製造方法
US7564123B1 (en) Semiconductor package with fastened leads
US8699232B2 (en) Integrated circuit packaging system with interposer and method of manufacture thereof
US20080237833A1 (en) Multi-chip semiconductor package structure
KR20110124065A (ko) 적층형 반도체 패키지
US20060284298A1 (en) Chip stack package having same length bonding leads
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
US20080009096A1 (en) Package-on-package and method of fabricating the same
US7374967B2 (en) Multi-stack chip size packaging method
KR101685068B1 (ko) 시스템 인 패키지 및 이의 제조방법
KR20140045461A (ko) 집적회로 패키지
US20080237831A1 (en) Multi-chip semiconductor package structure
KR20110124061A (ko) 적층형 반도체 패키지
TWI604593B (zh) 半導體封裝件及其製法
TWI534978B (zh) 晶片封裝結構
US8723334B2 (en) Semiconductor device including semiconductor package
KR20080067891A (ko) 멀티 칩 패키지
US8441129B2 (en) Semiconductor device
KR101096440B1 (ko) 듀얼 다이 패키지
KR20080085441A (ko) 스택 패키지 및 그 제조방법
US20080237832A1 (en) Multi-chip semiconductor package structure
KR20080020376A (ko) 적층 칩 패키지
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
TWI447869B (zh) 晶片堆疊封裝結構及其應用
US7781898B2 (en) IC package reducing wiring layers on substrate and its chip carrier