TWI533311B - 快閃記憶體裝置及其運作方法 - Google Patents

Description

快閃記憶體裝置及其運作方法

本發明係有關於一種快閃記憶體裝置，特別是有關於一種能判斷空頁(Empty Page)之快閃記憶體裝置。

近年來，由於快閃記憶體(Flash Memory)具有資料非揮發性、省電、體積小以及無機械結構等的特性，因此適合使用在各種電子裝置上，尤其是可攜式電子產品。

快閃記憶體包括多個區塊(block)，每一區塊包括多個頁(page)以供資料儲存。當快閃記憶體自控制器接收寫入命令時，便依控制器的指示以及寫入位址將資料儲存至該等區塊的某些頁。當快閃記憶體自控制器收到讀取命令時，便依控制器的指示及讀取位址自該等區塊的某些頁讀出資料而回傳資料至控制器。

在快閃記憶體中，空頁的找尋動作通常用於快閃記憶體轉譯層(Flash Translation Layer)初始化的過程中找出最後一個有效頁。因此，如何快速且精確地判定所讀取之頁(page)是否為空頁將會影響到初始化的時間。如果，無法判斷出所讀取之頁是否為空頁，則快閃記憶體裝置會重新執行讀取。於是，增加了初始化的時間。

因此，需要一種快閃記憶體之操作方法，能快速 地判斷出空頁。

本發明提供一種快閃記憶體裝置。上述快閃記憶體裝置包括：一快閃記憶體，包括複數頁；以及，一控制器，耦接於上述快閃記憶體。上述控制器包括：一運算單元，用以接收來自於上述快閃記憶體且對應於一讀取命令之上述頁之複數位元組，並根據每一上述位元組中每一位元之邏輯位準而得到一運算結果；一錯誤更正碼解碼器，用以根據一錯誤更正碼，對上述頁之上述複數位元組進行解碼；以及一處理單元，耦接於上述運算單元以及上述錯誤更正碼解碼器，用以根據已解碼之上述複數位元組來判斷上述頁是否為有效資料，以及當上述頁為非有效資料時，根據上述運算結果來判斷上述頁是否為一空頁。

再者，本發明提供一種快閃記憶體裝置之運作方法，其中一快閃記憶體包括複數頁。接收來自於上述快閃記憶體且對應於一讀取命令之上述頁之複數位元組。根據每一上述位元組中每一位元之邏輯位準，得到一運算結果。根據一錯誤更正碼，對上述頁之上述複數位元組進行解碼。根據已解碼之上述複數位元組，判斷上述頁是否為有效資料。當上述頁為非有效資料時，根據上述運算結果來判斷上述頁是否為一空頁。

100‧‧‧快閃記憶體裝置

110‧‧‧控制器

120‧‧‧快閃記憶體

130‧‧‧處理單元

140‧‧‧錯誤更正碼解碼器

150‧‧‧解隨機函數發生器

160‧‧‧運算單元

170‧‧‧頁

180‧‧‧匯流排

AND_R0-AND_Rn、CNT_R0-CNT_Rn‧‧‧運算結果

DATA、D1、D2‧‧‧資料流

DR‧‧‧運算結果

第1圖係顯示根據本發明一實施例所述之快閃記憶體裝置； 第2圖係顯示根據本發明一實施例所述之運作方法，適用於一快閃記憶體裝置，其中快閃記憶體裝置包括控制器以及快閃記憶體；第3圖係顯示第2圖中於步驟S212所述之執行及運算操作的示範例；第4圖係顯示根據本發明另一實施例所述之運作方法，適用於一快閃記憶體裝置，其中快閃記憶體裝置包括控制器以及快閃記憶體；以及第5圖係顯示第4圖中於步驟S412所述之執行計數操作的示範例。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：第1圖係顯示根據本發明一實施例所述之快閃記憶體裝置100。快閃記憶體裝置100包括控制器110以及快閃記憶體120。控制器110係用以存取具有複數頁170之快閃記憶體120，其中控制器110對快閃記憶體120進行存取之操作係以頁為單位。控制器110包括處理單元130、錯誤更正碼(Error Correction Code，ECC)解碼器140、解隨機函數發生器(Derandomizer)150與運算單元160。在此實施例中，處理單元130與快閃記憶體120之間位址與命令的傳輸係經由匯流排180。相應於來自控制器110的讀取命令，快閃記憶體120會根據來自控制器110的讀取位址而提供對應於該讀取命令之資料 流(data Stream)DATA至解隨機函數發生器150與運算單元160，其中資料流DATA係由儲存在對應於該讀取位址之頁170的複數位元組(byte)所組成。接著，解隨機函數發生器150會根據一隨機函數來調整資料流DATA中位元組的資料，並產生資料流D1。接著，錯誤更正碼解碼器140會根據一錯誤更正碼ECC_CODE對資料流D1中位元組的資料進行解碼，以提供解碼後的資料流D2至處理單元130。接著，處理單元130會根據所接收到之資料流D2來判斷資料流D2是否為有效資料。若資料流D2中錯誤位元的數量超過錯誤更正碼ECC_CODE所能更正的數量時，處理單元130會判定對應於該讀取位址之頁170為非有效資料。反之，若資料流D2中錯誤位元的數量小於錯誤更正碼ECC_CODE所能更正的數量時，處理單元130會判定對應於該讀取位址之頁170為有效資料。另一方面，根據資料流DATA中每一位元組中每一位元之邏輯位準，運算單元160執行一特定運算(例如計數運算、及(AND)運算、累加運算等)而得到運算結果DR。因此，當對應於該讀取位址之頁170為非有效資料時，處理單元130會根據運算結果DR來判斷對應於該讀取位址之頁170是否為空頁。

第2圖係顯示根據本發明一實施例所述之運作方法，適用於一快閃記憶體裝置(例如第1圖之快閃記憶體裝置100)，其中快閃記憶體裝置包括控制器(例如第1圖的控制器110)以及快閃記憶體(例如第1圖的快閃記憶體120)。首先，在步驟S202，快閃記憶體裝置內的控制器會提供讀取命令至快閃記憶體。接著，相應於讀取命令，快閃記憶體會提供對應於該讀取 命令且由複數位元組所組成之資料流至控制器(步驟S204)，其中資料流內的位元組係儲存在對應於該讀取位址之一特定頁。接著，根據在步驟S204所得到的資料流，控制器會根據一隨機碼對資料流中的位元組進行解隨機(Derandom)函數操作，並根據一錯誤更正碼進行解碼操作(步驟S206)。接著，根據已解碼之位元組，控制器會判斷資料流是否為有效資料(步驟S208)。舉例來說，若在已解碼之位元組中錯誤位元的數量超過了錯誤更正碼所能更正的數量時，控制器會判定對應於該讀取位址之資料流為非有效資料。反之，若在已解碼之位元組中錯誤位元的數量小於錯誤更正碼所能更正的數量時，控制器會判定對應於該讀取位址之資料流為有效的使用者資料(步驟S210)。此外，根據在步驟S204所得到的資料流，控制器亦會對資料流中的每一位元組中每一位元之邏輯位準進行及運算操作(AND operation)，並得到運算結果(步驟S212)。接著，當對應於該讀取位址之資料流為非有效資料時，控制器更根據步驟S212所得到之運算結果來判斷對應於該讀取位址之該特定頁是否為空頁(步驟S214)。一般而言，在快閃記憶體中，若一頁內的每一位元皆為邏輯“1”，則可視為空頁。因此，當運算結果係指示資料流中每一位元組之每一位元皆為高邏輯位準(即邏輯“1”)時，控制器則判定該特定頁為空頁(步驟S216)。反之，當運算結果係指示資料流中任一位元為低邏輯位準(即邏輯“0”)時，控制器則判定該特定頁不是空頁，並重新執行讀取操作(步驟S218)。

第3圖係顯示第2圖中於步驟S212所述之執行及運 算操作的示範例。在此實施例中，資料流包括位元組By0-Byn。首先，當接收到位元組By0時，控制器會對位元組By0中每一位元之邏輯位準進行及運算操作，而得到運算結果AND_R0。舉例來說，如果位元組By0為“11111111”，則運算結果AND_R0為邏輯“1”，以及如果位元組By0中任一位元為低邏輯位準(例如“11110111”、“01111111”、“01110111”等)，則運算結果AND_R0為邏輯“0”。接著，當接收到位元組By1時，控制器會將運算結果AND_R0以及位元組By1中每一位元之邏輯位準進行及運算操作，而得到運算結果AND_R1。以此類推，當接收到位元組Byn時，控制器會將運算結果AND_R(n-1)以及位元組Byn中每一位元之邏輯位準進行及運算操作，而得到運算結果AND_Rn。因此，當資料流中位元組By0-Byn之每一位元皆為邏輯“1”時，則控制器會得到運算結果AND_Rn為邏輯“1”。反之，當資料流中位元組By0-Byn之任一位元為邏輯“0”時，則控制器會得到運算結果AND_Rn為邏輯“0”。此外，在一實施例中，控制器會先分別得到每一位元組之運算結果(例如運算結果AND_R1僅表示位元組By1中每一位元之邏輯位準進行及運算操作之結果，而運算結果AND_Rn僅表示位元組Byn中每一位元之邏輯位準進行及運算操作之結果)，再將全部位元組之運算結果進行及運算操作而得到最後的運算結果。

理想上，空頁的每一位元為邏輯“1”。然而，在實際應用上，快閃記憶體可能在製造過程或是使用過程中受到損壞，而使得快閃記憶體中的部分位元為無效位元。第4圖係顯示根據本發明另一實施例所述之運作方法，適用於一快閃記憶 體裝置(例如第1圖之快閃記憶體裝置100)，其中快閃記憶體裝置包括控制器(例如第1圖的控制器110)以及快閃記憶體(例如第1圖的快閃記憶體120)。首先，在步驟S402，快閃記憶體裝置內的控制器會提供讀取命令至快閃記憶體。接著，相應於讀取命令，快閃記憶體會提供對應於該讀取命令且由複數位元組所組成之資料流至控制器(步驟S404)，其中資料流內的位元組係儲存在對應於該讀取位址之一特定頁。接著，根據在步驟S404所得到的資料流，控制器會根據一隨機碼對資料流中的位元組資料行解隨機(Derandom)函數操作，並根據一錯誤更正碼進行解碼操作(步驟S406)。接著，根據已解碼之位元組，控制器會判斷資料流是否為有效資料(步驟S408)。舉例來說，若在已解碼之位元組中錯誤位元的數量超過了錯誤更正碼所能更正的數量時，控制器會判定對應於該讀取位址之資料流為非有效資料。反之，若在已解碼之位元組中錯誤位元的數量小於或等於錯誤更正碼所能更正的數量時，控制器會判定對應於該讀取位址之資料流為有效的使用者資料(步驟S410)。此外，根據在步驟S404所得到的資料流，控制器亦會對資料流中的每一位元組中每一位元之位元值進行計數(即累加具有邏輯位準“1”之位元的數量)，並得到運算結果(步驟S412)。換言之，運算結果係指示資料流的位元組中具有邏輯位準“1”之位元的數量。接著，當對應於該讀取位址之資料流為非有效資料時，控制器更根據步驟S412所得到之運算結果來判斷對應於該讀取位址之該特定頁是否為空頁(步驟S414)。當運算結果係指示資料流中具有邏輯位準“1”之位元的數量大於第一臨界值時，控制器 則判定該特定頁為空頁(步驟S416)。反之，當運算結果係指示資料流中具有邏輯位準“1”之位元的數量小於或等於第一臨界值時，控制器則判定該特定頁不是空頁，並重新執行讀取操作(步驟S418)。在另一實施例中，控制器係對具有邏輯位準“0”之位元進行累加，而得到運算結果。因此，當運算結果係指示資料流中具有邏輯位準“0”之位元的數量小於第二臨界值時，控制器則判定該特定頁為空頁。反之，當運算結果係指示資料流中具有邏輯位準“0”之位元的數量大於或等於第二臨界值時，控制器則判定該特定頁不是空頁，並重新執行讀取操作。值得注意的是，第一臨界值以及第二臨界值可根據實際應用而決定並透過軟體調整。在一實施例中，可根據快閃記憶體裝置中錯誤更正碼之一檢查碼的位元數來決定第一臨界值以及第二臨界值。例如，在快閃記憶體中，每1094(1024+70)位元組具有40位元之錯誤更正碼之檢查碼的保護。於是，第二臨界值可以是40而第一臨界值可以是8712((1024+70)*8-40)。因此，在得到具有1094位元組的資料流之後，控制器會對具有邏輯位準“1”之位元進行計數而得到計數結果。當計數結果大於8712時，控制器會將用以儲存該1094位元組之特定頁判定為空頁。

第5圖係顯示第4圖中於步驟S412所述之執行計數操作的示範例。在此實施例中，資料流包括位元組By0-Byn。首先，當接收到位元組By0時，控制器會對位元組By0中具有邏輯位準“1”之位元進行累加運算，而得到運算結果CNT_R0。舉例來說，如果位元組By0為“11111111”，則運算結果CNT_R0為8，以及如果位元組By0為“01110111”，則運算結果CNT_R0為 6。接著，當接收到位元組By1時，控制器會將運算結果CNT_R0以及位元組By1中具有邏輯位準“1”之位元進行累加運算，而得到運算結果CNT_R1。以此類推，接收到位元組Byn時，控制器會將運算結果CNT_R(n-1)以及位元組Byn中具有邏輯位準“1”之位元進行累加運算，而得到運算結果CNT_Rn。接著，控制器會將運算結果CNT_Rn與第一臨界值進行比較。因此，當運算結果CNT_Rn大於第一臨界值時，則控制器會判定該特定頁為空頁。反之，當運算結果CNT_Rn係小於或等於第一臨界值時，則控制器會判定該特定頁不是空頁。

相較於傳統的快閃記憶體裝置，本發明之實施例中的控制器僅需對快閃記憶體進行一次讀取操作便可判斷出所讀取之讀取頁是否為空頁或是有效資料。於是，縮短了快閃記憶體轉譯層初始化的時間。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中包括通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧快閃記憶體裝置

110‧‧‧控制器

120‧‧‧快閃記憶體

130‧‧‧處理單元

140‧‧‧錯誤更正碼解碼器

150‧‧‧解隨機函數發生器

160‧‧‧運算單元

170‧‧‧頁

180‧‧‧匯流排

DATA、D1、D2‧‧‧資料流

DR‧‧‧運算結果

Claims (14)

1. 一種快閃記憶體裝置，包括：一快閃記憶體，包括複數頁；以及一控制器，耦接於上述快閃記憶體，包括：一運算單元，用以接收來自於上述快閃記憶體且對應於一讀取命令之上述頁之複數位元組，並根據每一上述位元組中每一位元之邏輯位準而得到一運算結果；一錯誤更正碼解碼器，用以根據一錯誤更正碼，對上述頁之上述複數位元組進行解碼；以及一處理單元，耦接於上述運算單元以及上述錯誤更正碼解碼器，用以根據已解碼之上述複數位元組來判斷上述頁是否為有效資料，以及只有當上述頁為非有效資料時，根據上述運算結果來判斷上述頁是否為一空頁；其中當上述運算結果係指示上述複數位元組之至少一位元為低邏輯位準時，上述處理單元重新提供上述讀取命令至上述快閃記憶體。
2. 如申請專利範圍第1項所述之快閃記憶體裝置，其中上述控制器更包括：一解隨機函數發生器，耦接於上述快閃記憶體以及上述錯誤更正碼解碼器之間，用以根據一隨機函數來調整上述頁之上述複數位元組；其中上述錯誤更正碼解碼器係對已調整之上述頁之上述複數位元組進行解碼。
3. 如申請專利範圍第1項所述之快閃記憶體裝置，其中上述 運算單元對每一上述位元組中每一位元進行一及運算(AND operation)而得到上述運算結果。
4. 如申請專利範圍第3項所述之快閃記憶體裝置，其中當上述運算結果係指示每一上述位元組之每一位元為高邏輯位準時，上述處理單元判定上述頁為上述空頁。
5. 如申請專利範圍第1項所述之快閃記憶體裝置，其中上述運算單元對上述複數位元組中具有高邏輯位準之位元進行計數而得到上述運算結果。
6. 如申請專利範圍第5項所述之快閃記憶體裝置，其中上述運算結果係指示上述複數位元組中具有高邏輯位準之位元的數量，其中當上述運算結果係大於一臨界值時，上述處理單元判定上述頁為上述空頁，以及當上述運算結果係小於或等於上述臨界值時，上述處理單元重新提供上述讀取命令至上述快閃記憶體。
7. 如申請專利範圍第6項所述之快閃記憶體裝置，其中上述臨界值係由是上述錯誤更正碼之一檢查碼的位元數所決定。
8. 如申請專利範圍第1項所述之快閃記憶體裝置，其中當上述頁之已解碼之上述複數位元組中錯誤位元的數量超過上述錯誤更正碼所能更正的數量時，上述處理單元判定上述頁為非有效資料，以及當上述頁之已解碼之上述複數位元組中錯誤位元的數量小於或等於上述錯誤更正碼所能更正的數量時，上述處理單元判斷上述頁為有效資料。
9. 一種快閃記憶體裝置之運作方法，其中一快閃記憶體包括 複數頁，該方法包括下列步驟：接收來自於上述快閃記憶體且對應於一讀取命令之上述頁之複數位元組；根據每一上述位元組中每一位元之邏輯位準，得到一運算結果；根據一錯誤更正碼，對上述頁之上述複數位元組進行解碼；根據已解碼之上述複數位元組，判斷上述頁是否為有效資料；以及只有當上述頁為非有效資料時，根據上述運算結果來判斷上述頁是否為一空頁；其中上述根據上述運算結果來判斷上述頁是否為上述空頁之步驟更包括：當上述運算結果係指示上述複數位元組之至少一位元為低邏輯位準時，重新提供上述讀取命令至上述快閃記憶體。
10. 如申請專利範圍第9項所述之快閃記憶體裝置之運作方法，其中上述判斷上述頁是否為有效資料之步驟更包括：根據一隨機函數來調整上述頁之上述複數位元組；以及對已調整之上述頁之上述複數位元組進行解碼。
11. 如申請專利範圍第9項所述之快閃記憶體裝置之運作方法，其中上述根據上述運算結果來判斷上述頁是否為上述空頁之步驟更包括：對每一上述位元組中每一位元進行一及運算(AND operation)而得到上述運算結果；以及當上述運算結果係指示每一上述位元組之每一位元為高邏輯位準時，判定上述頁為上述空頁。
12. 如申請專利範圍第9項所述之快閃記憶體裝置之運作方法，其中上述根據上述運算結果來判斷上述頁是否為上述空頁之步驟更包括：對上述複數位元組中具有高邏輯位準之位元進行計數，而得到上述運算結果，其中上述運算結果係指示上述複數位元組中具有高邏輯位準之位元的數量；當上述運算結果係大於一臨界值時，判定上述頁為上述空頁；以及當上述運算結果係小於或等於上述臨界值時，重新提供上述讀取命令至上述快閃記憶體。
13. 如申請專利範圍第12項所述之快閃記憶體裝置之運作方法，其中上述臨界值係由是上述錯誤更正碼的一檢查碼的位元數所決定。
14. 如申請專利範圍第9項所述之快閃記憶體裝置之運作方法，其中上述判斷上述頁是否為有效資料之步驟更包括：當上述頁之已解碼之上述複數位元組中錯誤位元的數量超過上述錯誤更正碼所能更正的數量時，判定上述頁為非有效資料；以及當上述頁之已解碼之上述複數位元組中錯誤位元的數量小於或等於上述錯誤更正碼所能更正的數量時，判定上述頁為有效資料。