TWI525415B - 參考頻率設定方法、記憶體控制器及記憶體儲存裝置 - Google Patents

參考頻率設定方法、記憶體控制器及記憶體儲存裝置 Download PDF

Info

Publication number
TWI525415B
TWI525415B TW102106544A TW102106544A TWI525415B TW I525415 B TWI525415 B TW I525415B TW 102106544 A TW102106544 A TW 102106544A TW 102106544 A TW102106544 A TW 102106544A TW I525415 B TWI525415 B TW I525415B
Authority
TW
Taiwan
Prior art keywords
setting
frequency
rewritable non
data
reference frequency
Prior art date
Application number
TW102106544A
Other languages
English (en)
Other versions
TW201433901A (zh
Inventor
陳志銘
陳安忠
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW102106544A priority Critical patent/TWI525415B/zh
Priority to US13/871,001 priority patent/US9058863B2/en
Publication of TW201433901A publication Critical patent/TW201433901A/zh
Application granted granted Critical
Publication of TWI525415B publication Critical patent/TWI525415B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

參考頻率設定方法、記憶體控制器及記憶體儲存裝 置
本發明是有關於一種參考頻率設定方法，且特別是有關於一種將參考頻率記錄於記憶體內部的設定方法及使用此方法的記憶體控制器與記憶體儲存裝置。
通用串列匯流排(Universal Serial Bus，以下簡稱USB)裝置在消費市場上已是極為普遍且成熟的產品。其中為了產生一較為精確之參考頻率以供此電子裝置運作，常用之方式即利用一外部電路，即一石英振盪電路來產生。且在相關技術中，若需調整晶片內振盪電路之特性時，製造商通常於開卡程序時，使用一硬體元件，如之電子熔斷絲(e-fuse)或者微調連接墊(trim pad)，來記錄調整的設定。然而，一者，石英振盪電路成本昂貴，二者，以此種方式來記錄調整晶片內振盪電路之頻率設定勢必會增加USB裝置的硬體面積及成本，且於開卡後，因硬體元件已燒斷，故不易再修改所設定之頻率，進而將降低其競爭力。
一般而言，此種無石英振盪電路(Crvstal-less oscillator) 通常需要參考(tracking)遠端主機之頻率，以產生較為準確的參考頻率。然而，使用此種無石英振盪電路來產生參考頻率的USB裝置在不同的測試模式中不一定會有遠端主機之頻率可供參考。因此，當無遠端主機之頻率可供參考時，無石英振盪電路所產生的參考頻率可能較不準確，從而造成USB裝置無法符合特定的測試規範。
本發明提供一種可複寫式非揮發性記憶體儲存裝置的參考頻率設定方法，利用此設定方法產生的參考頻率可符合不同的測試規範。
本發明提供一種記憶體控制器，利用上述設定方法來控制記憶體儲存裝置，以使記憶體儲存裝置所產生的參考頻率可符合不同的測試規範。
本發明提供一種可複寫式非揮發性記憶體儲存裝置，其所產生的參考頻率可符合不同的測試規範。
本發明之範例實施例提供一種可複寫式非揮發性記憶體儲存裝置的參考頻率設定方法。可複寫式非揮發性記憶體儲存裝置包括一可複寫式非揮發性記憶體模組、一儲存單元以及一振盪電路模組。振盪電路模組包括一暫存器電路。可複寫式非揮發性記憶體儲存裝置不包括一石英振盪器。參考頻率設定方法包括如下步驟：利用一第一訊號傳遞路徑從可複寫式非揮發性記憶體模 組或儲存單元內讀取一設定碼，並將設定碼儲存於暫存器電路內，其中設定碼包括一第一設定資訊；偵測一第一頻率之資料是否被輸入；若第一頻率之資料沒有被輸入，讀取儲存於暫存器電路內的設定碼，以使振盪電路模組依據設定碼的第一設定資訊來產生一第一參考頻率；若第一頻率之資料被輸入，利用一第二訊號傳遞路徑來更新儲存於暫存器電路內的設定碼，其中更新後的設定碼包括一第二設定資訊；以及若第一頻率之資料被輸入，讀取儲存於暫存器電路內的更新後的設定碼，以使振盪電路模組依據第二設定資訊來產生一第二參考頻率。
在本發明一範例實施例中，上述之參考頻率設定方法更包括根據一主機系統之頻率來設定設定碼的第一設定資訊，並且將包括第一設定資訊的設定碼儲存於可複寫式非揮發性記憶體模組或儲存單元內。
在本發明一範例實施例中，上述之依據設定碼的第一設定資訊所產生的第一參考頻率符合一第一測試模式之規範。
在本發明一範例實施例中，在第一測試模式中，可複寫式非揮發性記憶體儲存裝置係耦接至一第一測試裝置，第一測試裝置不輸出第一頻率之資料至可複寫式非揮發性記憶體儲存裝置。
在本發明一範例實施例中，若第一頻率之資料沒有被輸入，參考頻率設定方法不執行利用第二訊號傳遞路徑來更新儲存於暫存器電路內的設定碼之步驟。
在本發明一範例實施例中，上述之參考頻率設定方法更包括根據一主機系統之頻率來設定設定碼的第二設定資訊，並且將包括第二設定資訊的設定碼儲存於可複寫式非揮發性記憶體模組或儲存單元內。
在本發明一範例實施例中，在利用第二訊號傳遞路徑來更新儲存於暫存器電路內的設定碼的步驟中，更新前的設定碼包括第二設定資訊。
在本發明一範例實施例中，上述之依據設定碼的第二設定資訊所產生的第二參考頻率符合一第二測試模式之規範。
在本發明一範例實施例中，在第二測試模式中，可複寫式非揮發性記憶體儲存裝置係耦接至一第二測試裝置，第二測試裝置輸出第一頻率之資料至可複寫式非揮發性記憶體儲存裝置。
在本發明一範例實施例中，上述之參考頻率設定方法更包括若第一頻率之資料被輸入，將第一訊號傳遞路徑切換至第二訊號傳遞路徑，以利用第二訊號傳遞路徑來更新儲存於暫存器電路內的設定碼。
在本發明一範例實施例中，上述之更新儲存於暫存器電路內的設定碼的步驟包括如下步驟：比較第一參考頻率或第二參考頻率與在第二測試模式中所接收的一第二頻率之資料之間的頻率差值；以及根據一比較結果來更新儲存於暫存器電路內的設定碼的第二設定資訊。
在本發明一範例實施例中，上述之參考頻率設定方法更 包括將根據比較結果所得的設定碼的第二設定資訊儲存至可複寫式非揮發性記憶體模組或儲存單元內。
本發明之範例實施例提供一種記憶體控制器，用於設定一可複寫式非揮發性記憶體儲存裝置的參考頻率。可複寫式非揮發性記憶體儲存裝置包括一可複寫式非揮發性記憶體模組以及一振盪電路模組。振盪電路模組包括一暫存器電路。記憶體控制器包括一記憶體介面、一記憶體管理電路以及一儲存單元。記憶體介面耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接至記憶體介面。儲存單元耦接至記憶體管理電路。記憶體管理電路控制振盪電路模組利用一第一訊號傳遞路徑從可複寫式非揮發性記憶體模組或儲存單元內讀取一設定碼，並將設定碼儲存於暫存器電路內。設定碼包括一第一設定資訊。記憶體管理電路偵測一第一頻率之資料是否被輸入。若第一頻率之資料沒有被輸入，記憶體管理電路控制振盪電路模組讀取儲存於暫存器電路內的設定碼，以使振盪電路模組依據設定碼的第一設定資訊來產生一第一參考頻率。若第一頻率之資料被輸入，記憶體管理電路控制振盪電路模組利用一第二訊號傳遞路徑來更新儲存於暫存器電路內的設定碼。更新後的設定碼包括一第二設定資訊。若第一頻率之資料被輸入，記憶體管理電路控制振盪電路模組讀取儲存於暫存器電路內的更新後的設定碼，以使振盪電路模組依據第二設定資訊來產生一第二參考頻率。
在本發明一範例實施例中，上述之記憶體管理電路根據 一主機系統之頻率來設定設定碼的第一設定資訊，並且將包括第一設定資訊的設定碼儲存於可複寫式非揮發性記憶體模組或儲存單元內。
在本發明一範例實施例中，上述之依據設定碼的第一設定資訊所產生的第一參考頻率符合一第一測試模式之規範。
在本發明一範例實施例中，在第一測試模式中，可複寫式非揮發性記憶體儲存裝置係耦接至一第一測試裝置。第一測試裝置不輸出第一頻率之資料至可複寫式非揮發性記憶體儲存裝置。
在本發明一範例實施例中，若第一頻率之資料沒有被輸入，記憶體管理電路控制振盪電路模組不執行利用第二訊號傳遞路徑來更新儲存於暫存器電路內的設定碼之操作。
在本發明一範例實施例中，上述之記憶體管理電路根據一主機系統之頻率來設定設定碼的第二設定資訊，並且將包括第二設定資訊的設定碼儲存於可複寫式非揮發性記憶體模組或儲存單元內。
在本發明一範例實施例中，上述之更新前的設定碼包括第二設定資訊。
在本發明一範例實施例中，上述之依據設定碼的第二設定資訊所產生的第二參考頻率符合一第二測試模式之規範。
在本發明一範例實施例中，在第二測試模式中，可複寫式非揮發性記憶體儲存裝置係耦接至一第二測試裝置。第二測試 裝置輸出第一頻率之資料至可複寫式非揮發性記憶體儲存裝置。
在本發明一範例實施例中，若第一頻率之資料被輸入，記憶體管理電路控制振盪電路模組將第一訊號傳遞路徑切換至第二訊號傳遞路徑，以利用第二訊號傳遞路徑來更新儲存於暫存器電路內的設定碼。
在本發明一範例實施例中，上述之振盪電路模組包括一頻率追蹤電路，位於第二訊號傳遞路徑。頻率追蹤電路用以比較第一參考頻率或第二參考頻率與在第二測試模式中所接收的一第二頻率之資料之間的頻率差值。振盪電路模組根據一比較結果來更新儲存於暫存器電路內的設定碼的第二設定資訊。
在本發明一範例實施例中，上述之記憶體管理電路將根據比較結果所得的設定碼的第二設定資訊儲存至可複寫式非揮發性記憶體模組或儲存單元內。
本發明之範例實施例提供一種可複寫式非揮發性記憶體儲存裝置，包括一振盪電路模組、一可複寫式非揮發性記憶體模組、以及一記憶體控制器。振盪電路模組包括一暫存器電路。記憶體控制器耦接至振盪電路及可複寫式非揮發性記憶體模組。記憶體控制器包括一儲存單元。記憶體控制器控制振盪電路模組利用一第一訊號傳遞路徑從可複寫式非揮發性記憶體模組或儲存單元內讀取一設定碼，並將設定碼儲存於暫存器電路內。設定碼包括一第一設定資訊。記憶體控制器偵測一第一頻率之資料是否被輸入。若第一頻率之資料沒有被輸入，記憶體控制器控制振盪電 路模組讀取儲存於暫存器電路內的設定碼，以使振盪電路模組依據設定碼的第一設定資訊來產生一第一參考頻率。若第一頻率之資料被輸入，記憶體控制器控制振盪電路模組利用一第二訊號傳遞路徑來更新儲存於暫存器電路內的設定碼。更新後的設定碼包括一第二設定資訊。若第一頻率之資料被輸入，記憶體控制器控制振盪電路模組讀取儲存於暫存器電路內的更新後的設定碼，以使振盪電路模組依據第二設定資訊來產生一第二參考頻率。
在本發明一範例實施例中，上述之記憶體控制器根據一主機系統之頻率來設定設定碼的第一設定資訊，並且將包括第一設定資訊的設定碼儲存於可複寫式非揮發性記憶體模組或儲存單元內。
在本發明一範例實施例中，上述之依據設定碼的第一設定資訊所產生的第一參考頻率符合一第一測試模式之規範。
在本發明一範例實施例中，在第一測試模式中，可複寫式非揮發性記憶體儲存裝置係耦接至一第一測試裝置。第一測試裝置不輸出第一頻率之資料至可複寫式非揮發性記憶體儲存裝置。
在本發明一範例實施例中，若第一頻率之資料沒有被輸入，記憶體控制器控制振盪電路模組不執行利用第二訊號傳遞路徑來更新儲存於暫存器電路內的設定碼之操作。
在本發明一範例實施例中，上述之記憶體控制器根據一主機系統之頻率來設定設定碼的第二設定資訊，並且將包括第二 設定資訊的設定碼儲存於可複寫式非揮發性記憶體模組或儲存單元內。
在本發明一範例實施例中，更新前的設定碼包括第二設定資訊。
在本發明一範例實施例中，上述之依據設定碼的第二設定資訊所產生的第二參考頻率符合一第二測試模式之規範。
在本發明一範例實施例中，在第二測試模式中，可複寫式非揮發性記憶體儲存裝置係耦接至一第二測試裝置。第二測試裝置輸出第一頻率之資料至可複寫式非揮發性記憶體儲存裝置。
在本發明一範例實施例中，若第一頻率之資料被輸入，記憶體控制器控制振盪電路模組將第一訊號傳遞路徑切換至第二訊號傳遞路徑，以利用第二訊號傳遞路徑來更新儲存於暫存器電路內的設定碼。
在本發明一範例實施例中，上述之振盪電路模組包括一頻率追蹤電路，位於第二訊號傳遞路徑。頻率追蹤電路用以比較第一參考頻率或第二參考頻率與在第二測試模式中所接收的一第二頻率之資料之間的頻率差值。振盪電路模組根據一比較結果來更新儲存於暫存器電路內的設定碼的第二設定資訊。
在本發明一範例實施例中，上述之記憶體控制器將根據比較結果所得的設定碼的第二設定資訊儲存至可複寫式非揮發性記憶體模組或儲存單元內。
基於上述，在本發明之範例實施例中，記憶體儲存裝置 將參考頻率之調整設定記錄於其記憶體或儲存單元上。在不同測試模式中，記憶體儲存裝置選擇性的決定是否要啟動頻率追蹤功能，以產生可符合不同的測試規範的參考頻率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
1000‧‧‧主機系統
1100‧‧‧電腦
1102‧‧‧微處理器
1104‧‧‧隨機存取記憶體
1106‧‧‧輸入/輸出裝置
1108‧‧‧系統匯流排
1110‧‧‧資料傳輸介面
1202‧‧‧滑鼠
1204‧‧‧鍵盤
1206‧‧‧顯示器
1208‧‧‧印表機
1212‧‧‧隨身碟
1214‧‧‧記憶卡
1216‧‧‧固態硬碟
1310‧‧‧數位相機
1312‧‧‧SD卡
1314‧‧‧MMC卡
1316‧‧‧記憶棒
1318‧‧‧CF卡
1320‧‧‧嵌入式儲存裝置
100‧‧‧記憶體儲存裝置
102‧‧‧連接器
104‧‧‧記憶體控制器
106‧‧‧可複寫式非揮發性記憶體模組
202‧‧‧記憶體管理電路
204‧‧‧主機介面
206‧‧‧記憶體介面
252‧‧‧儲存單元
254‧‧‧電源管理電路
256‧‧‧錯誤檢查與校正電路
400‧‧‧振盪電路模組
410‧‧‧頻率追蹤電路
420‧‧‧暫存器電路
430‧‧‧振盪電路
440‧‧‧選擇器電路
700‧‧‧第一測試裝置
800‧‧‧第二測試裝置
LFPS‧‧‧低頻率周期訊號
DATA‧‧‧資料訊號
IN_DATA‧‧‧輸入訊號
CLK1‧‧‧第一參考頻率
CLK2‧‧‧第二參考頻率
S100、S120、S130、S140、S150、S160、S200、S220、S230、S240、S250、S260‧‧‧參考頻率設定方法的步驟
圖1A是根據本發明範例實施例所繪示的主機系統與記憶體儲存裝置。
圖1B是根據本發明範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。
圖1C是根據本發明另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
圖3是根據本發明範例實施例所繪示之記憶體控制器的概要方塊圖。
圖4是根據本發明一範例實施例所繪示之振盪電路模組的概要方塊圖。
圖5及圖6分別繪示本範例實施例之輸入資料可能的概要波形。
圖7繪示在第一測試模式時記憶體儲存裝置耦接至第一測試 裝置的概要示意圖。
圖8繪示在第二測試模式時記憶體儲存裝置耦接至第二測試裝置的概要示意圖。
圖9是根據本發明一範例實施例所繪示之參考頻率設定方法的流程圖。
圖10是根據本發明另一範例實施例所繪示之參考頻率設定方法的流程圖。
本發明之範例實施例所提出之參考頻率設定方法，將參考頻率之調整設定，記錄於記憶體儲存裝置的可複寫式非揮發性記憶體或儲存單元上。在開卡程序執行時，記憶體儲存裝置可透過主機系統提供準確之參考頻率直接將參考頻率的設定值儲存於其中，或者利用頻率追蹤(tracking)的方式來追蹤主機系統提供之參考頻率，以調整其晶片內振盪電路模組所需之頻率設定。此參考頻率的設定值係以韌體型式儲存於可複寫式非揮發性記憶體模組或儲存單元內，以作為下一次開機時的頻率初始值，從而減少振盪電路模組的參考頻率與主機頻率的差異。之後，記憶體儲存裝置在一般操作模式(normal operation)中開機時，即可正確無誤地與主機連結。除了操作在一般操作模式之外，記憶體儲存裝置也可能必須要符合多種不同的測試模式所要求的規範，例如相容性測試(compliance test)模式規範或回授測試(loopback test)模式規 範。在不同的測試模式中，測試條件與環境都有可能不相同。舉例而言，在進行相容性測試時，與記憶體儲存裝置連接的主機或測試裝置並不會提供一外部訊號給記憶體儲存裝置，此時，記憶體儲存裝置的振盪電路模組便沒有參考頻率可以追蹤。反之，在進行回授測試時，與記憶體儲存裝置連接的主機或測試裝置會提供一外部訊號給記憶體儲存裝置，此時，記憶體儲存裝置的振盪電路模組即可持續的追蹤外部訊號頻率，以動態更新振盪電路模組的參考頻率的設定值。
基此，本發明之範例實施例所提出之參考頻率設定方法除了能夠將此頻率初始值的設定以韌體型式儲存於可複寫式非揮發性記憶體模組或儲存單元內之外，更可以依據記憶體儲存裝置是操作何種環境中來決定是否要進行頻率追蹤的功能。為更清楚地瞭解本發明，以下將配合圖式，以一範例實施例來作詳細說明。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1A是根據本發明範例實施例所繪示的主機系統與記憶體儲存裝置。
請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統 匯流排1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。
在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。
一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統，或者是在開卡程序執行時，提供記憶體儲存裝置100參考頻率之主機。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。在記憶 體儲存裝置100進行測試時，主機系統1000也可以是指對記憶體儲存裝置100進行測試的測試裝置，例如誤碼率(biterror)分析儀。
圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。
請參照圖2，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。
在本範例實施例中，連接器102是相容於通用序列匯流排(Universal Serial Bus,USB)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、序列先進附件(Serial Advanced Technology Attachment,SATA)標準、安全數位(Secure Digital,SD)介面標準、超高速一代(Ultra High Speed-I,UHS-I)介面標準、超高速二代(Ultra High Speed-II,UHS-II)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card,eMMC)介面標準、通用快閃記憶體(Universal Flash Storage,UFS)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。
記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等 運作。其中值得說明的是，在本發明之一範例實施例中，連接器102及記憶體控制器104中所使用之一參考頻率皆利用源自於主機系統1000所傳送之一封包資訊，而調整內部振盪電路模組，以產生出此參考頻率，此參考頻率非來自於一記憶體儲存裝置100內部之石英振盪器。而在本發明之另一範例實施例中，記憶體儲存裝置100內部不包含有一石英振盪器。
可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。在本範例實施例中，可複寫式非揮發性記憶體模組106為多階記憶胞(Multi Level Cell,MLC)NAND快閃記憶體模組。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單階記憶胞(Single Level Cell,SLC)NAND快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖3是根據本發明範例實施例所繪示之記憶體控制器的概要方塊圖。
請參照圖3，記憶體控制器104包括記憶體管理電路202、主機介面204與記憶體介面206。
記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路202的控制指令是 以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。
主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於SATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I介面標準、UHS-II介面標準、MS標準、 MMC標準、eMMC介面標準、UFS介面標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。
在本發明一範例實施例中，記憶體控制器104還包括一儲存單元252。儲存單元252是耦接至記憶體管理電路202可用以儲存系統資料、暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。
在本發明一範例實施例中，記憶體控制器104還包括電源管理電路254。電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。
在本發明一範例實施例中，記憶體控制器104還包括錯誤檢查與校正電路256。錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發 性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖4是根據本發明一範例實施例所繪示之振盪電路模組的概要方塊圖。請參考圖2至圖4，本實施例之振盪電路模組400係為在記憶體儲存裝置100內部設計的一晶片內之振盪電路模組，其例如是配置在連接器102中，用以產生第一或第二參考頻率CLK1、CLK2。在本範例實施例中，振盪電路模組400包括頻率追蹤電路410、暫存器電路420、振盪電路430及選擇器電路440。振盪電路430例如是一個電阻/電容(RC)振盪器、環型(Ring)振盪器或是電感/電容(LC)振盪器。在本實施例中，振盪電路430可依據暫存器電路420內部所儲存的參考頻率之設定資訊來產生第一或第二參考頻率CLK1、CLK2。暫存器電路420用以儲存參考頻率之設定資訊。
在本範例實施例中，記憶體控制器104內部的記憶體管理電路202可用以偵測記憶體儲存裝置100是否接收到一輸入資料IN_DATA，或者所接收到輸入資料IN_DATA是否包括一第一頻率之資料。亦即，記憶體控制器104會偵測第一頻率之資料是否被輸入至記憶體儲存裝置100。圖5及圖6分別繪示本範例實施例之輸入資料IN_DATA可能的概要波形。請同時參考圖5及圖6，在本範例實施例中，輸入訊號IN_DATA通常包括低頻率周期訊號(low frequency period signal,LFPS)、資料訊號DATA以及電氣閒 置狀態(electrical idle)。低頻率周期訊號例如是輸入訊號IN_DATA中具有第一頻率之資料，作為記憶體控制器104決定是否進行頻率追蹤的特定頻率之資料，其可以連續或不連續的方式分布在輸入訊號IN_DATA中，分別如圖5及圖6所示。低頻率周期訊號為低頻訊號，其周期大約介在20奈秒(nanosecond，ns)至100ns之間。在本範例實施例中，資料訊號DATA例如是輸入訊號IN_DATA中具有第二頻率之資料，作為頻率追蹤電路410進行頻率追蹤的目標訊號，其頻率一般為5吉赫(Gigahertz，GHz)。因此，在此例中，記憶體控制器104會偵測低頻率周期訊號是否被輸入至記憶體儲存裝置100，但低頻率周期訊號作為記憶體控制器104決定是否進行頻率追蹤的特定頻率之資料僅用以例示說明，本發明並不加以限制。
本範例實施例的記憶體儲存裝置100可能操作在一般操作模式以及不同的測試模式，包括第一測試模式及第二測試模式。在第一測試模式中，例如相容性測試模式，記憶體儲存裝置100所耦接的第一測試裝置700並不會提供外部訊號給記憶體儲存裝置100，如圖7所示。圖7繪示在第一測試模式時記憶體儲存裝置耦接至第一測試裝置的概要示意圖。在此測試模式中。記憶體控制器104在進行相容性測試時不會偵測到低頻率周期訊號被輸入至記憶體儲存裝置100。在第二測試模式中，例如回授測試模式，記憶體儲存裝置100所耦接的第二測試裝置800會對記憶體儲存裝置100進行誤碼率分析測試(biterror test，BERT)，如圖8 所示。圖8繪示在第二測試模式時記憶體儲存裝置耦接至第二測試裝置的概要示意圖。在第二測試模式中，第二測試裝置800會輸出輸入訊號IN_DATA給記憶體儲存裝置100進行測試，此輸入訊號IN_DATA包括具有第一頻率的低頻率周期訊號，以及具有第二頻率的資料訊號DATA。
在本發明之範例實施例中，為了符合不同的測試規範，在記憶體儲存裝置100進行測試之前，記憶體控制器104會控制選擇器電路440，選擇導通第一訊號傳遞路徑510，以控制振盪電路模組400利用第一訊號傳遞路徑510從可複寫式非揮發性記憶體模組106或儲存單元252讀取設定碼，並且控制振盪電路模組400將設定碼儲存於暫存器電路420內。
在一實施例中，利用第一訊號傳遞路徑510儲存至暫存器電路420的設定碼可包括第一設定資訊及第二設定資訊。在第一測試模中，記憶體控制器104不會啟動頻率追蹤電路410。此際，振盪電路430依據儲存在暫存器電路420內的第一設定資訊來產生的第一參考頻率CLK1，以符合第一測試模式的測試規範。在第二測試模式中，若記憶體控制器104偵測第一頻率之資料，例如前述的低頻率周期訊號，記憶體控制器104會啟動頻率追蹤電路410，以讓頻率追蹤電路410根據第二測試裝置800所提供的測試頻率來更新儲存於暫存器電路420內的第二設定資訊。因此，在不同測試模式中，振盪電路430依據第一設定資訊或第二設定資訊分別產生的第一參考頻率CLK1或第二參考頻率CLK2可各 自符合第一測試模式及第二測試模式的測試規範。
具體而言，圖9是根據本發明一範例實施例所繪示之參考頻率設定方法的流程圖。請參考圖9，在本實施例中，在步驟S100中，記憶體控制器104控制選擇器電路440選擇導通第一訊號傳遞路徑510，以使振盪電路模組400利用第一訊號傳遞路徑510從可複寫式非揮發性記憶體模組106或儲存單元252讀取設定碼，並且將設定碼儲存於暫存器電路420內。在此步驟中，記憶體控制器104例如是先根據主機系統1000之頻率來設定設定碼的第一設定資訊及第二設定資訊，之後，再將設定碼以韌體之型式儲存於可複寫式非揮發性記憶體模組106或儲存單元252內。因此，在本實施例中，可複寫式非揮發性記憶體模組106或儲存單元252所儲存的設定碼包括第一設定資訊及第二設定資訊。接著，在步驟S110中，記憶體控制器104偵測第一頻率之資料是否被輸入至記憶體儲存裝置100。若否，本實施例之參考頻率設定方法會執行步驟S120。從另一觀點來看，若記憶體控制器104沒有偵測到第一頻率之資料被輸入至記憶體儲存裝置100，表示此時記憶體儲存裝置100是處於第一測試模式的狀態。在步驟S120中，記憶體控制器104控制振盪電路430讀取儲存於暫存器電路420內的設定碼的第一設定資訊，以使振盪電路430依據設定碼的第一設定資訊來產生第一參考頻率CLK1。因此，在第一測試模式中，振盪電路430依據設定碼的第一設定資訊所產生的第一參考頻率CLK1符合第一測試模式之規範。另外，在第一測試模式中，記憶 體控制器104不會啟動頻率追蹤電路410來執行頻率追蹤的操作。
另一方面，在步驟S110中，若記憶體控制器104偵測到第一頻率之資料被輸入至記憶體儲存裝置100，表示此時記憶體儲存裝置100是處於第二測試模式或是一般操作模式的狀態，本實施例之參考頻率設定方法會執行步驟S130。在步驟S130中，記憶體控制器104控制選擇器電路440將第一訊號傳遞路徑510切換至第二訊號傳遞路徑520，並且啟動頻率追蹤電路410，以利用第二訊號傳遞路徑520來更新儲存於暫存器電路420內的設定碼。接著，在步驟S140中，頻率追蹤電路410比較第二參考頻率CLK2及在第二測試模式中所接收的具有第二頻率的資料訊號DATA之間的頻率差值。之後，在步驟S150中，記憶體控制器104根據比較結果來更新儲存於暫存器電路420內的設定碼的第二設定資訊。值得一提的是，由於本實施例之可複寫式非揮發性記憶體模組106或儲存單元252儲存有設定碼的第一設定資訊及第二設定資訊，因此，更新前的設定碼即包括第二設定資訊。繼之，在步驟S160中，記憶體控制器104控制振盪電路430讀取儲存於暫存器電路420內的設定碼的第二設定資訊，以使振盪電路430依據設定碼的第二設定資訊來產生第二參考頻率CLK2。因此，在第二測試模式中，振盪電路430依據設定碼的第二設定資訊所產生的第二參考頻率CLK2符合第二測試模式之規範。
此外，在本實施例中，執行完步驟S150之更新儲存於暫存器電路420內的設定碼的第二設定資訊的操作之後，記憶體控 制器104也可根據步驟S150的比較結果來更新儲存於可複寫式非揮發性記憶體模組106或儲存單元252內的設定碼。
另外，本實施例的參考頻率設定方法之其他實施細節可以由圖1至圖8實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。
在另一實施例中，利用第一訊號傳遞路徑510從可複寫式非揮發性記憶體模組106或儲存單元252讀取，並且儲存至暫存器電路420的設定碼也可僅包括第一設定資訊。在此例中，記憶體控制器104是根據主機系統1000之頻率來設定設定碼的第一設定資訊，並且將目前僅包括第一設定資訊的設定碼儲存於可複寫式非揮發性記憶體模組106或儲存單元252內。在第一測試模記憶體控制器104不會啟動頻率追蹤電路410。此際，振盪電路430依據儲存在暫存器電路420內的第一設定資訊來產生的第一參考頻率，以符合第一測試模式的測試規範。在第二測試模式中，若記憶體控制器104偵測到第一頻率之資料，記憶體控制器104會啟動頻率追蹤電路410，以讓頻率追蹤電路410根據第二測試裝置800所提供的具有第二頻率的資料訊號DATA來更新儲存於暫存器電路420內的第一設定資訊為第二設定資訊。換言之，在此例中，第二設定資訊是利用頻率追蹤操作來產生，並儲存於暫存器電路420。因此，振盪電路430依據第二設定資訊產生的第二參考頻率可符合第二測試模式的測試規範。
具體而言，圖10是根據本發明另一範例實施例所繪示 之參考頻率設定方法的流程圖。本實施例之參考頻率設定方法類似於圖9的參考頻率設定方法，惟兩者之間主要的差異例如在於，在步驟S200中，在進行第二測試模式或是進入一般操作模式之前，利用第一訊號傳遞路徑510從可複寫式非揮發性記憶體模組106或儲存單元252讀取設定碼並且儲存於暫存器電路420內，相較於圖9的實施例，設定碼僅包括第一設定資訊。因此，在進行第二測試模式或是進入一般操作模式之後，在步驟S240中，頻率追蹤電路410比較第一參考頻率CLK1及在第二測試模式中所接收的具有第二頻率的資料訊號DATA之間的頻率差值。在步驟S250中，記憶體控制器104根據步驟S240的比較結果來更新儲存於暫存器電路420內的設定碼，將第一設定資訊更新為第二設定資訊。接著，在步驟S260中，記憶體控制器104控制振盪電路430讀取儲存於暫存器電路420內的更新後的設定碼，其包括第二設定資訊，以使振盪電路430依據設定碼的第二設定資訊來產生第二參考頻率CLK2。
此外，在本實施例中，執行完步驟S250之更新儲存於暫存器電路420內的設定碼的第二設定資訊的操作之後，記憶體控制器104也可進一步將根據步驟S250的比較結果所得的設定碼的第二設定資訊儲存至可複寫式非揮發性記憶體模組106或儲存單元252內。
另外，本實施例的參考頻率設定方法之其他實施細節可以由圖1至圖9實施例之敘述中獲致足夠的教示、建議與實施說 明，因此不再贅述。
此外，在本實施例中，雖然在可複寫式非揮發性記憶體模組106或儲存單元252中所儲存的設定碼僅包括第一設定資訊，並且，在步驟S250中，是利用頻率追蹤的操作來產生第二設定資訊，並儲存於暫存器電路420，然而，為了使記憶體儲存裝置100符合第二測試模式的測試規範，或是確保記憶體儲存裝置100在進入一般操作模式之後可操作無虞，本實施例的參考頻率設定方法在可複寫式非揮發性記憶體模組106或儲存單元252中也可直接儲存符合第二測試模式的測試規範的第一設定資訊，以及直接儲存可確保記憶體儲存裝置100在進入一般操作模式之後操作無虞的第一設定資訊。換言之，此時振盪電路430依據第一設定資訊產生的參考頻率可符合第一、第二測試模式的測試規範，並且符合一般操作模式的參考頻率的標準。
另一方面，在一般操作模式中，記憶體儲存裝置100在開卡程序執行時可先利用第一訊號傳遞路徑510將參考頻率的設定值以韌體型式儲存於暫存器電路420內，以作為下一次開機時的頻率初始值。此後，在一般操作模式中，當記憶體儲存裝置100與主機系統1000連接時，可經由第二訊號傳遞路徑520來追蹤此時主機系統1000所提供之輸入訊號IN_DATA，以作為參考頻率之設定資訊，從而減少振盪電路模組400的參考頻率與主機系統1000頻率的差異。之後，記憶體儲存裝置100在一般操作模式中開機時，即可正確無誤地與主機系統1000連結。
綜上所述，在本發明之範例實施例中，記憶體儲存裝置透過主機提供準確之參考頻率，調整其振盪電路模組所需之頻率設定碼，並將此設定碼儲存於可複寫式非揮發性記憶體模組或儲存單元內。此外，在不同測試模式中，記憶體儲存裝置選擇性的決定是否要啟動頻率追蹤功能，以產生可符合不同的測試規範的參考頻率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S200、S210、S220、S230、S240、S250、S260‧‧‧參考頻率設定方法的步驟

Claims (23)

  1. 一種可複寫式非揮發性記憶體儲存裝置的參考頻率設定方法，其中該可複寫式非揮發性記憶體儲存裝置包括一可複寫式非揮發性記憶體模組、一儲存單元以及一振盪電路模組，該振盪電路模組包括一暫存器電路，該可複寫式非揮發性記憶體儲存裝置不包括一石英振盪器，該參考頻率設定方法包括：利用一第一訊號傳遞路徑從該可複寫式非揮發性記憶體模組或該儲存單元內讀取一設定碼，並將該設定碼儲存於該暫存器電路內，其中該設定碼包括一第一設定資訊；偵測一第一頻率之資料是否被輸入；若該第一頻率之資料沒有被輸入，讀取儲存於該暫存器電路內的該設定碼，以使該振盪電路模組依據該設定碼的該第一設定資訊來產生一第一參考頻率；若該第一頻率之資料被輸入，利用一第二訊號傳遞路徑來更新儲存於該暫存器電路內的該設定碼，其中更新後的該設定碼包括一第二設定資訊；以及若該第一頻率之資料被輸入，讀取儲存於該暫存器電路內的更新後的該設定碼，以使該振盪電路模組依據該第二設定資訊來產生一第二參考頻率。
  2. 如申請專利範圍第1項所述之參考頻率設定方法，更包括：根據一主機系統之頻率來設定該設定碼的該第一設定資訊，並且將包括該第一設定資訊的該設定碼儲存於該可複寫式非揮發 性記憶體模組或該儲存單元內。
  3. 如申請專利範圍第1項所述之參考頻率設定方法，其中依據該設定碼的該第一設定資訊所產生的該第一參考頻率符合一第一測試模式之規範。
  4. 如申請專利範圍第3項所述之參考頻率設定方法，其中在該第一測試模式中，該可複寫式非揮發性記憶體儲存裝置係耦接至一第一測試裝置，該第一測試裝置不輸出該第一頻率之資料至該可複寫式非揮發性記憶體儲存裝置。
  5. 如申請專利範圍第1項所述之參考頻率設定方法，更包括若該第一頻率之資料沒有被輸入，該參考頻率設定方法不執行利用該第二訊號傳遞路徑來更新儲存於該暫存器電路內的該設定碼之步驟。
  6. 如申請專利範圍第1項所述之參考頻率設定方法，更包括：根據一主機系統之頻率來設定該設定碼的該第二設定資訊，並且將包括該第二設定資訊的該設定碼儲存於該可複寫式非揮發性記憶體模組或該儲存單元內。
  7. 如申請專利範圍第6項所述之參考頻率設定方法，其中在利用該第二訊號傳遞路徑來更新儲存於該暫存器電路內的該設定碼的步驟中，更新前的該設定碼包括該第二設定資訊。
  8. 如申請專利範圍第1項所述之參考頻率設定方法，其中依據該設定碼的該第二設定資訊所產生的該第二參考頻率符合一第 二測試模式之規範。
  9. 如申請專利範圍第8項所述之參考頻率設定方法，其中在該第二測試模式中，該可複寫式非揮發性記憶體儲存裝置係耦接至一第二測試裝置，該第二測試裝置輸出該第一頻率之資料至該可複寫式非揮發性記憶體儲存裝置。
  10. 如申請專利範圍第7項所述之參考頻率設定方法，更包括：若該第一頻率之資料被輸入，將該第一訊號傳遞路徑切換至該第二訊號傳遞路徑，以利用該第二訊號傳遞路徑來更新儲存於該暫存器電路內的該設定碼。
  11. 如申請專利範圍第1項所述之參考頻率設定方法，其中更新儲存於該暫存器電路內的該設定碼的步驟包括：比較該第一參考頻率或該第二參考頻率與在一第二測試模式中所接收的一第二頻率之資料之間的頻率差值；以及根據一比較結果來更新儲存於該暫存器電路內的該設定碼的該第二設定資訊。
  12. 如申請專利範圍第11項所述之參考頻率設定方法，更包括：將根據該比較結果所得的該設定碼的該第二設定資訊儲存至該可複寫式非揮發性記憶體模組或該儲存單元內。
  13. 一種記憶體控制器，用於設定一可複寫式非揮發性記憶 體儲存裝置的參考頻率，其中該可複寫式非揮發性記憶體儲存裝置包括一可複寫式非揮發性記憶體模組以及一振盪電路模組，該振盪電路模組包括一暫存器電路，該記憶體控制器包括：一記憶體介面，耦接至該可複寫式非揮發性記憶體模組；一記憶體管理電路，耦接至該記憶體介面；以及一儲存單元，耦接至該記憶體管理電路，其中該記憶體管理電路控制該振盪電路模組利用一第一訊號傳遞路徑從該可複寫式非揮發性記憶體模組或該儲存單元內讀取一設定碼，並將該設定碼儲存於該暫存器電路內，其中該設定碼包括一第一設定資訊；該記憶體管理電路偵測一第一頻率之資料是否被輸入；若該第一頻率之資料沒有被輸入，該記憶體管理電路控制該振盪電路模組讀取儲存於該暫存器電路內的該設定碼，以使該振盪電路模組依據該設定碼的該第一設定資訊來產生一第一參考頻率；若該第一頻率之資料被輸入，該記憶體管理電路控制該振盪電路模組利用一第二訊號傳遞路徑來更新儲存於該暫存器電路內的該設定碼，其中更新後的該設定碼包括一第二設定資訊；以及若該第一頻率之資料被輸入，該記憶體管理電路控制該振盪電路模組讀取儲存於該暫存器電路內的更新後的該設定碼，以使該振盪電路模組依據該第二設定資訊來產生一第二參考頻率。
  14. 如申請專利範圍第13項所述之記憶體控制器，更包括若 該第一頻率之資料沒有被輸入，該記憶體管理電路控制該振盪電路模組不執行利用該第二訊號傳遞路徑來更新儲存於該暫存器電路內的該設定碼之操作。
  15. 如申請專利範圍第13項所述之記憶體控制器，其中該振盪電路模組包括一頻率追蹤電路，位於該第二訊號傳遞路徑，該頻率追蹤電路用以比較該第一參考頻率或該第二參考頻率與在一第二測試模式中所接收的一第二頻率之資料之間的頻率差值，以及該振盪電路模組根據一比較結果來更新儲存於該暫存器電路內的該設定碼的該第二設定資訊。
  16. 如申請專利範圍第15項所述之記憶體控制器，其中該記憶體管理電路將根據該比較結果所得的該設定碼的該第二設定資訊儲存至該可複寫式非揮發性記憶體模組或該儲存單元內。
  17. 一種可複寫式非揮發性記憶體儲存裝置，包括：一振盪電路模組，包括一暫存器電路；一可複寫式非揮發性記憶體模組；以及一記憶體控制器，耦接至該振盪電路及該可複寫式非揮發性記憶體模組，該記憶體控制器包括一儲存單元，其中該記憶體控制器控制該振盪電路模組利用一第一訊號傳遞路徑從該可複寫式非揮發性記憶體模組或該儲存單元內讀取一設定碼，並將該設定碼儲存於該暫存器電路內，其中該設定碼包括一第一設定資訊；該記憶體控制器偵測一第一頻率之資料是否 被輸入；若該第一頻率之資料沒有被輸入，該記憶體控制器控制該振盪電路模組讀取儲存於該暫存器電路內的該設定碼，以使該振盪電路模組依據該設定碼的一第一設定資訊來產生一第一參考頻率；若該第一頻率之資料被輸入，該記憶體控制器控制該振盪電路模組利用一第二訊號傳遞路徑來更新儲存於該暫存器電路內的該設定碼，其中更新後的該設定碼包括一第二設定資訊；以及若該第一頻率之資料被輸入，該記憶體控制器控制該振盪電路模組讀取儲存於該暫存器電路內更新後的該設定碼，以使該振盪電路模組依據該第二設定資訊來產生一第二參考頻率。
  18. 如申請專利範圍第17項所述之可複寫式非揮發性記憶體儲存裝置，更包括若該第一頻率之資料沒有被輸入，該記憶體控制器控制該振盪電路模組不執行利用該第二訊號傳遞路徑來更新儲存於該暫存器電路內的該設定碼之操作。
  19. 如申請專利範圍第17項所述之可複寫式非揮發性記憶體儲存裝置，其中該記憶體控制器根據一主機系統之頻率來設定該設定碼的該第二設定資訊，並且將包括該第二設定資訊的該設定碼儲存於該可複寫式非揮發性記憶體模組或該儲存單元內。
  20. 如申請專利範圍第19項所述之可複寫式非揮發性記憶體儲存裝置，其中更新前的該設定碼包括該第二設定資訊。
  21. 如申請專利範圍第20項所述之可複寫式非揮發性記憶體儲存裝置，其中若該第一頻率之資料被輸入，該記憶體控制器控 制該振盪電路模組將該第一訊號傳遞路徑切換至該第二訊號傳遞路徑，以利用該第二訊號傳遞路徑來更新儲存於該暫存器電路內的該設定碼。
  22. 如申請專利範圍第17項所述之可複寫式非揮發性記憶體儲存裝置，其中該振盪電路模組包括一頻率追蹤電路，位於該第二訊號傳遞路徑，該頻率追蹤電路用以比較該第一參考頻率或該第二參考頻率與在一第二測試模式中所接收的一第二頻率之資料之間的頻率差值，以及該振盪電路模組根據一比較結果來更新儲存於該暫存器電路內的該設定碼的該第二設定資訊。
  23. 如申請專利範圍第22項所述之可複寫式非揮發性記憶體儲存裝置，其中該記憶體控制器將根據該比較結果所得的該設定碼的該第二設定資訊儲存至該可複寫式非揮發性記憶體模組或該儲存單元內。
TW102106544A 2013-02-25 2013-02-25 參考頻率設定方法、記憶體控制器及記憶體儲存裝置 TWI525415B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102106544A TWI525415B (zh) 2013-02-25 2013-02-25 參考頻率設定方法、記憶體控制器及記憶體儲存裝置
US13/871,001 US9058863B2 (en) 2013-02-25 2013-04-26 Reference frequency setting method, memory controller and memory storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102106544A TWI525415B (zh) 2013-02-25 2013-02-25 參考頻率設定方法、記憶體控制器及記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201433901A TW201433901A (zh) 2014-09-01
TWI525415B true TWI525415B (zh) 2016-03-11

Family

ID=51387989

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102106544A TWI525415B (zh) 2013-02-25 2013-02-25 參考頻率設定方法、記憶體控制器及記憶體儲存裝置

Country Status (2)

Country Link
US (1) US9058863B2 (zh)
TW (1) TWI525415B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI596476B (zh) * 2015-11-27 2017-08-21 群聯電子股份有限公司 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元
TWI591641B (zh) * 2016-02-19 2017-07-11 群聯電子股份有限公司 資料程式化方法、記憶體控制電路單元及記憶體儲存裝置
US11609865B2 (en) 2019-04-17 2023-03-21 Micron Technology, Inc. Method and apparatus for signal path biasing in a memory system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4071604B2 (ja) * 2002-11-18 2008-04-02 株式会社ルネサステクノロジ クロック生成回路を備えた情報処理装置およびクロック遅延回路を備えた情報処理装置
JP2005049970A (ja) * 2003-07-30 2005-02-24 Renesas Technology Corp 半導体集積回路
US7287199B2 (en) * 2004-03-31 2007-10-23 Giga-Byte Technology Co., Ltd. Device capable of detecting BIOS status for clock setting and method thereof
US7583154B1 (en) * 2005-09-30 2009-09-01 Cypress Semiconductor Corporation Voltage controlled oscillator
WO2007110099A1 (en) * 2006-03-27 2007-10-04 Freescale Semiconductor, Inc. Apparatus for detecting clock failure and method therefor
US7945804B2 (en) * 2007-10-17 2011-05-17 International Business Machines Corporation Methods and systems for digitally controlled multi-frequency clocking of multi-core processors
GB0818918D0 (en) * 2008-10-15 2008-11-19 Icera Inc Boot algorithm
TWI444823B (zh) * 2011-03-31 2014-07-11 Phison Electronics Corp 參考頻率設定方法、記憶體控制器及快閃記憶體儲存裝置

Also Published As

Publication number Publication date
US9058863B2 (en) 2015-06-16
US20140241074A1 (en) 2014-08-28
TW201433901A (zh) 2014-09-01

Similar Documents

Publication Publication Date Title
US9778880B2 (en) Memory control circuit unit, data transmitting method and memory storage device
US9449660B2 (en) Sampling circuit module, memory control circuit unit, and method for sampling data
US9424177B2 (en) Clock switching method, memory controller and memory storage apparatus
US10326622B2 (en) Equalizer tuning method, signal receiving circuit and a memory storage device
TWI591482B (zh) 資料保護方法、記憶體控制電路單元及記憶體儲存裝置
TWI584291B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
JP2008009721A (ja) 評価システム及びその評価方法
JP6447167B2 (ja) 半導体デバイス、ログ取得方法及び電子機器
TWI640872B (zh) 記憶體控制電路單元、記憶體儲存裝置及其控制方法
TWI525415B (zh) 參考頻率設定方法、記憶體控制器及記憶體儲存裝置
TWI509615B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
TWI526818B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
TWI527058B (zh) 記憶體控制方法、記憶體儲存裝置與記憶體控制電路單元
TWI444823B (zh) 參考頻率設定方法、記憶體控制器及快閃記憶體儲存裝置
US20180210652A1 (en) Reference clock signal generation method, memory storage device and connection interface unit
JP2008251154A (ja) 不揮発性半導体記憶装置
TWI512623B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
US8897093B2 (en) Controlling method of connector, connector, and memory storage device
TWI554036B (zh) 資料取樣電路模組、資料取樣方法及記憶體儲存裝置
CN104035480B (zh) 参考频率设定方法、存储器控制器及存储器存储装置
TW202110097A (zh) 連接介面電路、記憶體儲存裝置及訊號產生方法
CN112447210B (zh) 连接接口电路、存储器存储装置及信号产生方法
CN102736666B (zh) 参考频率设定方法、存储器控制器及闪存储存装置
US20210357145A1 (en) Data writing method, memory storage device and memory control circuit unit
US20230393644A1 (en) Voltage frequency scaling based on error rate