TWI524768B - 頻率解交錯與時間解交錯電路與方法以及數位電視之接收電路 - Google Patents

頻率解交錯與時間解交錯電路與方法以及數位電視之接收電路 Download PDF

Info

Publication number
TWI524768B
TWI524768B TW103141964A TW103141964A TWI524768B TW I524768 B TWI524768 B TW I524768B TW 103141964 A TW103141964 A TW 103141964A TW 103141964 A TW103141964 A TW 103141964A TW I524768 B TWI524768 B TW I524768B
Authority
TW
Taiwan
Prior art keywords
frequency
indicator
deinterleaving
memory
signal
Prior art date
Application number
TW103141964A
Other languages
English (en)
Other versions
TW201622411A (zh
Inventor
王俊傑
童泰來
賴科印
廖懿穎
Original Assignee
晨星半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晨星半導體股份有限公司 filed Critical 晨星半導體股份有限公司
Priority to TW103141964A priority Critical patent/TWI524768B/zh
Priority to US14/624,640 priority patent/US9577789B2/en
Application granted granted Critical
Publication of TWI524768B publication Critical patent/TWI524768B/zh
Publication of TW201622411A publication Critical patent/TW201622411A/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
    • H04N21/23406—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving management of server-side video buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/61—Network physical structure; Signal processing
    • H04N21/6106—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network
    • H04N21/6112—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network involving terrestrial transmission, e.g. DVB-T
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)

Description

頻率解交錯與時間解交錯電路與方法以及數位電視之接收電路
本發明是關於頻率解交錯與時間解交錯電路與方法以及數位電視之接收電路，尤其是關於同時支援多種數位視訊標準之頻率解交錯與時間解交錯電路與方法以及數位電視之接收電路。
現今的數位電視有多種標準，諸如DVB-T(Digital Video Broadcasting-Terrestrial，地面數位視訊廣播)、DVB-C2(Digital Video Broadcasting-Cable2，第二代有線數位視訊廣播)、DVB-T2(Digital Video Broadcasting-Terrestrial2，第二代地面數位視訊廣播)、DTMB(Digital Terrestrial Multimedia Broadcast，數位地面多媒體廣播)以及ISDB-T(Integrated Services Digital Broadcasting-Terrestrial，地面綜合服務數位廣播)等等，各個標準有各自盛行的地區。上述的標準中，DVB-C2、DVB-T2、DTMB以及ISDB-T利用頻率交錯與解交錯運算(frequency interleaving and de-interleaving)以及時間交錯與解交錯運算(time interleaving and de-interleaving)來盡可能降低傳輸過程中各種干擾對傳輸資料的影響。請參 閱圖1，其係習知數位電視訊號接收端的功能方塊圖。數位電視的訊號接收端100主要包含前端電路110、頻率解交錯電路120、時間解交錯電路130、去映射(de-mapping)電路140以及解碼電路150等元件。輸入訊號通常是調變過後的訊號，例如是基於正交分頻多工(orthogonal frequency division multiplexing,OFDM)的正交振幅調變(quadrature amplitude modulation,QAM)訊號。前端電路110對輸入訊號進行快速傅立葉轉換(Fast Fourier Transform,FFT)、通道估測(channel estimation)、等化(equalizing)及訊號雜訊比(signal to noise ratio,SNR)估測等處理後，輸出的交錯訊號包含兩個正交的分量(I、Q)及訊號雜訊比(signal to noise ratio,SNR)或是通道狀態訊息(channel state information,CSI)等資訊。之後經由頻率解交錯電路120及時間解交錯電路130的解交錯運算後，使該些資訊以正確的順序重新排列，再經過去映射電路140的運算後還原成位元資訊，最後經由解碼電路150的運算(例如低密度奇偶檢查(Low-density parity-check,LDPC)或維特比(Viterbi)解碼運算)後得到傳輸資料。請注意，上述的DVB-T2標準還包含單元交錯與解交錯運算(cell interleaving and de-interleaving)，所以當訊號接收端100應用於DVB-T2時，另外包含單元解交錯電路。
時間交錯與解交錯運算主要包含迴旋(convolutional)及行列(row-column)兩種運算概念，上述的ISDB-T標準及DTMB標準利用迴旋的運算概念，而DVB-T2標準及DVB-C2標準利用行列的運算概念；另一方面，頻率交錯與解交錯運算同樣也包含兩種主要的運算概念，分別是查表(loop-up table)與置換(permutation)，上述的ISDB-T標準利用查表的運 算概念，而DTMB、DVB-T2及DVB-C2等標準利用置換的運算概念。無論是頻率解交錯運算或是時間解交錯運算，基本上都需要一個記憶體(例如靜態隨機存取記憶體或先進先出記憶體)來暫存資訊，藉由將資訊依照特定的規則寫入及讀出記憶體，以還原該資訊的順序。然而，即使是利用相同的運算概念，實作上仍有些細節的變化。例如雖然DVB-T2標準及DVB-C2標準在時間交錯與解交錯運算上皆使用行列的運算概念，但事實上DVB-C2為一種扭轉(twisted)式的行列運算概念。綜上所述，各種標準的訊號接收端100皆需要記憶體來完成頻率及時間解交錯運算，即使訊號接收端100可以支援多種標準，但若每種標準使用一套獨立的頻率解交錯運算與時間解交錯運算的電路，將造成記憶體的浪費。
鑑於先前技術之不足，本發明之一目的在於提供一種頻率解交錯與時間解交錯電路與方法以及數位電視之接收電路，以同時支援多種數位視訊標準，並節省記憶體之使用。
本發明揭露了一種頻率解交錯與時間解交錯電路，利用一第一記憶體及一第二記憶體對一交錯訊號進行頻率解交錯運算及時間解交錯運算，適用於多種數位視訊標準，包含：一頻率解交錯控制模組，用來依據一設定值產生一第一存取指標；一時間解交錯控制模組，用來依據該設定值產生一第二存取指標；一第一位址產生單元，用來依據該第一存取指標產生一第一存取位址；以及一第二位址產生單元，用來依據該第二存取指標產生一第二存取位址；其中該設定值係對應該交錯訊號之數位視 訊標準；其中該第一記憶體依據該第一存取位址存取該頻率解交錯運算之暫存資料；而該第二記憶體依據該第二存取位址存取該時間解交錯運算之暫存資料。
本發明另揭露了一種數位電視之接收電路，用來處理一數位電視訊號以產生一傳輸資料，包含：一前端電路，用來處理該數位電視訊號以產生一交錯訊號；一設定單元，提供與該數位電視訊號之數位視訊標準相關之一設定值；一頻率解交錯與時間解交錯電路，用來依據該設定值選擇對應不同數位視訊標準之頻率解交錯運算及時間解交錯運算，並且處理該交錯訊號以產生一解交錯訊號；一正交振幅調變去映射電路，用來去映射該解交錯訊號以產生一去映射訊號；以及一解碼器，用來解碼該去映射訊號以產生該傳輸資料。
本發明另揭露了一種適用於多種數位視訊標準的頻率解交錯與時間解交錯方法，利用一第一記憶體及一第二記憶體對一交錯訊號進行頻率解交錯運算及時間解交錯運算，包含：依據一設定值產生一第一存取指標；依據該第一存取指標產生一第一存取位址；依據該第一存取位址將該交錯訊號存取於該第一記憶體，以完成頻率解交錯運算；依據該設定值產生一第二存取指標；依據該第二存取指標產生一第二存取位址；以及依據該第二存取位址將完成頻率解交錯運算之該交錯訊號存取於該第二記憶體，以完成時間解交錯運算；其中該設定值係對應該交錯訊號之數位視訊標準。
本發明之頻率解交錯與時間解交錯電路與方法以及數位電視之接收電路能夠支援多種數位視訊標準而共用同一記憶體來完成頻率解交錯運算或時間解交錯運算，以節省電路成本。
有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
100、200‧‧‧數位電視的訊號接收端
110、210‧‧‧前端電路
120‧‧‧頻率解交錯電路
130‧‧‧時間解交錯電路
140‧‧‧去映射電路
150‧‧‧解碼電路
205‧‧‧設定單元
220‧‧‧頻率解交錯與時間解交錯電路
230、510、610‧‧‧解多工器
240‧‧‧正交振幅調變去映射電路
250、560、640‧‧‧多工器
260‧‧‧解碼電路
310‧‧‧頻率解交錯記憶體
320‧‧‧時間解交錯記憶體
330、350‧‧‧讀取位址產生單元
340、360‧‧‧寫入位址產生單元
370‧‧‧頻率解交錯控制模組
372‧‧‧查表運算單元
374‧‧‧置換運算單元
380‧‧‧時間解交錯控制模組
382‧‧‧迴旋運算單元
384‧‧‧行列運算單元
410‧‧‧第一位址產生器
420‧‧‧第二位址產生器
520‧‧‧DTMB去映射電路
530‧‧‧DVB-C2去映射電路
540‧‧‧DVB-T2去映射電路
545‧‧‧單元解交錯電路
550‧‧‧ISDB-T去映射電路
620‧‧‧LDPC解碼電路
630‧‧‧維特比解碼電路
S705~S770、S810~S840‧‧‧步驟
〔圖1〕為習知數位電視訊號接收端的功能方塊圖；〔圖2〕為本發明數位電視訊號接收端的功能方塊圖；〔圖3〕為本發明頻率解交錯與時間解交錯電路220之詳細的功能方塊圖；〔圖4A〕及〔圖4B〕分別為行列運算單元384針對DVB-C2標準的訊號執行行列運算時的記憶體配置及記憶體之讀取順序的示意圖；〔圖5〕為本發明之正交振幅調變去映射電路240之一實施例的功能方塊圖；〔圖6〕為本發明之解碼電路260之一實施例的功能方塊圖；〔圖7〕為本發明之頻率解交錯與時間解交錯方法之一實施例的流程圖；以及〔圖8〕為以迴旋運算方法產生第二寫入指標及第二讀取指標之流程圖。
本發明之揭露內容包含頻率解交錯與時間解交錯電路與方法以及數位電視之接收電路，能夠節省記憶體之使用。該電路與方法可應用於支援多種數位視訊標準之數位電視，在實施為可能的前提下，本技術領域具有通常知識者能夠依本說明書之揭露內容來選擇等效之元件或步驟來實現本發明，亦即本發明之實施並不限於後敘之實施例。
請參閱圖2，其係本發明數位電視訊號接收端的功能方塊圖。數位電視的訊號接收端200包含前端電路210，用來處理數位電視訊號。一般而言，DTMB、DVB-C2、DVB-T2、ISDB-T及DVB-T等標準之數位電視訊號，皆必須經過快速傅立葉轉換、通道估測、等化及訊號雜訊比估測等處理，所以在前端電路210中，可以以同一組快速傅立葉電路、通道估測電路、等化器與訊號雜訊比估測電路來處理不同標準的數位電視訊號；或是前端電路210亦有可能包含多組上述的電路，共且利用選擇單元(例如多工器)依據設定單元205所提供的設定值，選取對應該數位電視訊號之標準的該組電路。對DTMB、DVB-C2、DVB-T2及ISDB-T等四種標準的訊號而言，數位電視訊號經前端電路210處理後產生交錯訊號(interleaved signal)，該交錯訊號在訊號傳送端已經至少經過頻率交錯處理及時間交錯處理，其中對DVB-T2的標準來說，更包含單元交錯(cell-interleaving)處理。上述的設定值可以依據數位電視的訊號接收端200的使用環境來預先設定，例如數位電視的訊號接收端200使用於ISDB-T標準的地區時，便將該設定值設定為與ISDB-T標準相關之一代碼。設定單元205可以由暫存器實作，但不以此為限。
交錯訊號隨後輸入至頻率解交錯與時間解交錯電路220。頻率解交錯與時間解交錯電路220依據設定單元205提供的設定值，來選擇對應當時數位電視的訊號接收端200所接收之數位電視訊號的標準的頻率解交錯方法及時間解交錯方法。請參閱圖3，其係本發明頻率解交錯與時間解交錯電路220之詳細的功能方塊圖。頻率解交錯與時間解交錯電路220包含頻率解交錯記憶體310、時間解交錯記憶體320、第一位址產生器410、第二位址產生器420、頻率解交錯控制模組370以及時間解交錯控制模組380。第一位址產生器410進一步包含讀取位址產生單元330及寫入位址產生單元340；第二位址產生器420進一步包含讀取位址產生單元350及寫入位址產生單元360。頻率解交錯控制模組370進一步包含查表運算單元372以及置換運算單元374；時間解交錯控制模組380進一步包含迴旋運算單元382以及行列運算單元384。頻率解交錯控制模組370係依據設定單元205提供的設定值產生一第一存取指標，以控制第一位址產生器410據以產生一第一存取位址。第一存取指標包含控制第一位址產生器410之一讀取指標及一寫入指標；第一存取位址包含用以存取頻率解交錯記憶體310之一讀取位址及一寫入位址。時間解交錯控制模組380依據該設定值產生一第二存取指標，以控制第二位址產生器420據以產生一第二存取位址。第二存取指標包含控制第二位址產生器420之一讀取指標及一寫入指標；而第二存取位址包含用以存取時間解交錯記憶體320之一讀取位址及一寫入位址。頻率解交錯記憶體310依據第一存取位址存取進行頻率解交錯運算時之暫存資料；而時間解交錯記憶體320依據第二存取位址存取進行時間解交錯運算時之暫存資料。詳細來說，讀取位址產生單元330及寫入位址產生單元340 分別依據頻率解交錯控制模組370所產生的讀取指標及寫入指標產生頻率解交錯記憶體310實際的讀取位址及寫入位址；同樣的，讀取位址產生單元350及寫入位址產生單元360分別依據時間解交錯控制模組380所產生的讀取指標及寫入指標產生時間解交錯記憶體320實際的讀取位址及寫入位址。頻率解交錯控制模組370依據設定值選擇查表運算單元372或置換運算單元374來執行頻率解交錯運算；同理，時間解交錯控制模組380也同樣依據設定值選擇迴旋運算單元382或行列運算單元384來執行時間解交錯運算。請注意，本發明所稱之存取係關聯於儲存資料至一記憶體及/或關聯於自一記憶體讀取資料，並非用來限定對一記憶體同時進行儲存與讀取之操作。
頻率解交錯控制模組370藉由讀取位址產生單元330及寫入位址產生單元340的搭配，將交錯訊號的資料依照特定的規則寫入及讀出頻率解交錯記憶體310，以完成頻率解交錯運算。舉例來說，當設定值指示交錯訊號為ISDB-T標準時，頻率解交錯控制模組370選取查表運算單元372來產生讀取指標及寫入指標，查表運算單元372以查表的方式產生讀取指標及寫入指標；而當設定值指示交錯訊號為DTMB、DVB-T2及DVB-C2標準的其中之一時，頻率解交錯控制模組370選取置換運算單元374來產生讀取指標及寫入指標，置換運算單元374依據該標準所規範的頻率解交錯規則產生讀取指標及寫入指標。以查表為基礎(對應ISDB-T標準)的頻率交錯與解交錯方式以及以置換為基礎(對應DTMB、DVB-T2或DVB-C2標準)的頻率交錯與解交錯方式已規範在各自的標準中，而且為本技術領域具有通常知識者所熟知，故不再詳述查表運算單元372及置換運算單元 374的動作細節。綜上所述，頻率解交錯控制模組370可以依據設定值所指示的訊號標準來決定所使用的頻率解交錯方法，所產生的讀取指標及寫入指標再分別經由讀取位址產生單元330及寫入位址產生單元340轉換成讀取位址及寫入位址，因此不同標準的訊號可以共用頻率解交錯記憶體310來完成頻率解交錯運算，使原本對應四種訊號標準所需的四個頻率解交錯記憶體簡化為單一的頻率解交錯記憶體310，大幅降低對記憶體的使用需求。
時間解交錯控制模組380藉由讀取位址產生單元350及寫入位址產生單元360的搭配，將交錯訊號的資料依照特定的規則寫入及讀出時間解交錯記憶體320，以完成時間解交錯運算。舉例來說，當設定值指示交錯訊號為ISDB-T或DTMB標準時，時間解交錯控制模組380選取迴旋運算單元382來產生讀取指標及寫入指標；而當設定值指示交錯訊號為DVB-T2或DVB-C2標準時，時間解交錯控制模組380選取行列運算單元384來產生讀取指標及寫入指標。以下分別說明迴旋運算單元382及行列運算單元384產生讀取指標及寫入指標的方式。
假設迴旋運算單元382正處理交錯訊號的第j個OFDM符號(symbol)的第i個載波(carrier)，則步驟1：設定一分支(Branch)參數b。對ISDB-T標準而言，分支參數b=i；對DTMB標準而言，分支參數b=mod(i,52)；步驟2：計算延遲緩衝器深度(delay buffer depths)。對ISDB-T標準而言，延遲緩衝器深度=I×(95-mod(b×5,96))，其中I=0,1,2,4, 8,16；對DTMB標準而言，延遲緩衝器深度=M×(52-b)，其中M=240或720；步驟3：更新緩衝器指標。第j個OFDM符號的第b個分支的緩衝器指標，其中為0；步驟4：產生讀取指標。讀取位址產生單元350依據此讀取指標產生時間解交錯記憶體320的讀取位址，則該位址的資料被讀出；步驟5：產生寫入指標wptr=rptr，亦即令寫入指標等於讀取指標。寫入位址產生單元360依據此寫入指標產生時間解交錯記憶體320的寫入位址，則頻率解交錯訊號的下一筆資料被寫入此位址；步驟6：增加i(即處理下一個載波)，回到步驟1；步驟7：當目前的符號的所有載波皆處理完畢，增加j(即處理下一個符號)，直到所有符號全部處理完畢，透過指標的轉移以及在同一指標上先讀出舊資料而寫入新資料的方式，模擬迴旋運算上所用之延遲緩衝存取行為。
行列運算單元384執行時間解交錯運算時以一個TI區塊為單位，每一個TI區塊包含NFEC個向前錯誤校正(forward error correction，以下簡稱FEC)區塊，而每個FEC區塊包含Ncell個單元(cell)。在行列運算的方法中，將會用到時間解交錯記憶體320中的Nr列×Nc欄，其中Nr為Ncell/5，Nc為NFEC×5。一開始，行列運算單元384先產生寫入指標，以利將頻率解交錯訊號寫入時間解交錯記憶體320。產生第i個單元的寫入指標的流程如下： 步驟1：產生欄指標(column index)C i 。DVB-T、DVB-T2及DVB-C2標準的欄指標C i =mod(i,N c )；步驟2：產生列指標(row index)R i 。DVB-T、DVB-T2及DVB-C2標準的列指標R i =i div N c ；步驟3：檢查目前的單元是否屬於資料部分。因為DVB-C2標準與DVB-T2及DVB-T的標準不同，除了訊號的資料部分之外，前導(pilot)部分也會進入頻率解交錯與時間解交錯電路220，但進行時間解交錯運算時不考慮前導部分，所以對DVB-C2標準的訊號而言，如果行列運算單元384判斷目前的單元不屬於資料部分，則目前所產生的寫入指標並不進行寫入動作，直至有單元屬於資料部分再產生新的寫入指標與進行寫入動作；然而對DVB-T2及DVB-T標準的訊號而言，對每個單元皆產生一個寫入指標；步驟4：增加i(即處理下一個單元)，回到步驟1，直到TI區塊的所有單元皆處理完畢，再進行下一區塊。
欄指標C i 及列指標R i 產生後，寫入位址產生單元360便可據以產生寫入位址，單元便依據該寫入位址寫入時間解交錯記憶體320。待整個TI區塊的資料(不包含前導部分)都被寫入時間解交錯記憶體320後，行列運算單元384產生讀取指標以利將頻率解交錯訊號自時間解交錯記憶體320讀出以完成時間解交錯運算。產生第i個單元的讀取指標的流程如下：步驟1：產生欄指標C i 。DVB-T標準的欄指標C i =mod(i,N c )，DVB-T2標準的欄指標C i =i div N r ，DVB-C2標準的欄指標C i =mod(i,N c )； 步驟2：產生列指標R i 。DVB-T標準的列指標R i =i div N c ，DVB-T2標準的列指標R i =mod(i,N r )，DVB-C2標準的列指標 R i =mod(mod(C i ,N r )+(i div N c ),N r )；步驟3：增加i(即處理下一個單元)，回到步驟1，直到TI區塊的所有單元皆處理完畢，再進行下一區塊。
有了欄指標C i 及列指標R i 後，讀取位址產生單元350便可據以產生讀取位址。依照此讀取順序將資料從時間解交錯記憶體320讀出，即可得到完成時間解交錯的訊號。上述的步驟2中，因為DVB-C2標準所採用的行列運算還包含一個扭轉(twist)的分量，其操作細節舉例說明如下。請參考圖4A及圖4B，其分別為行列運算單元384針對DVB-C2標準的訊號執行行列運算時的記憶體配置及記憶體之讀取順序的示意圖，此例中N r =6，N c =7。當i=0~5，C i =i，R i =mod(i+0,6)=i；當i=6，C i =6，R i =mod(6+0,6)=0；當i=7，C i =0，R i =mod(0+1,6)=1，以此類推。
綜上所述，時間解交錯控制模組380可以依據設定值所指示的訊號標準來決定所使用的時間解交錯方法，所產生的讀取指標及寫入指標再分別經由讀取位址產生單元350及寫入位址產生單元360轉換成讀取位址及寫入位址，因此不同標準的訊號可以共用時間解交錯記憶體320來完成時間解交錯運算，使原本對應四種訊號標準所需的四個時間解交錯記憶體簡化為單一的時間解交錯記憶體320，大幅降低對記憶體的使用需求。在圖3之實施例中，頻率解交錯記憶體310與時間解交錯記憶體320係設置於頻率解交錯與時間解交錯電路220之內部，然而，在實施上，頻率解 交錯記憶體310與時間解交錯記憶體320亦可設置於頻率解交錯與時間解交錯電路220之外部，其不影響頻率解交錯與時間解交錯電路220之操作。請注意，對DVB-T標準而言，傳送端並未對訊號執行任何交錯運算，而且因為其調變方式與其他標準不同，所以數位電視訊號經過前端電路210處理後，理論上可以不需要經過頻率解交錯與時間解交錯電路220及正交振幅調變去映射電路240的處理即可由解碼電路260進行解碼。然而當不需要執行頻率解交錯及時間解交錯運算時，頻率解交錯與時間解交錯電路220中的記憶體便閒置。為了妥善利用硬體資源，當數位電視的訊號接收端200處理DVB-T標準的訊號時，可以利用頻率解交錯與時間解交錯電路220中的記憶體作為解碼電路260的緩衝記憶體，以提升解碼電路260的運算穩定度。也就是說，當數位電視的訊號接收端200處理DVB-T標準的訊號時，頻率解交錯與時間解交錯電路220中的記憶體作為一般的緩衝器使用，此時頻率解交錯與時間解交錯電路220不需要對資料寫入及讀出記憶體的順序做任何調整，也就是資料進出記憶體前後的順序不會改變。亦即如前面所述，寫入指標與讀取指標的欄指標皆為C i =mod(i,N c )，列指標皆為R i =i div N c 。因此，在圖2中，如果數位電視的訊號接收端200正在處理DVB-T標準的訊號時，解多工器230依據設定值的指示，將頻率解交錯與時間解交錯電路220的輸出訊號輸出至多工器250而忽略正交振幅調變去映射電路240，並且多工器250也同樣依據設定值的指示選取未經過正交振幅調變去映射電路240的訊號輸出至解碼電路260。
請參閱圖5，其係本發明之正交振幅調變去映射電路240之一實施例的功能方塊圖。正交振幅調變去映射電路240包含解多工器 510、DTMB去映射電路520、DVB-C2去映射電路530、DVB-T2去映射電路540、單元解交錯電路545、ISDB-T去映射電路550以及多工器560。DTMB去映射電路520、DVB-C2去映射電路530、DVB-T2去映射電路540、ISDB-T去映射電路550分別用來進行相對應之訊號標準的去映射運算。因為DVB-T2標準在傳送端還包含單元交錯運算，所以在接收端必須以相對應的單元解交錯電路545進行處理。解多工器510依據設定值將解交錯訊號輸出至對應的路徑，同樣的，多工器560依據設定值選取對應的路徑並輸出該路徑上的訊號成為去映射訊號。
請參閱圖6，其係本發明之解碼電路260之一實施例的功能方塊圖。解碼電路260包含解多工器610、LDPC解碼電路620、維特比解碼電路630及多工器640。解多工器610依據設定值將去映射訊號輸出至適當的解碼電路，例如如果當前的訊號是ISDB-T標準或是DVB-T標準，則將去映射訊號輸出至維特比解碼電路630；而如果當前的訊號是DTMB標準、DVB-T2標準及DVB-C2標準的任一種，則將去映射訊號輸出至LDPC解碼電路620。多工器640同樣依據設定值將相對應的解碼後的訊號輸出，以得到傳輸資料。
綜上所述，本發明藉由共用頻率解交錯記憶體及時間解交錯記憶體來完成頻率解交錯運算與時間解交錯運算，所以即使數位電視的訊號接收端200支援多種標準的訊號格式，也只需要一份記憶體。因此以本發明之電路所製作的電視晶片可以應用於不同標準的電視，並且具有成本低廉的優勢。
請參閱圖7，其係本發明之頻率解交錯與時間解交錯方法之一實施例的流程圖。除前述之頻率解交錯與時間解交錯電路外，本發明亦相對應地揭露了一種頻率解交錯與時間解交錯方法，應用於數位電視之接收端。本方法由前揭數位電視的訊號接收端200或其等效裝置來執行。如圖7所示，本發明頻率解交錯與時間解交錯方法用來對一交錯訊號進行頻率解交錯運算及時間解交錯運算，包含下列步驟：步驟S705：提供第一記憶體；步驟S710：依據設定值產生第一寫入指標及第一讀取指標。設定值指示交錯訊號所遵循的數位視訊標準，例如DVB-T、DVB-T2、DVB-C2、ISDB-T、DTMB標準的其中之一。此步驟係進行頻率解交錯運算。第一寫入指標及第一讀取指標主要依據兩種運算概念產生，一種為查表，另一種為置換。上述的ISDB-T標準係利用查表的運算概念，而DTMB標準、DVB-T2標準及DVB-C2標準係利用置換的運算概念。因此，此步驟依據設定值所指示的訊號標準，選擇查表運算方法或置換運算方法來產生第一寫入指標及第一讀取指標；步驟S720：分別依據該第一寫入指標及該第一讀取指標產生第一寫入位址及第一讀取位址。第一寫入位址可藉由寫入位址產生單元依據第一寫入指標產生，第一讀取位址可藉由讀取位址產生單元依據第一讀取指標產生；步驟S730：依據第一寫入位址及第一讀取位址將該交錯訊號寫入及讀出該第一記憶體，以完成頻率解交錯運算。產生第一寫入位址及 第一讀取位址後，便可將交錯訊號依第一寫入位址寫入第一記憶體，再依第一讀取位址讀出，第一寫入位址及第一讀取位址與傳送端所執行的頻率交錯運算的規則相反，因此訊號讀出後即完成頻率解交錯運算，而得到頻率解交錯訊號；步驟S740：提供第二記憶體；步驟S750：依據該設定值產生第二寫入指標及第二讀取指標。此步驟係進行時間解交錯運算。第二寫入指標及第二讀取指標主要依據兩種運算概念產生，一種為迴旋，另一種為行列。上述的ISDB-T標準及DTMB標準係利用迴旋的運算概念，而DVB-T2標準及DVB-C2標準係利用行列的運算概念。因此，此步驟依據設定值所指示的訊號標準，選擇迴旋運算方法或行列運算方法來產生第二寫入指標及第二讀取指標；步驟S760：分別依據第二寫入指標及第二讀取指標產生第二寫入位址及第二讀取位址。第二寫入位址可藉由寫入位址產生單元依據第二寫入指標產生，第二讀取位址可藉由讀取位址產生單元依據第二讀取指標產生；以及步驟S770：依據第二寫入位址及第二讀取位址將完成頻率解交錯運算之該交錯訊號寫入及讀出該第二記憶體，以完成時間解交錯運算。產生第二寫入位址及第二讀取位址後，便可將頻率解交錯訊號依第二寫入位址寫入第二記憶體，再依第二讀取位址讀出，第二寫入位址及第二讀取位址與傳送端所執行的時間交錯運算的規則相反，因此訊號讀出後即完成時間解交錯運算，而得到解交錯訊號。
請參閱圖8，當上述的步驟S750選擇以迴旋運算方法產生第二寫入指標及第二讀取指標時，執行以下步驟。
步驟S810：依據該交錯訊號之正交分頻多工符號之載波係數得到分支參數。該交錯訊號係基於正交分頻多工的正交振幅調變訊號。如迴旋運算單元382的操作細節之步驟1所示，依據載波係數i產生分支參數b；步驟S820：依據該分支參數b得到延遲緩衝器深度。如迴旋運算單元382的操作細節之步驟2所示，依據分支參數b可計算出延遲緩衝器深度。對ISDB-T及DTMB標準，延遲緩衝器深度有不同的計算方式；步驟S830：依據分支參數b及延遲緩衝器深度產生第二讀取指標。如迴旋運算單元382的操作細節之步驟3及步驟4所示，依據分支參數b及延遲緩衝器深度可以更新緩衝器指標，再依據緩衝器指標、分支參數b及延遲緩衝器深度可以產生讀取指標。也就是說，讀取指標係依據分支參數b及延遲緩衝器深度產生；以及步驟S840：令第二寫入指標等於第二讀取指標。如迴旋運算單元382的操作細節之步驟5所示，對同一個載波係數，令寫入指標等於讀取指標。也就是當資料從記憶體的某個位址讀出後，在同一位址寫入下一筆資料。
另外，當上述的步驟S750選擇以行列運算方法產生第二寫入指標及第二讀取指標時，係依據交錯訊號之正交分頻多工符號之載波 係數以及第二記憶體之列數資訊及行數資訊得到第二寫入指標及第二讀取指標，其詳細的步驟已記載於行列運算單元384的操作細節，故不再贅述。
再者，在步驟S710及/或步驟S750中，如果設定值指示交錯訊號的數位視訊標準為DVB-T，則可以單純地令讀取指標等於寫入指標。也就是對DVB-T而言，資料寫入及讀出記憶體的順序無需特別安排，此時第一記憶體及/或第二記憶體只是用來當作解碼電路的緩衝器使用。
由於本技術領域具有通常知識者可藉由圖2至圖6之裝置發明的揭露內容來瞭解圖7及圖8之方法發明的實施細節與變化，因此，為避免贅文，在不影響該方法發明之揭露要求及可實施性的前提下，重複之說明在此予以節略。請注意，前揭圖示中，元件之形狀、尺寸、比例以及步驟之順序等僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。另外，本技術領域人士可依本發明之揭露內容及自身的需求選擇性地實施任一實施例之部分或全部技術特徵，或者選擇性地實施複數個實施例之部分或全部技術特徵之組合，藉此增加本發明實施時的彈性。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
220‧‧‧頻率解交錯與時間解交錯電路
310‧‧‧頻率解交錯記憶體
320‧‧‧時間解交錯記憶體
330、350‧‧‧讀取位址產生單元
340、360‧‧‧寫入位址產生單元
370‧‧‧頻率解交錯控制模組
372‧‧‧查表運算單元
374‧‧‧置換運算單元
380‧‧‧時間解交錯控制模組
382‧‧‧迴旋運算單元
384‧‧‧行列運算單元
410‧‧‧第一位址產生器
420‧‧‧第二位址產生器

Claims (17)

  1. 一種頻率解交錯與時間解交錯電路，利用一第一記憶體及一第二記憶體對一交錯訊號進行頻率解交錯運算及時間解交錯運算，適用於多種數位視訊標準，包含：一頻率解交錯控制模組，用來依據一設定值產生一第一存取指標；一時間解交錯控制模組，用來依據該設定值產生一第二存取指標；一第一位址產生單元，用來依據該第一存取指標產生一第一存取位址；以及一第二位址產生單元，用來依據該第二存取指標產生一第二存取位址；其中該設定值係對應該交錯訊號之數位視訊標準；其中該第一記憶體依據該第一存取位址存取該頻率解交錯運算之暫存資料；而該第二記憶體依據該第二存取位址存取該時間解交錯運算之暫存資料；該時間解交錯控制模組包含一迴旋運算單元及一行列運算單元，該時間解交錯控制模組依據該設定值選擇該迴旋運算單元及該行列運算單元的其中之一；該頻率解交錯控制模組包含一查表運算單元及一置換運算單元，該頻率解交錯控制模組依據該設定值選擇該查表運算單元及該置換運算單元的其中之一。
  2. 如申請專利範圍第1項所述之頻率解交錯與時間解交錯電路，其中該第二存取指標包含一第二讀取指標，該迴旋運算單元係依據該交錯訊號之 正交分頻多工符號之一載波係數得到一第一參數，並依據該第一參數得到一第二參數，再依據該第一參數及該第二參數產生該第二讀取指標。
  3. 如申請專利範圍第2項所述之頻率解交錯與時間解交錯電路，其中該第二存取指標包含一第二寫入指標，該第二讀取指標及該第二寫入指標係隨該載波係數變化，且對同一載波係數而言，該第二寫入指標等於該第二讀取指標。
  4. 如申請專利範圍第1項所述之頻率解交錯與時間解交錯電路，其中該行列運算單元係依據該交錯訊號之正交分頻多工符號之一載波係數以及該第二記憶體之一列數資訊及一行數資訊得到該第二存取指標。
  5. 如申請專利範圍第4項所述之頻率解交錯與時間解交錯電路，其中當該交錯訊號屬於第二代有線數位視訊廣播之標準，該行列運算單元更判斷該載波係數是否屬於該交錯訊號之資料區段。
  6. 如申請專利範圍第1項所述之頻率解交錯與時間解交錯電路，其中當該交錯訊號屬於地面數位視訊廣播之標準，該第一記憶體及/或該第二記憶體係作為緩衝記憶體使用。
  7. 一種數位電視之接收電路，用來處理一數位電視訊號以產生一傳輸資料，包含：一前端電路，用來處理該數位電視訊號以產生一交錯訊號；一設定單元，提供與該數位電視訊號之數位視訊標準相關之一設定值； 一頻率解交錯與時間解交錯電路，用來依據該設定值選擇對應不同數位視訊標準之頻率解交錯運算及時間解交錯運算，並且處理該交錯訊號以產生一解交錯訊號；一正交振幅調變去映射電路，用來去映射該解交錯訊號以產生一去映射訊號；以及一解碼器，用來解碼該去映射訊號以產生該傳輸資料；其中該頻率解交錯與時間解交錯電路藉由一第一記憶體及一第二記憶體進行該頻率解交錯運算及該時間解交錯運算，該頻率解交錯與時間解交錯電路包含：一頻率解交錯控制模組，用來依據該設定值產生一第一存取指標；一時間解交錯控制模組，用來依據該設定值產生一第二存取指標；一第一位址產生單元，用來依據該第一存取指標產生一第一存取位址；以及一第二位址產生單元，用來依據該第二存取指標產生一第二存取位址；其中該第一記憶體依據該第一存取位址存取該頻率解交錯運算之暫存資料；而該第二記憶體依據該第二存取位址存取該時間解交錯運算之暫存資料；該時間解交錯控制模組包含一迴旋運算單元及一行列運算單元，該時間解交錯控制模組依據該設定值選擇該迴旋運算單元及該行列運算單元的其中之一；該頻率解交錯控制模組包含一查表運算單元及一置換運算單元，該頻率解交錯控制模組 依據該設定值選擇該查表運算單元及該置換運算單元的其中之一。
  8. 如申請專利範圍第7項所述之數位電視之接收電路，其中該第二存取指標包含一第二讀取指標，該迴旋運算單元係依據該交錯訊號之正交分頻多工符號之一載波係數得到一第一參數，並依據該第一參數得到一第二參數，再依據該第一參數及該第二參數產生該第二讀取指標。
  9. 如申請專利範圍第8項所述之數位電視之接收電路，其中該第二存取指標包含一第二寫入指標，該第二讀取指標及該第二寫入指標係隨該載波係數變化，且對同一載波係數而言，該第二寫入指標等於該第二讀取指標。
  10. 如申請專利範圍第7項所述之數位電視之接收電路，其中該行列運算單元係依據該交錯訊號之正交分頻多工符號之一載波係數以及該第二記憶體之一列數資訊及一行數資訊得到該第二存取指標。
  11. 如申請專利範圍第10項所述之數位電視之接收電路，其中當該交錯訊號屬於第二代有線數位視訊廣播之標準，該行列運算單元更判斷該載波係數是否屬於該交錯訊號之資料區段。
  12. 如申請專利範圍第7項所述之頻率解交錯與時間解交錯電路，其中當該交錯訊號屬於地面數位視訊廣播之標準，該第一記憶體及/或該第二記憶體係作為緩衝記憶體使用。
  13. 一種適用於多種數位視訊標準的頻率解交錯與時間解交錯方法，利用一第一記憶體及一第二記憶體對一交錯訊號進行頻率解交錯運算及時間解交錯運算，包含： 依據一設定值產生一第一存取指標；依據該第一存取指標產生一第一存取位址；依據該第一存取位址將該交錯訊號存取於該第一記憶體，以完成頻率解交錯運算；依據該設定值產生一第二存取指標；依據該第二存取指標產生一第二存取位址；以及依據該第二存取位址將完成頻率解交錯運算之該交錯訊號存取於該第二記憶體，以完成時間解交錯運算；其中該設定值係對應該交錯訊號之數位視訊標準；其中該依據該設定值產生該第一存取指標之步驟包含：依據該設定值選擇一查表運算方法及一置換運算方法的其中之一；以及依據所選取之該查表運算方法或該置換運算方法，產生該第一存取指標；其中該依據該設定值產生該第二存取指標之步驟包含：依據該設定值選擇一迴旋運算方法及一行列運算方法的其中之一；以及依據所選取之該迴旋運算方法或該行列運算方法，產生該第二存取指標。
  14. 如申請專利範圍第13項所述之頻率解交錯與時間解交錯方法，其中該第二存取指標包含一第二讀取指標，該依據該迴旋運算方法產生該第二存取指標之步驟包含： 依據該交錯訊號之正交分頻多工符號之一載波係數得到一第一參數；依據該第一參數得到一第二參數；以及依據該第一參數及該第二參數產生該第二讀取指標。
  15. 如申請專利範圍第14項所述之頻率解交錯與時間解交錯方法，其中該第二存取指標包含一第二寫入指標，該第二讀取指標及該第二寫入指標係隨該載波係數變化，且對同一載波係數而言，該第二寫入指標等於該第二讀取指標。
  16. 如申請專利範圍第13項所述之頻率解交錯與時間解交錯方法，其中該依據該行列運算方法產生該第二存取指標之步驟係依據該交錯訊號之正交分頻多工符號之一載波係數以及該第二記憶體之一列數資訊及一行數資訊得到該第二存取指標。
  17. 如申請專利範圍第13項所述之頻率解交錯與時間解交錯方法，其中當該交錯訊號屬於地面數位視訊廣播之標準，該第一記憶體及/或該第二記憶體係作為緩衝記憶體使用。
TW103141964A 2014-12-03 2014-12-03 頻率解交錯與時間解交錯電路與方法以及數位電視之接收電路 TWI524768B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103141964A TWI524768B (zh) 2014-12-03 2014-12-03 頻率解交錯與時間解交錯電路與方法以及數位電視之接收電路
US14/624,640 US9577789B2 (en) 2014-12-03 2015-02-18 Frequency deinterleaving and time deinterleaving circuit, method thereof and receiving circuit of digital television

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103141964A TWI524768B (zh) 2014-12-03 2014-12-03 頻率解交錯與時間解交錯電路與方法以及數位電視之接收電路

Publications (2)

Publication Number Publication Date
TWI524768B true TWI524768B (zh) 2016-03-01
TW201622411A TW201622411A (zh) 2016-06-16

Family

ID=56085406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103141964A TWI524768B (zh) 2014-12-03 2014-12-03 頻率解交錯與時間解交錯電路與方法以及數位電視之接收電路

Country Status (2)

Country Link
US (1) US9577789B2 (zh)
TW (1) TWI524768B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI601424B (zh) * 2016-06-13 2017-10-01 晨星半導體股份有限公司 時間解交錯電路與方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI617138B (zh) * 2016-01-26 2018-03-01 晨星半導體股份有限公司 時間解交錯電路與方法
EP4092674A1 (en) * 2021-05-19 2022-11-23 Commissariat à l'Energie Atomique et aux Energies Alternatives A non-volatile memory programming circuit and a method of programming non-volatile memory devices

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4560187B2 (ja) * 2000-08-30 2010-10-13 株式会社アドバンテスト インターリーブａｄ変換方式波形ディジタイザ装置
JP3745962B2 (ja) * 2001-01-24 2006-02-15 株式会社アドバンテスト インターリーブａｄ変換方式波形ディジタイザ装置、及び試験装置
US7170849B1 (en) * 2001-03-19 2007-01-30 Cisco Systems Wireless Networking (Australia) Pty Limited Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data
US7433429B2 (en) * 2002-07-19 2008-10-07 Intel Corporation De-interleaver method and system
US7508748B2 (en) * 2003-10-24 2009-03-24 Qualcomm Incorporated Rate selection for a multi-carrier MIMO system
US6989776B2 (en) * 2003-11-17 2006-01-24 Seagate Technology Llc Generation of interleaved parity code words having limited running digital sum values
US7349471B2 (en) * 2003-11-19 2008-03-25 The Boeing Company PPM receiving system and method using time-interleaved integrators
US20070110178A1 (en) * 2005-11-11 2007-05-17 Broadcom Corporation, A California Corporation Configurable de-interleaver design
US20080259891A1 (en) * 2007-04-17 2008-10-23 Telefonaktiebolaget Lm Ericsson (Publ) Multiple packet source acknowledgement
US8027394B2 (en) * 2007-09-25 2011-09-27 Silicon Laboratories Inc. Reducing data stream jitter during deinterleaving
US8379671B2 (en) * 2009-01-30 2013-02-19 Freescale Semiconductor, Inc. Techniques for extracting a control channel from a received signal in a wireless communication system
WO2015026136A1 (en) * 2013-08-20 2015-02-26 Lg Electronics Inc. Apparatus for transmitting media data via streaming service, apparatus for receiving media data via streaming service, method for transmitting media data via streaming service and method for receiving media data via streaming service
US9379928B2 (en) * 2013-11-17 2016-06-28 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
US9253428B2 (en) * 2014-05-21 2016-02-02 Arthur Webb Allison, III Broadcasting system with digital television signals and metadata that modulate respective sets of OFDM carriers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI601424B (zh) * 2016-06-13 2017-10-01 晨星半導體股份有限公司 時間解交錯電路與方法

Also Published As

Publication number Publication date
US20160164636A1 (en) 2016-06-09
TW201622411A (zh) 2016-06-16
US9577789B2 (en) 2017-02-21

Similar Documents

Publication Publication Date Title
TWI466507B (zh) 資料處理設備及方法
US10924314B2 (en) Broadcast signal transmission apparatus, broadcast signal reception apparatus, broadcast signal transmission method, and broadcast signal reception method
JP5299130B2 (ja) 受信データ処理回路及び受信データ処理切り替え方法
US7945746B2 (en) Memory sharing of time and frequency de-interleaver for ISDB-T receivers
US7594160B2 (en) Apparatus and method for receiving signal in a communication system
TWI524768B (zh) 頻率解交錯與時間解交錯電路與方法以及數位電視之接收電路
JP2018101862A (ja) 送信装置、送信方法、受信装置、及び受信方法
US8804049B2 (en) Wireless communication receiver, a wireless communication receiving method and a television receiver
AU2012237118B2 (en) Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code
US7505536B2 (en) Energy dispersal circuit and receiver
TWI488448B (zh) 用於疊代解碼器之擴充解交錯器
US9246526B2 (en) Convolutional deinterleaving apparatus and associated method
US10140209B2 (en) Time de-interleaving circuit and time de-interleaving method for reducing a number of times of accessing memory
CN105721929B (zh) 频率解交错与时间解交错电路与方法以及数字电视的接收电路
CN112825486A (zh) 一种交织及解交织方法及***
US8767847B2 (en) Time-deinterleaver and method for input signal processing and computer program products using the same
JP6313949B2 (ja) 送信装置、受信装置、及びチップ
CN101500099B (zh) 无线通讯接收机、无线通讯接收方法与电视接收机
TWI408959B (zh) 解交錯器與其他電路共用資料儲存模組的無線通訊接收機、電視接收機與其相關方法
JP2023083457A (ja) 送信装置、受信装置、及びプログラム
WO2018152841A1 (en) Apparatus for performing deinterleaving of a binary data stream and dvb-t2 receiver
KR19990079604A (ko) 심볼 디인터리빙 장치
JP2010183218A (ja) 誤り訂正受信装置
KR100493268B1 (ko) 비트 디인터리빙 방법
JP2005109952A (ja) 周波数時間デインターリーブ回路、該周波数時間デインターリーブ回路を備えた復調装置、ならびに周波数時間デインターリーブ方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees
MM4A Annulment or lapse of patent due to non-payment of fees