TWI522715B - 顯示面板 - Google Patents
顯示面板 Download PDFInfo
- Publication number
- TWI522715B TWI522715B TW102143023A TW102143023A TWI522715B TW I522715 B TWI522715 B TW I522715B TW 102143023 A TW102143023 A TW 102143023A TW 102143023 A TW102143023 A TW 102143023A TW I522715 B TWI522715 B TW I522715B
- Authority
- TW
- Taiwan
- Prior art keywords
- pixels
- substrate
- display panel
- sub
- disposed
- Prior art date
Links
Landscapes
- Liquid Crystal (AREA)
Description
本發明係關於一種顯示面板,特別關於一種液晶顯示面板。
平面顯示裝置(flat display apparatus),例如液晶顯示裝置以其耗電量低、發熱量少、重量輕以及非輻射性等優點,已經被使用於各式各樣的電子產品中,並且逐漸地取代傳統的陰極射線管(cathode ray tube,CRT)顯示裝置。
一種習知的液晶顯示裝置包含一液晶顯示面板(LCD Panel)以及一背光模組(Backlight Module),兩者係相對設置。液晶顯示面板具有由複數個陣列設置的畫素(pixel),而背光模組可發出光線穿過液晶顯示面板,並經由液晶顯示面板之各畫素顯示色彩而形成一影像。
邊緣電場切換(fringe field switching,FFS)式液晶顯示面板是目前中小尺寸的主流面板之一,大多應用在手持式電子裝置如智慧型手機、平板電腦、PDA、數位相機、筆記型電腦等等。另外,為了提升液晶顯示面板的顯示品質,以提高市佔率,各家業者不停地研發新的面板,以提供消費者更好的顯示品質。其中,高解析度的液晶顯示面板一直是業界追求的主要目標之一。
然而,當顯示面板的解析度越來越高而使每一個畫素越來越小的情況下,兩相鄰次畫素之畫素電極間的距離也會越來越接近,造成次畫素與次畫素之間產生漏光的風險而導致CG(color gamma)值下降。具體而言,若其中之一的次畫素顯示為亮態(被點亮),而相鄰的次畫素顯示為暗態時,由於兩相鄰次畫素之畫素電極相當接近,造成兩相鄰次畫素所產生的電場也會相互干擾,導致次畫素之間產生漏光的風險而使顯示品質下降。
因此,如何提供一種顯示面板,可降低高解析度面板次畫素
之間漏光的風險,進而提高顯示品質,已成為重要課題之一。
有鑑於上述課題,本發明之目的為提供一種可降低高解析度面板次畫素之間漏光的風險,進而提高顯示品質之顯示面板。
為達上述目的,依據本發明之一種顯示面板包括一第一基板、一第二基板以及複數個畫素。第二基板相對於第一基板設置。該些畫素配置在第一基板與第二基板之間,且各該些畫素分別具有複數個次畫素,而該些次畫素的至少其中之一者包含一資料線、一第一絕緣層、一共同電極、一第二絕緣層及一畫素電極。資料線配置在第一基板上。第一絕緣層覆蓋資料線及第一基板。共同電極配置於第一絕緣層上,共同電極具有一開口,且開口對應兩相鄰之該些次畫素的邊界處設置。第二絕緣層覆蓋共同電極及第一絕緣層。畫素電極配置在第二絕緣層上。
在一實施例中,開口係對應於資料線設置。
在一實施例中,更包括一黑色矩陣,其設置於第一基板或第二基板,資料線延伸的方向被定義為一第一方向,而與資料線延伸方向垂直的方向被定義為一第二方向,且開口的短邊邊緣與沿第一方向延伸的黑色矩陣之最短距離係介於-5微米~5微米之間。
在一實施例中,鄰近開口且平行第一方向之畫素電極的一邊緣與開口的最短距離為a,而開口沿第二方向的一半寬度為b,且b與a之比值係介於0.25~1.25之間。
在一實施例中,b與a之比值更介於0.5~1之間。
在一實施例中,該些次畫素的至少其中之一者更包含一導電層,導電層設置於第二基板靠近第一基板之一側,並對應兩相鄰的些次畫素的邊界設置。
在一實施例中,導電層沿第二方向之寬度係小於相鄰的該些畫素電極平行第一方向之一邊緣之間的最短間距。
在一實施例中,導電層係對應於資料線設置。
在一實施例中,顯示面板更包括一黑色矩陣,其設置於第一基板或第二基板,並與導電層對應設置。
在一實施例中,黑色矩陣沿第二方向之寬度係大於導電層沿第二方向之寬度。
在一實施例中,導電層之電位與共同電極之電位係實質上相同。
承上所述,於本發明之顯示面板中,因次畫素具有一共同電極,共同電極具有一開口,而且開口係對應兩相鄰之該些次畫素的邊界處設置。因此,當顯示面板的解析度越高而使每一個次畫素越來越小時,透過共同電極之開口對應兩相鄰之該些次畫素的邊界處設置,使次畫素與次畫素之間的電場可藉由開口斷開,而降低次畫素產生的電場往鄰近次畫素延伸而轉動相鄰次畫素之液晶分子所導致的漏光。因此,本發明之顯示面板可有效降低高解析度面板次畫素與次畫素之間的漏光現象而提升面板的畫面品質。
1、1a、1b‧‧‧顯示面板
11‧‧‧第一基板
12‧‧‧第二基板
131‧‧‧第一絕緣層
132、132b‧‧‧共同電極
133‧‧‧第二絕緣層
134‧‧‧畫素電極
135‧‧‧保護層
136‧‧‧導電層
14‧‧‧液晶層
A-A‧‧‧直線
a、p‧‧‧距離
b、c、e‧‧‧寬度
BM‧‧‧黑色矩陣
D‧‧‧資料線
d‧‧‧間距
O、O1‧‧‧開口
P1、P2‧‧‧次畫素
S‧‧‧掃描線
X‧‧‧第二方向
Y‧‧‧第一方向
Z‧‧‧第三方向
圖1A為本發明第一實施例之一種顯示面板的兩個次畫素之配置示意圖。
圖1B為圖1A中,直線A-A的剖視示意圖。
圖2為本發明第二實施例之一種顯示面板的剖視示意圖。
圖3為本發明第三實施例之一種顯示面板的剖視示意圖。
圖4為本發明三個實施例與習知技術之次畫素因漏光所造成的穿透率與位置之變化示意圖。
以下將參照相關圖式,說明依本發明較佳實施例之顯示面板,其中相同的元件將以相同的參照符號加以說明。
請參照圖1A及圖1B所示,其中,圖1A為本發明第一實施例之一種顯示面板1的兩個次畫素P1、P2之配置示意圖,而圖1B為圖1A中,直線A-A的剖視示意圖。顯示面板1例如但不限於為一邊緣電場切換(fringe field switching,FFS)式液晶顯示面板,或為其他水平驅動式的液晶顯示面板,並不限定。另外,為了後續說明容易讓人了解,圖1A只顯
示顯示面板1之二條掃描線S、三條資料線D、二個次畫素P1、P2、一個共同電極132及部分黑色矩陣BM的配置,並未顯示顯示面板1的其它元件。此外,圖1A及圖1B中顯示一第一方向Y(圖1A之垂直方向)、一第二方向X(圖1A之水平方向)及一第三方向Z,第一方向Y、第二方向X及第三方向Z實質上係兩兩相互垂直。其中,資料線D延伸的方向被定義為第一方向Y,而與資料線D延伸方向垂直的方向被定義為第二方向X,而第二方向X實質上是平行掃描線S之方向,第三方向Z分別為垂直第一方向Y與第二方向之另一方向。
如圖1B所示,顯示面板1包括一第一基板11、一第二基板12以及一液晶層14。第二基板12相對於第一基板11設置,而液晶層14係夾設於第一基板11與第二基板12之間。其中,第一基板11及第二基板12可分別為一透光基板,並例如為一玻璃基板、一石英基板或一塑膠基板,並不限定。
顯示面板1更包括複數個畫素,該些畫素配置於第一基板11與第二基板12之間。具體而言,該些畫素係配置成由第一方向Y與第二方向X所構成之矩陣狀,每一個畫素分別具有複數個次畫素(例如但不限於3個次畫素)。於此,圖1A及圖1B係顯示兩個次畫素P1、P2為例。此外,顯示面板1更可包括複數掃描線S與複數資料線D,該等掃描線S與該等資料線D係呈交錯設置以定義出該等次畫素陣列的區域。
如圖1B所示,次畫素P1(或P2)包含一資料線D、一第一絕緣層131、一共同電極132、一第二絕緣層133及一畫素電極134。
資料線D係配置在第一基板11上。於此,資料線D係沿第一方向Y延伸而形成於第一基板11上,而第一絕緣層131係覆蓋該些資料線D及第一基板11。第一絕緣層131可隔開資料線D與共同電極132,避免兩者之間產生短路。
共同電極132配置於第一絕緣層131上。於此,共同電極132係為一透明導電層,透明導電層具有一開口O,且開口O對應兩相鄰之該些次畫素P1、P2的邊界處設置。具體而言,在次畫素P1、P2的交界處之共同電極132係斷開而具有開口O,而且開口O係與資料線D對應設
置。於此,係以具有一開口O為例。不過,開口O的數量不限於只有一個,在其它的實施態樣中,也可具有多數個開口O。注意的是,雖然共同電極132於開口O處係斷開,但在非開口O處,共同電極132仍為連接而具有一個電位。另外,如圖1A所示,開口O沿第一方向Y的長度不超過次畫素P1(或P2)沿第一方向Y的長度。另外,開口O的截面形狀例如但不限於為一四邊形。此外,於次畫素P1、P2的下側之掃描線S處,共同電極132亦分別對應具有二個開口O1。
第二絕緣層133覆蓋在共同電極132及第一絕緣層131上。於此,第二絕緣層133可隔開共同電極132與該些畫素電極134,避免兩者之間產生短路。另外,第一絕緣層131或第二絕緣層133的材質例如但不限於為氧化矽(SiOx)或氮化矽(SiNx)。
畫素電極134配置在第二絕緣層133上。其中,畫素電極134為一透明導電電極,其材質例如但不限於為氧化銦錫,並設置於第二絕緣層133面對第二基板12之一側。於此,係以次畫素P1、P2分別具有二分支之畫素電極134為例。其中,鄰近開口O且平行第一方向Y之畫素電極134的一邊緣與開口O的最短距離為a,而開口O沿第二方向X的一半寬度為b,而且b與a之比值係介於0.25~1.25之間(即0.25≦b/a≦1.25)。較佳者,b與a之比值更可為:0.5≦b/a≦1。
另外,顯示面板1更可包括至少一黑色矩陣BM及一濾光層(圖未顯示),黑色矩陣BM係設置於第一基板11或第二基板12上,並與資料線D對應設置。黑色矩陣BM為不透光材質,例如為金屬或樹脂,而金屬例如可為鉻、氧化鉻或氮氧鉻化合物。在本實施例中,黑色矩陣BM係設置於第二基板12面對第一基板11之一側,並位於資料線D及開口O之上。故俯視顯示面板1時,黑色矩陣BM可覆蓋開口O及資料線D。請再參照圖1A所示,圖1A只顯示部分的黑色矩陣BM,並未顯示覆蓋在開口O與資料線D上之黑色矩陣BM。在本實施例中,在次畫素P1的範圍內,開口O的短邊邊緣與沿第一方向Y延伸的黑色矩陣BM之最短距離p係介於-5微米(μm)~5微米之間。於此,-5μm是表示開口O的短邊邊緣在沿第一方向Y延伸的黑色矩陣BM內(亦即於第三方向Z俯視顯示面板1時,
黑色矩陣BM是覆蓋部分的開口O)。
另外,濾光層(圖未顯示)可設置於第二基板12及黑色矩陣BM面對第一基板11之一側上。由於黑色矩陣BM為不透光材質,因此於第二基板12上可形成不透光的區域,進而界定出可透光的區域。黑色矩陣BM具有多數個遮光區段,且兩相鄰濾光部之間具有至少一遮光區段。本實施例之黑色矩陣BM與濾光層分別設置於第二基板12上,不過,在其它的實施態樣中,黑色矩陣BM或濾光層也可分別設置於第一基板11上,使其成為一BOA(BM on array)基板,或成為一COA(color filter on array)基板。於此,並不加以限制。此外,顯示面板1更可包括一保護層135(例如為over-coating,OG層),保護層135可覆蓋黑色矩陣BM及濾光層。其中,保護層135之材質可為光阻材料、樹脂材料或是無機材料(例如SiOx/SiNx)等,用以保護黑色矩陣BM及濾光層不受後續製程的影響而被破壞。
當顯示面板1之該等掃描線S接收一掃描訊號時可分別使該等掃描線S對應之薄膜電晶體導通,並將對應每一行次畫素之一資料訊號藉由該等資料線D傳送至對應的該等次畫素,使顯示面板1可顯示畫面。其中,灰階電壓可由各資料線D傳送至各次畫素之畫素電極134,使畫素電極134與共通電極132之間形成一大致平行於第一基板11之電場,以驅使液晶層14之液晶分子旋轉,進而可調制光線而使顯示面板1顯示影像。
承上,當顯示面板1的解析度越高而使每一個次畫素越來越小的情況下,兩相鄰次畫素之畫素電極134的間距也會越小。不過,如圖1A及圖1B所示,本實施例係藉由共同電極132上具有開口O,而且開口O對應兩相鄰之該些次畫素P1、P2的邊界處設置,而使次畫素與次畫素之間的電場可藉由開口O而斷開,降低次畫素產生的電場往鄰近次畫素延伸而轉動相鄰次畫素之液晶分子所導致的漏光。因此,顯示面板1可有效降低次畫素與次畫素之間的漏光現象而提升面板的畫面品質。另外,透過第一實施例之元件的配置,可改善習知技術的漏光問題,並且可維持顯示面板的穿透率,進而當光線穿過顯示面板1之該些次畫素時,可使顯示面板1維持一定的光線穿透效能,且避免暗態漏光的問題發生。
另外,請參照圖2所示,其為本發明第二實施例之一種顯示面板1a的剖視示意圖。
第二實施例之顯示面板1a除了具有第一實施例之顯示面板1的所有技術特徵外,與顯示面板1不同的是,如圖2所示,顯示面板1a的各次畫素更可包含一導電層(Conductor Layer)136,導電層136設置於第二基板12靠近第一基板11之一側,並對應兩相鄰的該些次畫素P1、P2的邊界設置。另外,導電層136亦與黑色矩陣BM對應設置。在第二實施例中,導電層136係設置於保護層135面對第一基板11之一表面,並與兩相鄰的該些次畫素P1、P2的邊界對應設置,而且與資料線D及黑色矩陣BM對應設置。其中,導電層136沿第二方向X之寬度c係小於相鄰的該些畫素電極134平行第一方向Y之一邊緣之間的最短間距d。另外,黑色矩陣BM沿第二方向X之寬度e係大於導電層136沿第二方向X之寬度c。特別注意的是,導電層136之電位與共同電極132之電位實質上是相同的。此外,顯示面板1a的技術特徵可參照第一實施例之顯示面板1之相同元件,不再贅述。
因此,於第二實施例中,除了藉由共同電極132上的開口O對應兩相鄰之該些次畫素P1、P2的邊界處設置,而使次畫素與次畫素之間的電場可藉由開口O而斷開,以降低次畫素產生的電場往鄰近次畫素延伸而轉動相鄰次畫素之液晶分子所導致的漏光之外,第二實施例更可透過導電層136對應兩相鄰的該些次畫素P1、P2的邊界設置,更可改善次畫素產生的電場往鄰近次畫素延伸而轉動相鄰次畫素之液晶分子所導致的漏光。因此,顯示面板1a可有效降低次畫素與次畫素之間的漏光現象而提升面板的畫面品質。
請參照圖3所示,其為本發明第三實施例之一種顯示面板1b的剖視示意圖。
與第二實施例之顯示面板1a相同,顯示面板1b一樣具有一第一基板11、一第二基板12、一液晶層14及複數畫素,各畫素分別具有複數個次畫素。其中,各次畫素包含一資料線D、一第一絕緣層131、一共同電極132b、一第二絕緣層133、一畫素電極134及一導電層136。導電層
136設置於第二基板12靠近第一基板11之一側,且導電層136對應兩相鄰的該些次畫素P1、P2的邊界設置,並與資料線D對應設置。
不過,顯示面板1b與顯示面板1a主要的不同在於,顯示面板1b之共同電極132b並不具有開口,而是整層的透明電極層。此外,顯示面板1b的技術特徵可參照第二實施例之顯示面板1a之相同元件,不再贅述。
因此,於第三實施例中,顯示面板1b係透過導電層136對應兩相鄰的該些次畫素P1、P2的邊界設置,而使次畫素與次畫素之間的電場可藉由導電層135的導引而降低次畫素產生的電場往鄰近次畫素延伸而轉動相鄰次畫素之液晶分子所導致的漏光。因此,顯示面板1b一樣可有效降低次畫素與次畫素之間的漏光現象而提升面板的畫面品質。
接著,請參照圖4所示,其為本發明上述三個實施例與習知技術之次畫素因漏光所造成的穿透率與位置之變化示意圖。其中,位置0處代表兩相鄰次畫素的交界處。另外,因漏光造成的穿透率上升對顯示面板具有負面效果,由於是漏光造成的穿透率,故較高時,表示兩相鄰次畫素之間的電場干擾較嚴重,導致次畫素產生漏光現象較嚴重。
由圖4中可發現,於習知技術中未進行任何改善時,其次畫素因漏光所造成的穿透率較第一、第二、第三實施例為高,表示本發明上述三個實施例均可以改善次畫素所產生的電場往鄰近次畫素延伸而轉動相鄰次畫素之液晶分子所導致的漏光。另外,於圖4之三個實施例中,尤其是位置-2與-4之間,第二實施例(同時具有開口O與導電層136的態樣)具有改善漏光的更佳效果。此外,於位置-2處附近,上述三個實施例可改善習知漏光問題最為明顯。
綜上所述,於本發明之顯示面板中,因次畫素具有一共同電極,共同電極具有一開口,而且開口係對應兩相鄰之該些次畫素的邊界處設置。因此,當顯示面板的解析度越高而使每一個次畫素越來越小時,透過共同電極之開口對應兩相鄰之該些次畫素的邊界處設置,使次畫素與次畫素之間的電場可藉由開口斷開,而降低次畫素產生的電場往鄰近次畫素延伸而轉動相鄰次畫素之液晶分子所導致的漏光。因此,本發明之顯示面
板可有效降低高解析度面板次畫素與次畫素之間的漏光現象而提升面板的畫面品質。
以上所述僅為舉例性,而非為限制性者。任何未脫離本發明之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。
1‧‧‧顯示面板
11‧‧‧第一基板
12‧‧‧第二基板
131‧‧‧第一絕緣層
132‧‧‧共同電極
133‧‧‧第二絕緣層
134‧‧‧畫素電極
135‧‧‧保護層
14‧‧‧液晶層
a‧‧‧距離
b‧‧‧寬度
BM‧‧‧黑色矩陣
D‧‧‧資料線
O‧‧‧開口
P1、P2‧‧‧次畫素
X‧‧‧第二方向
Y‧‧‧第一方向
Z‧‧‧第三方向
Claims (8)
- 一種顯示面板,包括:一第一基板;一第二基板,相對於該第一基板設置;複數個畫素,配置在該第一基板與該第二基板之間,且各該些畫素分別具有複數個次畫素,而該些次畫素的至少其中之一者包含:一資料線,配置在該第一基板上;一第一絕緣層,覆蓋該資料線及該第一基板;一共同電極,配置於該第一絕緣層上,該共同電極具有一開口,且該開口對應兩相鄰之該些次畫素的邊界處設置;一第二絕緣層,覆蓋該共同電極及該第一絕緣層;及一畫素電極,配置在該第二絕緣層上;以及一黑色矩陣,設置於該第一基板或該第二基板,並與該資料線及該開口對應設置,該資料線延伸的方向被定義為一第一方向,而與該資料線延伸方向垂直的方向被定義為一第二方向,且該開口的短邊邊緣與沿該第一方向延伸的該黑色矩陣之最短距離係介於-5微米~5微米之間。
- 如申請專利範圍第1項所述之顯示面板,其中該開口係對應於該資料線設置。
- 如申請專利範圍第1項所述之顯示面板,其中鄰近該開口且平行該第一方向之該畫素電極的一邊緣與該開口的最短距離為a,而該開口沿該第二方向的一半寬度為b,且b與a之比值係介於0.25~1.25之間。
- 如申請專利範圍第3項所述之顯示面板,其中b與a之比值更介於0.5~1之間。
- 如申請專利範圍第1項所述之顯示面板,其中該些次畫素的至少其中之一者更包含一導電層,該導電層設置於該第二基板靠近該第一基板之一側,並對應兩相鄰的該些次畫素的邊界設置。
- 如申請專利範圍第5項所述之顯示面板,其中該導電層係對應於該資料線設置。
- 如申請專利範圍第5項所述之顯示面板,其中該黑色矩陣與該導電層對應設置。
- 如申請專利範圍第5項所述之顯示面板,其中該導電層之電位與該共同電極之電位係實質上相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102143023A TWI522715B (zh) | 2013-11-26 | 2013-11-26 | 顯示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102143023A TWI522715B (zh) | 2013-11-26 | 2013-11-26 | 顯示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201520664A TW201520664A (zh) | 2015-06-01 |
TWI522715B true TWI522715B (zh) | 2016-02-21 |
Family
ID=53934971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102143023A TWI522715B (zh) | 2013-11-26 | 2013-11-26 | 顯示面板 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI522715B (zh) |
-
2013
- 2013-11-26 TW TW102143023A patent/TWI522715B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW201520664A (zh) | 2015-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3194108U (ja) | 表示パネル及び表示装置 | |
US8599349B2 (en) | Display panel | |
US20210191209A1 (en) | Display device | |
US20140124800A1 (en) | Array substrate and display device | |
JP5429776B2 (ja) | 液晶表示パネル | |
CN104678629A (zh) | 显示面板 | |
US10012874B2 (en) | Display panel and display device | |
US10203556B2 (en) | Display substrate having pre-tilt angle for liquid crystal molecules | |
TWI427382B (zh) | 液晶顯示裝置及其液晶顯示面板 | |
JP3194456U (ja) | 表示パネルおよび表示装置 | |
JP2014074734A (ja) | 液晶表示装置 | |
CN106940503B (zh) | 显示设备 | |
KR101811486B1 (ko) | 표시 패널 및 표시 장치 | |
KR102275350B1 (ko) | 디스플레이 패널 및 디스플레이 장치 | |
TWI522715B (zh) | 顯示面板 | |
TWI566021B (zh) | 液晶顯示面板 | |
TWI534516B (zh) | 顯示面板與顯示裝置 | |
KR102022526B1 (ko) | 초고휘도 백 라이트 유닛을 사용하는 평판 표시장치용 박막 트랜지스터 기판 | |
JP3194579U7 (zh) | ||
TWI487972B (zh) | 顯示裝置 | |
JP3192846U7 (zh) | ||
JP3192846U (ja) | 表示パネル及び表示装置 | |
JP2016109845A (ja) | 表示装置 | |
JP2013246410A (ja) | 液晶表示装置 | |
JP2017021387A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |