TWI521824B - 靜電放電防護電路及具有此電路的電壓調節器晶片 - Google Patents
靜電放電防護電路及具有此電路的電壓調節器晶片 Download PDFInfo
- Publication number
- TWI521824B TWI521824B TW103127234A TW103127234A TWI521824B TW I521824 B TWI521824 B TW I521824B TW 103127234 A TW103127234 A TW 103127234A TW 103127234 A TW103127234 A TW 103127234A TW I521824 B TWI521824 B TW I521824B
- Authority
- TW
- Taiwan
- Prior art keywords
- pad
- electrostatic discharge
- voltage
- coupled
- switch
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本發明是有關於一種靜電放電防護電路,且特別是有關於一種晶片內的靜電放電防護電路。
隨著電子科技不斷的進步,電子產品成為人們生活中不可獲缺的工具。而在電子產品中,積體電路更扮演著重要的角色。透過建構積體電路,電子產品中的電路面積可以大幅度的減小,並且,積體電路常可提供高效能的運算能力,提升電子產品的整體效能。
在積體電路中,如何作好靜電放電防護一直是該領域的技術人員相當重視的問題。在習知的技術領域中,常見利用在晶片上鄰近銲墊的位置,透過利用例如二極體來作為靜電放電防護的元件。或者,在習知的技術領域中也有透過外接於晶片外的瞬態電壓抑制器(Transient Voltage Suppressors,TVS)來進行靜電放電防護。然而,無論如何,習知技術中的諸多作法,在當發生較
大量的靜電放電電流時,常發生靜電放電電流無法完全被宣洩而導致晶片被燒毀的現象。
再者,若使用TVS作為外接式靜電防護元件,其佔有一定的體積,提高積體電路微小化的困難度,且TVS不但成本昂貴,更無法耐高溫,因此會有許多應用瓶頸,例如在車用電子領域,就需要可同時承受高靜電與高溫的靜電防護技術。
本發明提供一種靜電放電防護電路,有效提升晶片的靜電放電的防護等級。
本發明的靜電放電防護電路包括導通電壓控制器、靜電放電防護開關以及控制信號傳輸路徑。導通電壓控制器耦接至銲墊,並依據偵測銲墊上的電壓以產生偵測信號。靜電放電防護開關耦接至銲墊以及參考接地端間,依據控制信號而導通,並藉以宣洩銲墊上的靜電放電電流。控制信號傳輸路徑耦接在銲墊以及靜電放電防護開關間,並耦接導通電壓控制器。控制信號傳輸路徑依據偵測信號而導通並依據延遲值來延遲銲墊上的電壓以產生控制信號。
在本發明的一實施例中,提供一模式控制電路耦接導通電壓控制器以及控制信號傳輸路徑,並提供開關串接在導通電壓控制器產生偵測信號的端點與參考接地電壓間。模式控制電路在非靜電放電模式下使偵測信號等於參考接地電壓,並在靜電放電
模式下使參考接地電壓與偵測信號相隔離。
在本發明的一實施例中,上述的模式控制電路包括緩衝器。緩衝器耦接至開關的控制端,在非靜電放電模式下,緩衝器的輸出信號使開關被導通,並在靜電放電模式下,緩衝器的輸出信號使開關被斷開。
在本發明的一實施例中,上述的控制信號傳輸路徑包括阻抗提供器以及開關。阻抗提供器的第一端耦接至銲墊,開關的第一端耦接至阻抗提供器的第二端,開關的控制端接收偵測信號,開關的第二端產生控制信號。
在本發明的一實施例中,上述的延遲值依據阻抗提供器提供的阻抗以及靜電放電防護開關的寄生電容值來決定。
在本發明的一實施例中,上述的導通電壓控制器偵測銲墊上的電壓是否大於臨界值以產生偵測信號。
在本發明的一實施例中,上述的導通電壓控制器包括多數個二極體。上述的二極體相互串接,第一級的二極體的陽極耦接至銲墊,最後一級的二極體的陰極產生偵測信號,其中,臨界值為上述的二極體的導通電壓值的總和。
在本發明的一實施例中,上述的靜電放電防護開關為電晶體。電晶體具有第一端、第二端以及控制端,電晶體的第一端耦接至銲墊,電晶體的控制端接收控制信號,電晶體的第二端耦接至參考接地端。
在本發明的一實施例中,上述的電晶體更具有基極端,
電晶體的基極端耦接至參考接地端。
在本發明的一實施例中,上述的電晶體導通時,電晶體的第一端與第二端間以及電晶體的第一端及基極端間形成通道以宣洩銲墊上的靜電放電電流。
本發明另提供一種電壓調節器晶片,其包含上述的靜電放電防護電路,該電壓調節器晶片例如為車用發電機之電壓調節器晶片,且該靜電防護電路與該車用電壓調節器晶片的FR端子(FR_PAD)耦接。
基於上述,本發明的靜電放電防護電路提供導通電壓控制器以在靜電放電現象發生時產生偵測信號,並透過偵測信號來導通控制信號傳輸路徑以傳送控制信號至靜電放電防護開關。其中,控制信號傳輸路徑針對銲墊上電壓進行延遲來產生控制信號,並透過控制信號使靜電放電防護開關導通以宣洩靜電放電電流。透過上述的機制,靜電放電防護開關不僅瞬間的被導通,可避免瞬間大量的靜電放電電流的湧入而造成損壞。也因此,本發明的靜電放電防護電路可提供更高的防護等級,使晶片可滿足更嚴格的產品需求。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100、200、300、510‧‧‧靜電放電防護電路
110、210、310‧‧‧導通電壓控制器
120、220、320‧‧‧靜電放電防護開關
130、230、330‧‧‧控制信號傳輸路徑
340‧‧‧模式控制電路
500‧‧‧電壓調節器晶片
FR_PAD‧‧‧FR端子
PAD‧‧‧銲墊
DET‧‧‧偵測信號
CTRL‧‧‧控制信號
CP‧‧‧寄生電容
M1~M5‧‧‧電晶體
GND‧‧‧參考接地端
R1、R2‧‧‧阻抗提供器
SW1‧‧‧開關
BUF1‧‧‧緩衝器
VDD‧‧‧電源電壓
D1~DN‧‧‧二極體
圖1繪示本發明一實施例的靜電放電防護電路的示意圖。
圖2繪示本發明另一實施例的靜電放電防護電路的示意圖。
圖3繪示本發明再一實施例的靜電放電防護電路的示意圖。
圖4繪示本發明實施例的導通電壓控制器310的實施方式的示意圖。
圖5繪示本發明實施例的積體電路晶片的示意圖。
請參照圖1,圖1繪示本發明一實施例的靜電放電防護電路的示意圖。靜電放電防護電路100包括導通電壓控制器110、靜電放電防護開關120以及控制信號傳輸路徑130。導通電壓控制器110耦接至銲墊PAD。導通電壓控制器110可偵測銲墊PAD上的電壓,並依據銲墊PAD上的電壓大小來產生偵測信號DET。控制信號傳輸路徑130串接在銲墊PAD以及靜電放電防護開關120的控制端間。控制信號傳輸路徑130接收導通電壓控制器110所產生偵測信號DET。控制信號傳輸路徑130可依據偵測信號DET以導通,並在導通時提供控制信號CTRL至靜電放電防護開關120的控制端。
值得注意的是,在當控制信號傳輸路徑130依據偵測信號DET而被導通時,控制信號傳輸路徑130可依據一個延遲值來
延遲銲墊PAD上的電壓以產生控制信號CTRL。
請注意,關於延遲值的設定,控制信號傳輸路徑130可在銲墊PAD以及靜電放電防護開關120的控制端間提供一個阻抗值,而透過控制信號傳輸路徑130所提供的阻抗值以及靜電放電防護開關120所提供的寄生電容CP,可以決定控制信號傳輸路徑130產生控制信號CTRL的延遲值。
靜電放電防護開關120則串接在銲墊PAD以及參考接地端GND間。其中,靜電放電防護開關120的控制端接收控制信號CTRL,並依據控制信號CTRL以導通或斷開。當靜電放電防護開關120依據控制信號CTRL以導通時,銲墊PAD上所發生的靜電放電電流可以透過靜電放電防護開關120被宣洩至參考接地端GND。
在本實施例中,靜電放電防護開關120為N型的金氧半導場效電晶體M1。其中,電晶體M1的第一端(例如汲極)耦接至銲墊PAD,電晶體M1的第二端(例如源極)耦接至參考接地端GND,電晶體M1的控制端(例如閘極)耦接至控制信號傳輸路徑130以接收控制信號CTRL。
關於靜電放電防護電路100的整體動作方面,當銲墊PAD上發生靜電放電事件時,導通電壓控制器110偵測銲墊PAD上的電壓高於一個預設的臨界值,並對應產生偵測信號DET。導通電壓控制器110傳送偵測信號DET至控制信號傳輸路徑130,並使控制信號傳輸路徑130被導通。控制信號傳輸路徑130更在導通
後針對銲墊PAD上的電壓依據延遲值進行延遲,並藉以產生控制信號CTRL。
值得一提的是,控制信號傳輸路徑130所進行的延遲動作,是基於控制信號傳輸路徑130所提供的阻抗,配合電晶體M1的閘極-源極間的寄生電容CP所產生的電阻電容(RC)延遲效應所進行的。也就是說,控制信號傳輸路徑130除針對銲墊PAD上的電壓進行延遲外,還可針對銲墊PAD上的電壓進行降壓的動作以產生控制信號CTRL。如此一來,控制信號傳輸路徑130所提供的控制信號CTRL的電壓值可以大幅的被降低,而不至於損壞電晶體M1的閘極氧化層。
靜電放電防護開關120則依據控制信號CTRL以被導通。並在當靜電放電防護開關120被導通時,提供銲墊PAD以及參考接地端GND間的靜電放電電流宣洩的路徑。
特別值得一提的是,靜電放電防護開關120並非在當銲墊PAD上發生靜電放電現象時就瞬間的被導通。相對的,在本實施例中,控制靜電放電防護開關120導通與否的控制信號CTRL是在銲墊PAD上發生靜電放電現象後一個延遲時間後才被產生。也就是說,控制靜電放電防護開關120會在銲墊PAD上發生靜電放電現象後一定的時間延遲後才逐漸的被導通,以逐次的宣洩銲墊PAD的靜電放電電流。
由上述的說明可以得知,本實施例中的電晶體M1可以避免在銲墊PAD上發生靜電放電現象時,因立即承受大量的靜電放
電電流而被燒毀。相對的,本實施例中的電晶體M1透過被延遲導通的方式,來使流通過電晶體M1的靜電放電電流量有效的被控制。藉以使得電晶體M1不至於被燒毀並有效的進行宣洩靜電放電電流的工作,大幅提升晶片靜電放電防護的等級。
此外,本實施例中的電晶體M1可將其基極耦接至參考接地端GND。如此一來,電晶體M1在被導通時,其汲、源極間形成的通道可以作為靜電放電電流的宣洩路徑外,其汲、基極間也可提供靜電放電電流的宣洩路徑。
請參照圖2,圖2繪示本發明另一實施例的靜電放電防護電路的示意圖。靜電放電防護電路200包括導通電壓控制器210、靜電放電防護開關220、控制信號傳輸路徑230以及模式控制電路240。導通電壓控制器210耦接至銲墊PAD。控制信號傳輸路徑230則串接在銲墊PAD以及靜電放電防護開關220的控制端間。靜電放電防護開關220串接在銲墊PAD以及參考接地端GND間。
控制信號傳輸路徑230包括阻抗提供器R1以及開關SW1。阻抗提供器R1可以是電阻,阻抗提供器R1的第一端耦接至銲墊PAD,阻抗提供器R1的第二端耦接至開關SW1的第一端。開關SW1的第二端耦接至靜電放電防護開關220的控制端,開關SW1的控制端接收偵測信號DET並受控於偵測信號DET以導通或斷開。
值得一提的是,與前述實施例不相同的,本實施例中的靜電放電防護電路200更具有模式控制電路240。模式控制電路
240耦接導通電壓控制器210以及控制信號傳輸路徑230。模式控制電路240可提供開關(未繪示)串接在導通電壓控制器210產生偵測信號DET的端點與參考接地端GND間。模式控制電路240在非靜電放電模式下可使偵測信號DET等於參考接地端GND上的參考接地電壓,並在靜電放電模式下使參考接地電壓與偵測信號DET相隔離。
關於靜電放電防護電路200的實際動作方面,在當非靜電放電模式下,模式控制電路240會使偵測信號DET耦接至參考接地端GND,並使偵測信號DET的電壓值被下拉至等於參考接地電壓(例如0伏特)。在此狀態下,控制信號傳輸路徑230必然不會被導通,也因此,控制信號CTRL不會被提供以導通靜電放電防護開關220。也就是說,靜電放電防護電路200不會被啟動以進行靜電放電防護動作,靜電放電防護電路200所屬的晶片可以正常的運作。
相對的,在當靜電放電模式下,偵測信號DET耦接至參考接地端GND的路徑會被模式控制電路240切斷,而偵測信號DET的電壓準位則會依據導通電壓控制器210偵測銲墊PAD上的電壓的偵測結果而改變。也就是說,當此模式下,銲墊PAD上發生靜電放電現象時,靜電放電防護電路200可以有效的執行靜電放電防護的動作。
請注意,本實施例中的控制信號傳輸路徑230所提供的延遲值可以依據阻抗提供器R1的阻抗值以及電晶體M2的閘、源
極間的寄生電容CP來決定,並不需要額外設置實體的電容。當然,若有需要,本發明其他實施例亦可在電晶體M2的閘、源極間設置額外的實體電容,以提升延遲值。
以下請參照圖3,圖3繪示本發明再一實施例的靜電放電防護電路的示意圖。靜電放電防護電路300包括導通電壓控制器310、靜電放電防護開關320、控制信號傳輸路徑330以及模式控制電路340。控制信號傳輸路徑330包括阻抗提供器R2以及由電晶體M4所形成的開關。在本實施例中,電晶體M4可以是N型的金氧半導場效電晶體,並可在當所接收的偵測信號DET為邏輯高準位時被導通。靜電放電防護開關320由電晶體M5所構成,而值得一提的是,電晶體M5的基極與其源極相耦接。
另外,模式控制電路340包括電晶體M3所構成的開關以及緩衝器BUF1。電晶體M3的第一端以及第二端分別耦接至導通電壓控制器310提供偵測電壓DET的端點以及參考接地端GND。電晶體M3的控制端耦接至緩衝器BUF1的輸出端,在本實施例中,電晶體M3可以是N型的金氧半導場效電晶體。緩衝器BUF1的輸入端耦接至參考接地端GND以接收參考接地電壓,緩衝器BUF1並接收電源電壓VDD以作為操作電壓。在本實施例中,緩衝器BUF1為反相器。
在靜電放電模式下,電源電壓VDD會被耦接到參考接地端GND。也因此,電晶體M3會被斷開,並使偵測信號DET不會被下拉至參考接地電壓。相對的,在非靜電放電模式下,電源電
壓VDD為晶片使用的正常電壓,並在此條件下,緩衝器BUF1的輸出端會輸出高邏輯準位的信號以使電晶體M3被導通。也因此,偵測信號DET被下拉至等於參考接地電壓,靜電放電防護電路300將不會被啟動。
附帶一提的,除了正常操作模式外,非靜電放電模式中更包括測試模式。在測試模式下,銲墊PAD上被提供一個較高電壓值(例如24V)的測試電壓,而導通電壓控制器310偵測測試電壓的電壓值並未大於臨界值,因此並不會依據測試電壓來產生偵測信號DET。在另一方面,模式控制電路340的緩衝器BUF1接收例如3.3V的電源電壓VDD,緩衝器BUF1的輸出端並提供信號以使電晶體M3被導通。如此,偵測信號DET的電壓值被下拉至等於參考接地電壓,並使電晶體M4被斷開。
由上述的說明可以得知,在測試模式下,可透過在銲墊PAD提供測試電壓(例如24V)以進行測試動作。
附帶一提的,導通電壓控制器310中所設置的臨界值可以大於測試電壓,在本實施例中,臨界值可以設置例如為30V。
透過圖3的靜電放電防護電路300設置,本發明實施例在實際的晶片測試中,可使晶片在人體放電模式(Human Body Mode,HBM)的靜電放電測試下,達到16-18千伏特的等級,大幅提升晶片的靜電放電的防護等級。
以下請參照圖4,圖4繪示本發明實施例的導通電壓控制器310的實施方式的示意圖。導通電壓控制器310包括多個二極
體D1~DN。二極體D1~DN串接成一個二極體串。其中的第一級的二極體D1的陽極耦接至銲墊PAD,第一級的二極體D1的陰極擇耦接至第二級的二極體D2的陽極,第二級的二極體D2的陰極擇耦接至下一級二極體的陽極。依此類推,最後一級的二極體DN的陰極則產生偵測電壓DET。
在本實施方式中,導通電壓控制器310用來產生偵測電壓DET所依據的臨界值的大小,則等於二極體D1~DN的導通電壓(Threshold voltage,Vt)值的總和。
二極體D1~DN的數量可以依據所應用的晶片的實際工作狀態,以及單一個二極體的導通電壓的大小來進行設置,沒有一定的限制。
以下請參照圖5,圖5繪示本發明實施例的積體電路晶片的示意圖。本發明提供的靜電放電防護電路,可配置於各種需要靜電防護設計的積體電路晶片,此晶片例如為一車用發電機之電壓調節器晶片500,例如將靜電放電防護電路510與電壓調節器晶片500的FR端子或其他銲墊端子耦接,以達靜電防護的效果;且如上述實施例所述,藉由導通電壓控制器中臨界值的設定,晶片靜電放電的防護等級將可視產品需求而任意調整。靜電放電防護電路510的架構與動作細節在前述的實施例中均有詳細的說明,以下不多贅述。
當然,在本發明實施例中,電壓調節器晶片500中其他的銲墊端子也可以透過與如前述實施例所述的靜電放電防護電路
510相耦接來提升其靜電放電的防護等級。
綜上所述,本發明利用導通電壓控制器來偵測靜電放電現象是否發生,並在靜電放電現象發生時,透過控制信號傳輸路徑來產生控制信號以導通靜電放電防護開關。其中,控制信號可得到適度的延遲而產生。藉此,靜電放電防護開關可以減低瞬間接收到的靜電放電電流的電流值,減低靜電放電防護開關被燒毀的機率。如此一來,靜電放電防護開關可保無虞的提供靜電放電電流的宣洩能力,提升晶片靜電放電防護的等級。
100‧‧‧靜電放電防護電路
110‧‧‧導通電壓控制器
120‧‧‧靜電放電防護開關
130‧‧‧控制信號傳輸路徑
PAD‧‧‧銲墊
DET‧‧‧偵測信號
CTRL‧‧‧控制信號
CP‧‧‧寄生電容
M1‧‧‧電晶體
GND‧‧‧參考接地端
Claims (10)
- 一種靜電放電防護電路,包括:一導通電壓控制器,耦接至一銲墊,依據偵測該銲墊上的電壓以產生一偵測信號;一靜電放電防護開關,耦接至該銲墊以及一參考接地端間,依據一控制信號而導通,並藉以宣洩該銲墊上的靜電放電電流;一控制信號傳輸路徑,耦接在該銲墊以及該靜電放電防護開關間,並耦接該導通電壓控制器,該控制信號傳輸路徑依據該偵測信號而導通並依據一延遲值來延遲該銲墊上的電壓以產生該控制信號;以及一模式控制電路,耦接該導通電壓控制器以及該控制信號傳輸路徑,提供一開關串接在該導通電壓控制器產生該偵測信號的端點與一參考接地電壓間,該模式控制電路在一非靜電放電模式下使該偵測信號等於該參考接地電壓,並在一靜電放電模式下使該參考接地電壓與該偵測信號相隔離。
- 如申請專利範圍第1項所述的靜電放電防護電路,其中該模式控制電路包括:一緩衝器,耦接至該開關的控制端,在該非靜電放電模式下,該緩衝器的輸出信號使該開關被導通,並在該靜電放電模式下,該緩衝器的輸出信號使該開關被斷開。
- 如申請專利範圍第1項所述的靜電放電防護電路,其中該控制信號傳輸路徑包括: 一阻抗提供器,其第一端耦接至該銲墊;以及一開關,其第一端耦接至該阻抗提供器的第二端,該開關的控制端接收該偵測信號,該開關的第二端產生該控制信號,其中該延遲值係依據該阻抗提供器提供的阻抗以及該靜電放電防護開關的寄生電容值來決定。
- 如申請專利範圍第1項所述的靜電放電防護電路,其中該導通電壓控制器偵測該銲墊上的電壓是否大於一臨界值以產生該偵測信號。
- 如申請專利範圍第4項所述的靜電放電防護電路,其中該導通電壓控制器包括:多數個二極體,該些二極體相互串接,第一級的二極體的陽極耦接至該銲墊,最後一級的二極體的陰極產生該偵測信號,其中,該臨界值為該些二極體的導通電壓值的總和。
- 如申請專利範圍第1項所述的靜電放電防護電路,其中該靜電放電防護開關為一電晶體,該電晶體具有第一端、第二端以及控制端,該電晶體的第一端耦接至該銲墊,該電晶體的控制端接收該控制信號,該電晶體的第二端耦接至該參考接地端。
- 如申請專利範圍第6項所述的靜電放電防護電路,其中該電晶體更具有基極端,該電晶體的基極端耦接至該參考接地端,且其中當該電晶體導通時,該電晶體的第一端與第二端間以及該電晶體的第一端及基極端間形成通道以宣洩該銲墊上的靜電放電電流。
- 一種電壓調節器晶片,其具有如申請專利範圍第1-7項中任一項所述的靜電放電防護電路。
- 如申請專利範圍第8項所述的電壓調節器晶片,係為一車用發電機之電壓調節器晶片,其具有一FR端子,且該靜電放電防護電路耦接於該FR端子。
- 如申請專利範圍第8項所述的電壓調節器晶片,其具有大於15千伏特(kV)的靜電防護能力。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103127234A TWI521824B (zh) | 2014-08-08 | 2014-08-08 | 靜電放電防護電路及具有此電路的電壓調節器晶片 |
US14/506,699 US20160043538A1 (en) | 2014-08-08 | 2014-10-06 | Electrostatic discharge protection circuit, electrostatic discharge protection method and voltage regulator chip having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103127234A TWI521824B (zh) | 2014-08-08 | 2014-08-08 | 靜電放電防護電路及具有此電路的電壓調節器晶片 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI521824B true TWI521824B (zh) | 2016-02-11 |
TW201607198A TW201607198A (zh) | 2016-02-16 |
Family
ID=55268154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103127234A TWI521824B (zh) | 2014-08-08 | 2014-08-08 | 靜電放電防護電路及具有此電路的電壓調節器晶片 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160043538A1 (zh) |
TW (1) | TWI521824B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112433555A (zh) * | 2019-08-26 | 2021-03-02 | 华邦电子股份有限公司 | 稳压装置及稳压装置的控制方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10161967B2 (en) * | 2016-01-09 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | On-chip oscilloscope |
TWI634407B (zh) * | 2017-06-28 | 2018-09-01 | 世界先進積體電路股份有限公司 | 上電控制電路及控制電路 |
US10164627B1 (en) | 2017-08-31 | 2018-12-25 | Vanguard International Semiconductor Corporation | Power-on control circuit |
US11054451B2 (en) * | 2019-03-26 | 2021-07-06 | Nxp Usa, Inc. | Electrostatic discharge measuring device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6329692B1 (en) * | 1998-11-30 | 2001-12-11 | Motorola Inc. | Circuit and method for reducing parasitic bipolar effects during eletrostatic discharges |
EP1368875A1 (en) * | 2001-03-16 | 2003-12-10 | Sarnoff Corporation | Electrostatic discharge protection structures having high holding current for latch-up immunity |
US6900970B2 (en) * | 2003-01-22 | 2005-05-31 | Freescale Semiconductor, Inc. | Electrostatic discharge circuit and method therefor |
KR100651579B1 (ko) * | 2005-11-15 | 2006-11-29 | 매그나칩 반도체 유한회사 | 이에스디 보호회로 |
-
2014
- 2014-08-08 TW TW103127234A patent/TWI521824B/zh not_active IP Right Cessation
- 2014-10-06 US US14/506,699 patent/US20160043538A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112433555A (zh) * | 2019-08-26 | 2021-03-02 | 华邦电子股份有限公司 | 稳压装置及稳压装置的控制方法 |
CN112433555B (zh) * | 2019-08-26 | 2022-07-12 | 华邦电子股份有限公司 | 稳压装置及稳压装置的控制方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201607198A (zh) | 2016-02-16 |
US20160043538A1 (en) | 2016-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2937901B1 (en) | Electrostatic discharge protection circuit | |
KR102435672B1 (ko) | 정전기 방전 보호 회로 및 이를 포함하는 집적 회로 | |
US9876003B2 (en) | Electrostatic discharge protection circuit and configuration method | |
CN101436592B (zh) | 半导体集成电路 | |
US7589945B2 (en) | Distributed electrostatic discharge protection circuit with varying clamp size | |
TWI521824B (zh) | 靜電放電防護電路及具有此電路的電壓調節器晶片 | |
EP3261121B1 (en) | Surge protection circuit | |
US9172244B1 (en) | Self biased electro-static discharge clamp (ESD) for power rail | |
US20090015974A1 (en) | Esd detection circuit | |
US20100254051A1 (en) | Overvoltage Protection Circuits that Inhibit Electrostatic Discharge (ESD) and Electrical Overstress (EOS) Events from Damaging Integrated Circuit Devices | |
US8493700B2 (en) | ESD protection for high-voltage-tolerance open-drain output pad | |
US10181721B2 (en) | Area-efficient active-FET ESD protection circuit | |
US11114848B2 (en) | ESD protection charge pump active clamp for low-leakage applications | |
US8730624B2 (en) | Electrostatic discharge power clamp with a JFET based RC trigger circuit | |
US20170310103A1 (en) | Integrated circuit electrostatic discharge protection | |
JP6398696B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
CN108400578B (zh) | 一种高压esd保护电路 | |
JP6405986B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
US20180115156A1 (en) | Semiconductor integrated circuit and semiconductor device including the same | |
CN113258913A (zh) | 具有esd保护电路的半导体开关 | |
CN107809233B (zh) | 接口单元输入电路 | |
KR101239102B1 (ko) | Esd보호 회로 | |
CN109216341B (zh) | 一种静电放电保护电路 | |
JP6012361B2 (ja) | 過電圧保護回路 | |
US8755162B2 (en) | Protection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |