TWI521655B - High frequency module and high frequency module carrying device - Google Patents

High frequency module and high frequency module carrying device Download PDF

Info

Publication number
TWI521655B
TWI521655B TW102126186A TW102126186A TWI521655B TW I521655 B TWI521655 B TW I521655B TW 102126186 A TW102126186 A TW 102126186A TW 102126186 A TW102126186 A TW 102126186A TW I521655 B TWI521655 B TW I521655B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
main surface
module
substrate
connection terminal
Prior art date
Application number
TW102126186A
Other languages
English (en)
Other versions
TW201409630A (zh
Inventor
Tadashi Nomura
Yoichi Takagi
Nobuaki Ogawa
Akihiko Kamada
Kensei Nishida
Mitsuhiro Matsumoto
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW201409630A publication Critical patent/TW201409630A/zh
Application granted granted Critical
Publication of TWI521655B publication Critical patent/TWI521655B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

高頻模組及高頻模組搭載裝置
本發明係關於一種在配線基板之一主面配置有半導體基板之模組及搭載有此模組之模組搭載裝置。
近年來，隨著行動電話等行動終端裝置之小型、薄型化，要求搭載於此之模組之小型化。因此，在以往，如圖4所示，提案有具備在構成模組100之配線基板101之一主面上以面朝下構裝(覆晶構裝)之半導體基板102、與該半導體基板102配置在同一主面上之柱狀之連接端子103、及被覆半導體基板102及柱狀之連接端子103之樹脂層104之模組(專利文獻1)。
此情形，在模組100之一主面上形成有柱狀之連接端子103後，覆晶構裝半導體基板102，接著，形成被覆該半導體基板102及連接端子103之樹脂層104。接著，以連接端子103與半導體基板102之端面從樹脂層104表面露出之方式，研磨樹脂層104與半導體基板102之上面而形成模組100。
覆晶構裝之半導體基板102，在與配線基板101之對向面形成有電路，藉由研磨半導體基板102之上面(與配線基板之非對向主面)，不改變半導體基板102之特性即可使模組100之高度變低，因此藉由研磨樹脂層104及半導體基板102直到連接端子103之端面露出為止，可使模組100 之高度變低。又，熱傳導率較樹脂層104之樹脂高之半導體基板102之上面從樹脂層104之表面露出，因此模組100之散熱特性亦提升。
專利文獻1：日本特開2002-343904號(參照段落0013、圖1等)
然而，在上述習知技術，由於半導體基板102之上面從樹脂層104露出，因此與半導體基板102之上面被樹脂層104覆蓋之模組相較，模組之散熱特性提升，但在構裝發熱性高之半導體基板(例如，在高頻模組等使用之功率放大器IC等)之情形，會有散熱不足、半導體基板102產生誤動作等缺陷之虞，因此要求模組100之散熱特性之進一步提升。
本發明係有鑑於上述問題而構成，其目的在於提供一種散熱特性優異之模組及搭載有此模組之模組搭載裝置。
為了達成上述目的，本發明之模組，具備：配線基板；半導體基板，構裝在該配線基板之一主面；以及樹脂層，以該半導體基板之未與該配線基板對向側之非對向主面露出之方式被覆該半導體基板，形成在該一主面；在該半導體基板之該非對向主面之至少一部分形成有金屬膜。
藉由以上述方式構成，由於能透過熱傳導率較半導體基板高之金屬膜使從模組產生之熱散熱，因此與半導體基板之未與配線基板對向之非對向主面從樹脂層露出之習知模組相較，可提升模組之散熱特性。
又，藉由在半導體基板之未與配線基板對向側之非對向主面之至少一部分形成具有延展性之金屬膜，保護從樹脂層露出之半導體基板之該非對向主面，可抑制半導體基板因來自外部之衝擊等而破損。
又，在該金屬膜之表面形成有凹凸亦可。如此，由於從樹脂層之表面露出之金屬膜之表面積增加，因此模組之散熱特性進一步提升。
又，該金屬膜係藉由鍍敷形成亦可。藉由以上述方式構成，能藉由鍍敷形成金屬膜。
又，進一步具備豎設在該一主面之柱狀之連接端子；該連接端子之前端面從該樹脂層之表面露出亦可。藉由以上述方式構成，由於熱傳導率較樹脂層高之連接端子之前端面亦從樹脂層露出，因此模組之散熱特性進一步提升。又，藉由連接端子可連接外部之母基板等與模組。
又，本發明之模組搭載裝置，具備：上述模組；以及母基板，與該模組之該金屬膜連接。藉由以上述方式構成，可提供搭載有散熱特性優異之模組之模組搭載基板。
又，例如，在配線基板之一主面配置半導體基板與連接端子之模組構成之情形，藉由將半導體基板之金屬膜利用於與母基板之連接，能在連接端子與半導體基板之金屬膜之兩方進行模組與母基板之連接，因此與僅以連接端子與母基板連接之習知模組相較，模組與母基板之連接強度增加。
又，若在金屬膜之表面形成有凹凸，則將模組與母基板加以連接時之模組與母基板之連接面積增加，因此模組與母基板之連接強度增加。
又，該模組之該金屬膜與形成在該母基板之接地用之接地電極連接亦可。藉由以上述方式構成，以半導體基板之未與配線基板對向側之非對向主面與母基板對向之方式將金屬膜(模組)與母基板加以連接之情 形，與半導體基板之該非對向主面被樹脂覆蓋之習知模組相較，半導體基板與母基板之接地電極之距離變近，因此接地電極造成之半導體基板之屏蔽特性提升。再者，若半導體基板與接地電極之距離變近，則從模組產生之熱易於透過母基板之接地電極散熱，因此模組之散熱特性亦提升。
根據本發明，以構裝在配線基板之一主面之半導體基板之未與配線基板對向側之非對向主面露出之方式形成被覆半導體基板之樹脂層，在露出之半導體基板之該非對向主面之至少一部分形成熱傳導率較半導體基板高之金屬膜，藉此，與半導體基板之該非對向主面從樹脂層露出之習知模組相較，可謀求提升模組之散熱特性。
1‧‧‧模組搭載裝置
2‧‧‧模組
3‧‧‧母基板
5‧‧‧接地電極
8‧‧‧連接端子
9‧‧‧半導體基板
10‧‧‧金屬膜
11‧‧‧配線基板
13a,13b‧‧‧樹脂層
圖1係構裝有本發明一實施形態之模組之模組搭載裝置之剖斷前視圖。
圖2(a)~(c)係圖1之模組之製造方法之說明圖。
圖3(a)、(b)係圖1之模組之製造方法之說明圖。
圖4係習知模組之剖面圖。
(模組搭載裝置之構成)
參照圖1說明搭載有本發明一實施形態之模組2之模組搭載裝置1。此外，圖1係搭載有模組2之模組搭載裝置1之剖斷前視圖。
搭載有本實施形態之模組2之模組搭載裝置1，如圖1所示，具備母基板3、構裝在該母基板3之模組2、及用以保護母基板3與模組2之連接部之由樹脂形成之底填樹脂層4，搭載於例如行動電話等使用高頻之 電子機器。
母基板3，在內部形成有接地用之接地電極5與構成各種電路之配線圖案(未圖示)，接地電極5及配線圖案係藉由通孔導體6等連接於既定配線圖案或形成在母基板3之表面背面之構裝用電極7等。本實施形態中，形成在母基板3之接地電極5係透過通孔導體6連接於構裝電極7，該構裝電極7係連接於形成在後述模組2之柱狀之連接端子8及半導體基板9之未與配線基板對向側之非對向主面9a之金屬膜10。又，母基板3由玻璃環氧樹脂、陶瓷等材料形成。此外，接連端子8未必要連接於接地電極5，例如，使圖1所示之二個連接端子8中之僅單側透過通孔導體6與接地電極5連接亦可。
又，底填樹脂層4由例如環氧樹脂構成，以將在母基板3上構裝有模組2時之母基板3與模組2之間之間隙填埋之方式填充樹脂而形成。此外，無底填樹脂層4亦可。
(模組2之構成)
接著，參照圖1說明本實施形態之模組2。
模組2，如圖1所示，係具備配線基板11、構裝在該配線基板11之一主面11a之半導體基板9及豎設之柱狀之連接端子8、構裝在配線基板11之另一主面11b之晶片零件12a,12b,12c、被覆配線基板11之一主面11a之半導體基板9與連接端子8之樹脂層13a、被覆配線基板11之另一主面11b之晶片零件12a~12c之樹脂層13b之模組，作為其例，可舉出Bluetooth(註冊商標)模組、無線LAN模組、配置在行動電話之緊鄰天線下方之天線開關模組等。
配線基板11由玻璃環氧樹脂基板、低溫同時燒成陶瓷(LTCC)基板、玻璃基板等形成，在其兩主面11a,11b形成構裝用電極15、連接端子8形成用之電極15a、配線圖案(未圖示)等，且在內部形成接地用之接地電極14、其他配線圖案(未圖示)、通孔導體(未圖示)等。此外，配線基板11使用單層基板及多層基板之任一者皆可。
例如，配線基板11為LTCC多層基板之情形之製造方法，形成氧化鋁及玻璃等之混合粉末與有機結合劑及溶劑等一起混合後之漿料片化後之陶瓷坯片，在此陶瓷坯片之既定位置藉由雷射加工等形成通孔，將含有Ag或Cu等之導體糊填充於已形成之通孔，形成層間連接用之通孔導體，藉由使用導體糊之印刷形成各種電極圖案。之後，藉由將各陶瓷坯片積層、壓接形成陶瓷積層體，在約1000℃前後之低溫進行燒成、所謂低溫燒成而製造。
又，在配線基板11之兩主面11a,11b，作為構裝零件，構裝半導體基板9與晶片零件12a~12c。半導體基板9，藉由在與配線基板11之一主面11a對向之表面形成既定電路，構成例如處理RF訊號或基頻訊號之系統IC，面朝下構裝(覆晶構裝)於配線基板11之一主面11a。又，晶片零件12a~12c由晶片電容器、晶片電感器、晶片電阻構成，藉由周知之表面構裝技術構裝在配線基板11之另一主面11b。又，在配線基板11之一主面11a進一步構裝柱狀(銷狀)之連接端子8。此外，連接端子8以例如Cu為主成分，透過焊料構裝在電極15a。
此情形，在配線基板11之一主面11a僅配置面朝下構裝之半導體基板9與連接端子8，在配線基板11之另一主面11b配置半導體基 板9以外之其他構裝零件(晶片零件12a~12c)。又，在半導體基板9之非對向主面9a與連接端子8之前端面8a形成金屬膜10。此金屬膜10為例如藉由鍍敷處理在半導體基板9之非對向主面9a(或連接端子8之前端面8a)形成Ni層且從該Ni層之上形成有Au層之Ni/Au膜。此外，為在連接端子8之前端面8a未形成金屬膜10之構成亦可。
又，在構裝在配線基板11之另一主面11b之晶片零件12a~12c之中，在分別被構裝之狀態下，有離配線基板11之另一主面11b之高度不同者，本實施形態中，如圖1所示，晶片零件12a在所有晶片零件12a~12c之中離配線基板11之另一主面11b之高度最低。又，半導體基板9與連接端子8分別在構裝或豎設之狀態下，形成為離配線基板11之一主面11a之高度相同。
再者，在配線基板11之一主面11a，以離配線基板11之一主面11a之高度最高之半導體基板9(或連接端子8)之高度Ht較配線基板11之另一主面11b之晶片零件12a(在另一主面11b高度最低之晶片零件)離該另一主面11b之高度H0低之方式形成有半導體基板9(或連接端子8)。
又，使用分別俯視各構裝零件9,12a~12c之情形，半導體基板9較其他構裝零件(各晶片零件12a~12c)之任一者面積(橫剖面積)皆較大者。
配線基板11之一主面11a之樹脂層13a由例如環氧樹脂構成，如圖1所示，以半導體基板9之非對向主面及連接端子8之前端面8a分別露出之方式，被覆半導體基板9及連接端子8而形成。此時，模組2之配線基板11之一主面側形成為樹脂層13a表面、半導體基板9之非對向 主面9a、及連接端子8之前端面8a構成同一面之所謂面高相同狀態。此外，此面高相同狀態可藉由後述研磨、研削步驟形成。
配線基板11之另一主面11b之樹脂層13b由例如與一主面11a之樹脂層13a同種之環氧樹脂構成，如圖1所示，以各晶片零件12a~12c不露出之方式在被覆各晶片零件全部之狀態下形成。
此外，在樹脂層13b側之厚度相對於樹脂層13a側之厚度充分厚之情形等，模組2之彎曲較大時，為了抑制該彎曲，較佳為，形成樹脂層13b之樹脂係使用線膨脹係數較形成樹脂層13a之樹脂小者。
(模組2之製造方法)
接著，參照圖2及圖3說明本實施形態之模組2之製造方法。此外，圖2係顯示製造模組2之各步驟之一部分，圖3係顯示接續圖2之各步驟。
首先，如圖2(a)所示，準備配線基板11，該配線基板11，在其內部形成面狀之接地用接地電極14與配線圖案，且在其兩主面11a,11b形成有半導體基板9與各晶片零件12a~12c之構裝用電極15及連接端子形成用之電極15a(配線基板準備步驟)。
接著，如圖2(b)所示，在配線基板11之構裝用電極15分別對應之位置構裝半導體基板9、連接端子8及各晶片零件12a~12c(零件、連接端子構裝步驟)。此時，將半導體基板9面朝下構裝(覆晶構裝)在配線基板11之一主面11a，將各晶片零件12a~12c藉由周知之表面構裝技術構裝在配線基板11之另一主面11b。又，在配線基板11之連接端子形成用之電極15透過焊料構裝銷狀之連接端子8。作為連接端子8，可使用例如Cu或由以Cu為主成分之合金構成之柱狀之金屬。
接著，如圖2(c)所示，在配線基板11之一主面11a，形成被覆半導體基板9及連接端子8之樹脂層13a，且在另一主面11b形成被覆各晶片零件12a~12c之樹脂層13b(樹脂層形成步驟)。此時，使用分配方式或印刷方式等在兩主面11a,11b上塗布或印刷樹脂，放入設定成既定硬化溫度(例如，若為環氧樹脂則為180℃程度)之烤爐，使樹脂硬化而形成兩樹脂層13a,13b。接著，形成藉由樹脂被覆配置在配線基板11之兩主面11a,11b之各構裝零件(9,12a~12c)及連接端子8而成之模組坯體18。
此外，連接端子8之形成方法除了上述方法外，在配線基板11之一主面11a構裝半導體基板9前，藉由鍍敷處理形成柱狀之連接端子8亦可。此情形，在連接端子8形成後構裝半導體基板9，藉由樹脂被覆構裝在一主面11a上之半導體基板9及連接端子8而形成樹脂層13a即可。
又，在構裝半導體基板9後、形成連接端子8前，形成樹脂層13a，藉由對樹脂層13a之表面照射雷射等，以連接端子形成用電極15a之表面露出之方式形成連接端子形成用之凹部，使用印刷技術對該凹部填充導電糊(例如，Ag糊或Cu糊)、或藉由鍍敷處理等形成導體(例如，Cu)、或在配線基板11之一主面11a形成柱狀之連接端子8亦可。
在以鍍敷處理形成連接端子8之情形，與構裝上述銷狀之連接端子8之情形不同，即使研磨或研削連接端子8，配線基板11與連接端子8之接合部之焊料亦不會濕潤連接端子8之側面而從樹脂層13a露出。是以，能在配線基板11之一主面11a上高精度地形成細微徑之連接端子8，能使連接端子8狹間距化。
接著，如圖3(a)所示，以半導體基板9之非對向主面9a與 連接端子8之前端面8a從樹脂層13a表面露出之方式，研磨或研削模組坯體18之樹脂層13a表面(研磨/研削步驟)。例如，研磨樹脂層13a表面之情形，該研磨可藉由使用杯狀磨石之研磨、使用游離磨粒之拋光研磨、噴砂等進行。
此時，在模組坯體18之配線基板11之一主面側，以樹脂層13a表面、半導體基板9之非對向主面9a、及連接端子8之前端面8a構成同一面之所謂面高相同狀態之方式，與樹脂層13a之樹脂一起研磨或研削半導體基板9及連接端子8。
又，以離配線基板11之一主面11a之高度最高之半導體基板9(或連接端子8)之高度Ht較離配線基板11之另一主面11b之高度最低之晶片零件12a之高度H0低之方式，研磨或研削半導體基板9(或連接端子8)。
此外，較佳為，以在半導體基板9之非對向主面9a形成凹凸之方式進行研磨或研削。若在半導體基板9之非對向主面9a形成凹凸，則在該主面9a形成有金屬膜10時，亦可在該金屬膜10形成凹凸，能使熱傳導率高之金屬膜10之表面積增加。又，在要求配線基板11之一主面11a側之平坦度之模組2，藉由以填埋半導體基板9之非對向主面9a之凹凸之方式將金屬膜10形成較厚，能使金屬膜10之表面平坦。
然而，若半導體基板9之非對向主面9a之平均粗度(Ra)之值過小，則不易在半導體基板9之非對向主面9a藉由鍍敷處理形成金屬膜10，若平均粗度(Ra)之值過大，則有半導體基板9破損之虞，因此較佳為，半導體基板9之非對向主面9a之表面之平均粗度(Ra)形成在0.1μm~15μm之範圍。
接著，如圖3(b)所示，在從樹脂層13表面露出之半導體基板9之非對向主面9a及連接端子8之前端面8a形成金屬膜10(金屬膜形成步驟)，製造模組2。此時，金屬膜10係使用鍍敷處理或印刷技術等形成。例如，鍍敷處理之情形，在半導體基板9之非對向主面9a及連接端子8之前端面8a使Ni層成長，從其上使Au層成長以形成金屬膜10。此外，半導體基板9之非對向主面9a之金屬膜10無需形成在半導體基板9之該非對向主面9a之整面，只要形成在至少一部分即可。
此外，製造模組搭載裝置1之情形，以藉由上述模組2之製造方法製造之模組2之配線基板11之一主面11a(半導體基板9之非對向主面9a)與母基板3對向之方式，透過焊料等將形成在半導體基板9之非對向主面9a及連接端子8之前端面8a之金屬膜10與形成在母基板3之表面之構裝電極7加以連接而製造。
是以，根據上述實施形態，以半導體基板9之未與配線基板11對向側之非對向主面露出之方式在配線基板11之一主面11a形成樹脂層13a，在從樹脂層13a露出之半導體基板9之非對向主面9a形成熱傳導率較半導體基板9高之金屬膜10，因此與僅半導體基板9之非對向主面9a從樹脂層13a之表面露出之習知模組相較，模組2之散熱特性提升。
又，以在半導體基板9之非對向主面9a形成凹凸之方式研磨或研削半導體基板9之非對向主面9a之情形，由於在形成在該非對向主面之金屬膜10之表面亦可形成凹凸，因此從樹脂層13a之表面露出之金屬膜10之表面積增加，藉此，模組2之散熱特性進一步提升。
又，藉由在半導體基板9之非對向主面9a形成具有延展性 之金屬膜10，從樹脂層13a露出之半導體基板9之非對向主面9a受到保護，因此可抑制半導體基板9因來自外部之衝擊等而破損。
又，金屬膜10係以Ni/Au膜形成，因此可提升藉由焊料連接模組2與母基板3時之焊料之濕潤性。
又，在構裝有半導體基板9之配線基板11之一主面11a豎設有熱傳導率較樹脂層13a之樹脂高之連接端子8，由於連接端子8之前端面8a亦從樹脂層13a之表面露出，因此模組2之散熱特性進一步提升。又，藉由連接端子8可連接母基板3與模組2。
又，藉由研磨或研削樹脂層13a之表面，能使連接於母基板3之接地電極5之連接端子8之長度(離配線基板11之一主面11a之高度)變短，可降低起因於連接端子8之寄生電感，藉此可謀求接地之強化。
然而，本實施形態中，在配線基板11之一主面11a僅配置覆晶構裝之半導體基板9與連接端子8，且在另一主面11b配置晶片電容器等之晶片零件12a~12c。
為了使模組2小型化(使配線基板11之構裝面積變小)，在配線基板11之兩主面11a,11b配置構裝零件較有效。又，與圖4所示之習知技術相同，藉由將半導體基板9之非對向主面9a與連接端子8一起研磨等而高度變低，對謀求模組2之小型化亦有效。然而，例如，若在配線基板11之相同主面上構裝半導體基板9與各晶片零件12a~12c，則不易研磨半導體基板9之非對向主面9a而謀求使模組2高度變低。其原因在於，若藉由研磨晶片電容器或晶片電感器即各晶片零件12a~12c而研削，則會有特性劣化之虞。因此，若以上述方式構成，則無法使半導體基板9離該相同主 面之高度較構裝在相同主面上之各晶片零件12a~12c之高度低。
因此，本實施形態中，如上述，在配線基板11之一主面11a僅配置即使研磨該非對向主面9a特性亦不會劣化之覆晶構裝之半導體基板9與連接端子8，且在另一主面11b配置晶片電容器或晶片電感器等之各晶片零件12a~12c，將配線基板11之一主面11a之樹脂層13a之表面與半導體基板9及連接端子8一起研磨或研削，藉此成為可謀求模組2高度變低之模組構成。
又，以離配線基板11之一主面11a之高度最高之半導體基板9(或連接端子8)之高度Ht較離配線基板11之另一主面11b之高度最低之晶片零件12a之高度H0低之方式研磨或研削半導體基板9(或連接端子8)，因此可確實地謀求模組2高度變低。
又，藉由以半導體基板9之非對向主面9a從樹脂層13之表面露出之方式研磨或研削樹脂層13a，與半導體基板9之非對向主面9a被樹脂層13a被覆之習知模組相較，在母基板3搭載有模組2時(參照圖1)之半導體基板9之非對向主面9a與母基板3之接地電極5之距離變近，因此容易使從模組2產生之熱透過接地電極5散熱，可提升模組2之散熱特性。又，半導體基板9之金屬膜10係透過焊料與和母基板3之接地電極5連接之構裝用電極7連接，因此能更有效地使從模組2產生之熱散熱。
又，藉由使半導體基板9之非對向主面9a與母基板3之接地電極5之距離變近，半導體基板9之電路面(半導體基板9之與配線基板11之對向面)與接地電極5之距離變近，因此能有效地抑制從半導體基板9之電路面輻射之不需要雜訊之影響，且可抑制從外部對半導體基板9照射 之不需要雜訊。
又，藉由將形成在半導體基板9之非對向主面9a之金屬膜10利用在模組2與母基板3之連接，以在連接端子8之前端面8a及半導體基板9之非對向主面9a分別形成之金屬膜10可連接母基板3與模組2，因此與僅以模組2之連接端子8與母基板3連接之習知模組搭載裝置相較，可提升模組2與母基板3之連接強度。
又，在半導體基板9之金屬膜10之表面形成凹凸之情形，由於半導體基板9之金屬膜10與母基板3之連接面積增加，因此可進一步提升模組2與母基板3之連接強度。
又，若研磨配線基板11之一主面11a之樹脂層13a，則形成樹脂層13a之樹脂之量較另一主面11b之樹脂層13b之樹脂之量少，因此在兩樹脂層13a,13b分別產生之收縮應力失去均衡，會有配線基板11彎曲之虞，但在較形成兩樹脂層13a,13b之樹脂硬之半導體基板9使用構裝在配線基板11之兩主面11a,11b之各構裝零件9,12a~12c中之俯視下面積(橫剖面積)最大者，因此可抑制因上述兩樹脂層13a,13b之收縮應力失去均衡產生之配線基板11之彎曲。
又，形成樹脂層13b之樹脂係使用線膨脹係數較形成樹脂層13a之樹脂小者，因此可進一步抑制配線基板11之彎曲。
此外，本發明並不限於上述各實施形態，只要不脫離其趣旨，除了上述以外可進行各種變更。
例如，上述各實施形態中，覆晶構裝在配線基板11之一主面11a之半導體基板9為複數個亦可。
又，半導體基板9在俯視下之面積較其他構裝零件之任一者之面積小亦可。此外，若為構裝後之高度較研磨或研削後之半導體基板9之高度低之構裝零件，則配置在配線基板11之一主面11a亦可。亦即，只要為在配線基板11之一主面11a構裝或配置可研磨或研削該主面9a之半導體基板9之構成即可，此外，為了縮小配線基板11構裝面積，適當地設計各構裝零件之配置即可。
又，在配線基板11之另一主面11b僅構裝晶片電容器或晶片電感器等之晶片零件12a~12c，但在另一主面11b構裝與構裝在一主面11a之半導體基板9相同或不同之其他半導體基板9亦可。
又，金屬膜10係使用例如導電性糊形成亦可，藉由濺鍍或蒸鍍形成亦可。
又，形成在配線基板11之一主面11a之連接端子8之個數為任意亦可，在配線基板11之另一主面11b亦配置連接端子8亦可。又，連接端子8並不一定要配置在配線基板11之一主面11a。亦即，連接端子8與半導體基板9配置在配線基板11之不同主面亦可。此外，連接端子與半導體基板9配置在配線基板11之不同主面之情形，金屬膜不僅形成在半導體基板9之非對向主面9a，藉由亦形成在樹脂層13b之周圍，可作用為模組2之屏蔽層。
又，上述各實施形態中，為在配線基板11之另一主面11b未構裝各晶片零件12a~12c之構成亦可。
又，各樹脂層13a,13b並不一定要設置在配線基板11之兩主面11a,11b亦可。
又，上述實施形態中，以半導體基板9之非對向主面9a、連接端子8之前端面8a、及樹脂層13a表面構成同一面之所謂面高相同狀態之方式形成各面，但將樹脂層13a之表面高度形成為較半導體基板9(非對向主面9a)及連接端子8(前端面8a)之高度低亦可。亦即，以半導體基板9之端部及連接端子8之端部從樹脂層13a表面突出之方式形成樹脂層13a亦可。藉由以上述方式形成樹脂層13a，熱傳導率較樹脂層13a之樹脂高之半導體基板9及連接端子8分別之端部從樹脂層13a表面露出，因此模組2之散熱特性進一步提升。
再者，本發明若為在配線基板11之一主面11a覆晶構裝有半導體基板9之構成，則可適用於任何模組。
1‧‧‧模組搭載裝置
2‧‧‧模組
3‧‧‧母基板
4‧‧‧底填樹脂層
5‧‧‧接地電極
6‧‧‧通孔導體
7‧‧‧構裝用電極
8‧‧‧連接端子
8a‧‧‧前端面
9‧‧‧半導體基板
9a‧‧‧非對向主面
10‧‧‧金屬膜
11‧‧‧配線基板
11a‧‧‧一主面
11b‧‧‧另一主面
12a,12b,12c‧‧‧晶片零件
13a,13b‧‧‧樹脂層
14‧‧‧接地電極
15‧‧‧構裝用電極
15a‧‧‧電極

Claims (7)

  1. 一種高頻模組，具備：配線基板；半導體基板，構裝在該配線基板之一主面；以及樹脂層，以該半導體基板之未與該配線基板對向側之非對向主面露出之方式被覆該半導體基板，形成在該一主面；在該半導體基板之該非對向主面之至少一部分形成有金屬膜。
  2. 如申請專利範圍第1項之高頻模組，其中，在該金屬膜之表面形成有凹凸。
  3. 如申請專利範圍第1或2項之高頻模組，其中，該金屬膜係藉由鍍敷形成。
  4. 如申請專利範圍第1或2項之高頻模組，其進一步具備豎設在該一主面之柱狀之連接端子；該連接端子之前端面從該樹脂層之表面露出。
  5. 如申請專利範圍第3項之高頻模組，其進一步具備豎設在該一主面之柱狀之連接端子；該連接端子之前端面從該樹脂層之表面露出。
  6. 一種高頻模組搭載裝置，具備：申請專利範圍第1至5項中任一項之高頻模組；以及母基板，與該高頻模組之該金屬膜連接。
  7. 如申請專利範圍第6項之高頻模組搭載裝置，其中，該高頻模組之該金屬膜與形成在該母基板之接地用之接地電極連接。
TW102126186A 2012-07-26 2013-07-23 High frequency module and high frequency module carrying device TWI521655B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012165610 2012-07-26

Publications (2)

Publication Number Publication Date
TW201409630A TW201409630A (zh) 2014-03-01
TWI521655B true TWI521655B (zh) 2016-02-11

Family

ID=49996978

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126186A TWI521655B (zh) 2012-07-26 2013-07-23 High frequency module and high frequency module carrying device

Country Status (2)

Country Link
TW (1) TWI521655B (zh)
WO (1) WO2014017160A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6729790B2 (ja) 2017-03-14 2020-07-22 株式会社村田製作所 高周波モジュール
CN113381780B (zh) 2017-03-15 2022-08-26 株式会社村田制作所 高频模块以及通信装置
CN111788675B (zh) 2018-03-20 2023-11-07 株式会社村田制作所 高频模块
JP6947153B2 (ja) 2018-12-20 2021-10-13 株式会社村田製作所 高周波モジュールおよび通信装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007931A (ja) * 2001-06-20 2003-01-10 Sony Corp 半導体装置およびその製造方法
JP2005203633A (ja) * 2004-01-16 2005-07-28 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置実装体、および半導体装置の製造方法

Also Published As

Publication number Publication date
WO2014017160A1 (ja) 2014-01-30
TW201409630A (zh) 2014-03-01

Similar Documents

Publication Publication Date Title
US9293446B2 (en) Low profile semiconductor module with metal film support
TWI649841B (zh) High frequency module and manufacturing method thereof
JP6119845B2 (ja) 高周波部品およびこれを備える高周波モジュール
US9548279B2 (en) Connection member, semiconductor device, and stacked structure
JP4453702B2 (ja) 複合型電子部品及びその製造方法
US9226400B2 (en) Multilayer ceramic electronic device and method for manufacturing the same
KR101740816B1 (ko) 칩 인덕터
KR20150053579A (ko) 전자 소자 모듈 및 그 제조 방법
TWI521655B (zh) High frequency module and high frequency module carrying device
JP5958454B2 (ja) 部品内蔵モジュール
US20130244379A1 (en) Semiconductor package and method of fabricating the same
KR20110029872A (ko) 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈
JP5286694B2 (ja) 電子装置
JP2013080764A (ja) 回路モジュール
JP2017038085A (ja) 回路モジュール
JP5846187B2 (ja) 部品内蔵モジュール
JP2013110299A (ja) 複合モジュール
WO2023021888A1 (ja) 電子部品モジュール
WO2023021887A1 (ja) 電子部品モジュール
WO2013099360A1 (ja) モジュールおよびこれを備えるモジュール搭載部品
JP2013197564A (ja) 複合モジュールおよび複合モジュールの製造方法
KR20140114932A (ko) 복합기판을 이용한 패키지 및 그 제조방법
JP2007324557A (ja) 高周波回路モジュール
TW201352128A (zh) 電磁干擾屏蔽材料、電磁干擾屏蔽裝置、電磁干擾屏蔽裝置製造方法、可屏蔽電磁干擾之封裝模組及電子產品